《一种模块化并行处理的有源电力滤波器控制系统及其方法.pdf》由会员分享，可在线阅读，更多相关《一种模块化并行处理的有源电力滤波器控制系统及其方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104113064A43申请公布日20141022CN104113064A21申请号201410311081722申请日20140630H02J3/0120060171申请人南京亚派科技实业有限公司地址210032江苏省南京市浦口高新区新科四路48号72发明人张高玉温小林仇志凌张东芮国强张明李刚杨涛74专利代理机构南京钟山专利代理有限公司32252代理人戴朝荣54发明名称一种模块化并行处理的有源电力滤波器控制系统及其方法57摘要本发明公开了一种模块化并行处理的有源电力滤波器控制系统，包括显示器、主控制板、第一从控制板、第二从控制板、第三从控制板、电压传感器和电流传感器，所述主。
2、控制板分别和显示器、电压传感器、电流传感器相连接，主控制板还分别和第一、第二、第三从控制板相连接。本发明还公开了所述模块化并行处理的有源电力滤波器控制系统的控制方法。本发明针对工业场合都是三相负载，利用FPGA的高速并行处理能力，实行三相模块化控制，对三相谐波电流进行并行检测和处理，减小计算周期，增加一定时间内谐波检测次数，提高检测精度、满足各种负载需求。51INTCL权利要求书2页说明书6页附图7页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书6页附图7页10申请公布号CN104113064ACN104113064A1/2页21一种模块化并行处理的有源电力滤波器控制系统。
3、，其特征在于包括显示器、主控制板、第一从控制板、第二从控制板、第三从控制板、电压传感器和电流传感器，所述主控制板分别和显示器、电压传感器、电流传感器相连接，主控制板还分别和第一、第二、第三从控制板相连接；所述主控制板上设置有主控制器，具体包括数据采集模块、电网电压锁相模块、DFT控制器、三相滑动窗DFT模块、三相基准电流产生模块和通信接口，所述电压传感器和电流传感器分别和数据采集模块相连接，数据采集模块分别和电网电压锁相模块、DFT控制器相连接，DFT控制器分别和三相滑动窗DFT模块相连接，三相滑动窗DFT模块依次对应的和三相基准电流产生模块相连接，三相基准电流产生模块分别和通信接口相连接；所。
4、述主控制器用于实现电网谐波和无功检测、电网电压锁相、电流基准产生；所述第一、第二、第三从控制板上均设置有从控制器，具体包括从控制器数据采集模块、从控制器通信接口、电压环控制器、电流环控制器、驱动信号产生和硬件封锁驱动信号、保护模块和调制模块，所述从控制器数据采集模块和电压传感器相连接，从控制器数据采集模块还依次和电压环控制器、电流环控制器、调制模块相连接，所述保护模块也和调制模块相连接，调制模块的输出端分别和三个单相SPWM模块相连接，所述从控制器通信接口和主控制板上的通信接口相连接，从控制器通信接口还经过电流环控制器和调制模块相连接；所述从控制器用于实现控制功率器件的开通与关断以及继电器的吸。
5、合与释放。2如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述电网电压锁相模块包括四个输入端和两个输出端，所述输入端分别连接全局控制时钟、全局复位信号、三相电压的数字信号和外部接口模块，所述输出端分别连接输出结果端口和当前该模块的运行状态输出端口。3如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述三相滑动窗DFT模块包括六个输入端和三个输出端，所述输入端分别连接全局控制时钟、全局清零信号、负载侧电流输入、滑动窗DFT数据更新、MCU和硬件接口间的RAM接口，所述输出端分别连接滑动窗DFT结束标志位、K次谐波的幅值输出、K次谐波的相角值输出。。
6、4如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述三相基准电流产生模块为谐波合成控制器，具体包括七个输入端和三个输出端，所述输入端分别连接全局控制时钟、全局清零信号、K次谐波的幅值输入、K次谐波的相角值输入、锁相环输出的相角度、直流母线的基准输出、谐波合成器开始指令输入端，所述输出端分别连接谐波合成器合成结束标志位、合成算法产生的IREFN_H输出端。5如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述从控制板上的电压环控制器为电压PID控制器，具体包括四个输入端和两个输出端，所述输入端分别连接全局控制时钟、全局清零信号、直流母线电容的基准。
7、电压输入端、直流侧电容电压输入端，所述输出端分别连接结束算法标志位、电压PID算法的输出端。6如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述从控制板上的电流环控制器为电流PID控制器，具体包括五个输入端和两个输出端，所述输入端分别连接全局控制时钟、全局清零信号、谐波合成输入端、三相三电平输出权利要求书CN104113064A2/2页3电流采样值输入端、电流PID计算开始标志位，所述输出端分别连接结束算法标志位、电流PID算法的输出端。7如权利要求1所述的一种模块化并行处理的有源电力滤波器控制系统，其特征在于所述单相SPWM模块包括五个输入端和一个输出端，所述输入端。
8、分别连接全局控制时钟、全局清零信号、单相电流调节器的输入端、调节器的状态信号输入端、保护信号输入端，所述输出端连接驱动信号输出端。8一种基于权利要求1所述的模块化并行处理的有源电力滤波器控制系统的控制方法，其特征在于，主控制器在谐波检测时实行三相并行处理，对A相、B相、C相同时进行检测运算，并同时并行输出结果，具体步骤包括步骤1、电压传感器实时采样三相电压，分别传送到主控制器和从控制器，在从控制器中，A相电网电压送至第一从控制，B相电网电压送至第二从控制器，C相电网电压送至第三从控制器；步骤2、电流传感器检测负载电流，实时输出至主控制器，主控制采用DFT算法，对负载电流进行谐波提取，得到输出谐。
9、波电流，并将其实时输出至三个从控制器；步骤3、使用外接电流霍尔传感器检测有源电力滤波器的输出电流，并反馈至从控制器，从控制器将其与接收到的谐波电流给定信号进行比较控制，经过斩波调节器，控制开关管输出电流，并跟踪检测到的谐波电流。9如权利要求8所述的一种模块化并行处理的有源电力滤波器控制系统的控制方法，其特征在于，所述步骤2中的DFT算法具体如下设N1时刻，在三相滑动窗DFT模块中选中N个样本XNN,XNN1,XN2,XN1；在时刻N，在三相滑动窗DFT模块中选中N个样本XNN1,XNN2,XN2,XN1,XN；则，第N个样本的第K个频谱单元分别在N1时刻、N时刻时的计算方法如下权利要求书CN1。
10、04113064A1/6页4一种模块化并行处理的有源电力滤波器控制系统及其方法技术领域0001本发明公开了一种模块化并行处理的有源电力滤波器控制系统及其方法，具体涉及一种谐波提取算法，属于电力系统自动化产品及其电能质量检测控制技术领域。背景技术0002有源电力滤波器APF作为一种能动态抑制谐波电流的电力电子装置而广泛关注。APF的补偿性能优劣与其所采用的控制算法有很大关系。0003传统的检测逻辑是A相、B相、C相按顺序分别检测，然后按顺序输出电流，这就造成了处理器运算过程中的计算延时，导致计算效率低下，并且影响了结果的实时性。0004现有技术中常用的传统算法时间花费比较大，检测速度低，整体的谐。
11、波跟踪效果也不理想。基于FPGA的模块化并行处理的控制方法，比传统的算法更加节约时间，因此提高了检测速度，提高整体的谐波跟踪效果。发明内容0005本发明所要解决的技术问题是针对现有技术的缺陷，提供一种模块化并行处理的有源电力滤波器控制系统及其方法，更灵活的、模块化的、更快速的谐波补偿办法，更好的适应电网和各种负载特性，补偿电网电流中的谐波电流。0006本发明为解决上述技术问题采用以下技术方案0007一种模块化并行处理的有源电力滤波器控制系统，包括显示器、主控制板、第一从控制板、第二从控制板、第三从控制板、电压传感器和电流传感器，所述主控制板分别和显示器、电压传感器、电流传感器相连接，主控制板还。
12、分别和第一、第二、第三从控制板相连接；所述主控制板上设置有主控制器，具体包括数据采集模块、电网电压锁相模块、DFT控制器、三相滑动窗DFT模块、三相基准电流产生模块和通信接口，所述电压传感器和电流传感器分别和数据采集模块相连接，数据采集模块分别和电网电压锁相模块、DFT控制器相连接，DFT控制器分别和三相滑动窗DFT模块相连接，三相滑动窗DFT模块依次对应的和三相基准电流产生模块相连接，三相基准电流产生模块分别和通信接口相连接；所述主控制器用于实现电网谐波和无功检测、电网电压锁相、电流基准产生、电压电流控制器、驱动信号产生和硬件封锁驱动信号。0008所述第一、第二、第三从控制板上均设置有从控制。
13、器，具体包括从控制器数据采集模块、从控制器通信接口、电压环控制器、电流环控制器、保护模块和调制模块，所述从控制器数据采集模块和电压传感器相连接，从控制器数据采集模块还依次和电压环控制器、电流环控制器、调制模块相连接，所述保护模块也和调制模块相连接，调制模块的输出端分别和三个单相SPWM模块相连接，所述从控制器通信接口和主控制板上的通信接口相连接，从控制器通信接口还经过电流环控制器和调制模块相连接；所述从控制器用于实现控制功率器件的开通与关断以及继电器的吸合与释放。0009作为本发明的进一步优选方案，所述电网电压锁相模块包括四个输入端和两个输说明书CN104113064A2/6页5出端，所述输入。
14、端分别连接全局控制时钟、全局复位信号、三相电压的数字信号和外部接口模块，所述输出端分别连接输出结果端口和当前该模块的运行状态输出端口。0010作为本发明的进一步优选方案，所述三相滑动窗DFT模块包括六个输入端和三个输出端，所述输入端分别连接全局控制时钟、全局清零信号、负载侧电流输入、滑动窗DFT数据更新、MCU和硬件接口间的RAM接口，所述输出端分别连接滑动窗DFT结束标志位、K次谐波的幅值输出、K次谐波的相角值输出。0011作为本发明的进一步优选方案，所述三相基准电流产生模块为谐波合成控制器，具体包括七个输入端和三个输出端，所述输入端分别连接全局控制时钟、全局清零信号、K次谐波的幅值输入、K。
15、次谐波的相角值输入、锁相环输出的相角度、直流母线的基准输出、谐波合成器开始指令输入端，所述输出端分别连接谐波合成器合成结束标志位、合成算法产生的IREFN_H输出端。0012作为本发明的进一步优选方案，所述从控制板上的电压环控制器为电压PID控制器，具体包括四个输入端和两个输出端，所述输入端分别连接全局控制时钟、全局清零信号、直流母线电容的基准电压输入端、直流侧电容电压输入端，所述输出端分别连接结束算法标志位、电压PID算法的输出端。0013作为本发明的进一步优选方案，所述从控制板上的电流环控制器为电流PID控制器，具体包括五个输入端和两个输出端，所述输入端分别连接全局控制时钟、全局清零信号、。
16、谐波合成输入端、三相三电平输出电流采样值输入端、电流PID计算开始标志位，所述输出端分别连接结束算法标志位、电流PID算法的输出端。0014作为本发明的进一步优选方案，所述单相SPWM模块包括五个输入端和一个输出端，所述输入端分别连接全局控制时钟、全局清零信号、单相电流调节器的输入端、调节器的状态信号输入端、保护信号输入端，所述输出端连接驱动信号输出端。0015本发明还公开了一种基于所述的模块化并行处理的有源电力滤波器控制系统的控制方法，主控制器在谐波检测时实行三相并行处理，对A相、B相、C相同时进行检测运算，并同时并行输出结果，具体步骤包括0016步骤1、电压传感器实时采样三相电压，分别传送。
17、到主控制器和从控制器，在从控制器中，A相电网电压送至第一从控制，B相电网电压送至第二从控制器，C相电网电压送至第三从控制器；0017步骤2、电流传感器检测负载电流，实时输出至主控制器，主控制采用DFT算法，对负载电流进行谐波提取，得到输出谐波电流，并将其实时输出至三个从控制器；0018步骤3、使用外接电流霍尔传感器检测有源电力滤波器的输出电流，并反馈至从控制器，从控制器将其与接收到的谐波电流给定信号进行比较控制，经过斩波调节器，控制开关管输出电流，并跟踪检测到的谐波电流。0019作为上述控制方法的进一步优选方案，所述步骤2中的DFT算法具体如下0020设N1时刻，在三相滑动窗DFT模块中选中N。
18、个样本0021XNN,XNN1,XN2,XN1；0022在时刻N，在三相滑动窗DFT模块中选中N个样本0023XNN1,XNN2,XN2,XN1,XN；0024则，第N个样本的第K个频谱单元分别在N1时刻、N时刻时的计算方法如下说明书CN104113064A3/6页600250026本发明采用以上技术方案与现有技术相比，针对工业场合都是三相负载，利用FPGA的高速并行处理能力，实行三相模块化控制，对三相谐波电流进行并行检测和处理，减小计算周期，增加一定时间内谐波检测次数，提高检测精度、满足各种负载需求。本发明具有以下技术效果00271模块化APF，模块配有一个从控制器，模块主电路是H桥；每个A。
19、PF模块之间相互独立，方便容量扩充；可以很容易实现并联、串联等；00282集中控制；各相相互独立，由主控制器对各个模块进行控制，系统可靠性高；00293支持热插拔；每个独立的APF都可以实时并入电网和脱离电网；00304每相都有一个相互独立的“单相”APF，对于每个单相的APF都配有一个控制器，三相的控制器由中央主控制器进行集中控制；00315采用FPGA高速处理器，高速AD装换芯片，提高检测速度和电流跟踪性能，改善滤波器滤波特性。附图说明0032图1是系统总体框架示意图。0033图2是主控制器原理框图。0034图3是电网电压锁相环模块。0035图4是电网电压锁相环模块时序图。0036图5是为。
20、滑动窗DFT原理图。0037图6是DFT时序图。0038图7是谐波合成控制器原理图。0039图8是谐波合成时序图。0040图9是从控制器原理框图。0041图10是电压PID原理图。0042图11是电压PID时序图。0043图12是电流PID原理图。0044图13是电流PID时序图。0045图14是单相SPWM模块。0046图15是SPWM调制时序图。具体实施方式0047下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。0。
21、048本技术领域技术人员可以理解的是，本发明中涉及到的相关模块及其实现的功能是在改进后的硬件及其构成的装置、器件或系统上搭载现有技术中常规的计算机软件程序或有关协议就可实现，并非是对现有技术中的计算机软件程序或有关协议进行改进。例如，说明书CN104113064A4/6页7改进后的计算机硬件系统依然可以通过装载现有的软件操作系统来实现该硬件系统的特定功能。因此，可以理解的是，本发明的创新之处在于对现有技术中硬件模块的改进及其连接组合关系，而非仅仅是对硬件模块中为实现有关功能而搭载的软件或协议的改进。0049本技术领域技术人员可以理解的是，本发明中提到的相关模块是用于执行本申请中所述操作、方法、。
22、流程中的步骤、措施、方案中的一项或多项的硬件设备。所述硬件设备可以为所需的目的而专门设计和制造，或者也可以采用通用计算机中的已知设备或已知的其他硬件设备。所述通用计算机有存储在其内的程序选择性地激活或重构。0050本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他。
23、元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。0051本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语包括技术术语和科学术语具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。0052下面结合附图对本发明的技术方案做进一步的详细说明0053系统总体框架示意图如图1所示，FPGA的主、从核心控制器是整个控制。
24、部分的核心，其所需实现功能包括计算负载谐波和无功、APF补偿电流控制、系统保护功能、用户界面交互。0054主控制器原理框图如图2所示，主控制器实现核心算法，直接由FPGA配置的硬件实现，以减少延时；该模块实现APF的核心功能，包括电网谐波和无功检测、电网电压锁相、电流基准产生。该硬件模块中的各个小模块间并行执行，模块间有适当的通信接口。主控制器是基于FPGA的数字控制器，其硬件模块主要包括数据采集模块、电网电压锁相模块、滑动窗DFT模块、基准电流产生模块、通信接口等。0055图2中EA、EB、EC为三相电网电压，ILA、ILB、ILC为三相负载电流；两种信号经过数据采集模块后，三相电网电压输出。
25、至锁相模块，用来计算电网电压相角，为谐波提取提供相角依据；三相负载电流，输出至DFT控制器、滑动窗，输出三相谐波电流作为基准电流；0056主控制器在谐波检测时，实行三相并行处理，以检测3次谐波为例，传统的检测逻辑是A相、B相、C相按顺序分别检测，然后按顺序输出电流；而本发明中，利用FPGA的强大的并行处理能力，对A相、B相、C相进行同时检测运算，输出结果也是并行输出，避免了处理器运算过程中的计算延时，提高了计算效率，且提高了结果的实时性。0057主控制器模块中的电网电压锁相环模块，如图3所示，GCLK是全局控制时钟，UDATA是来自外部接口模块的三相电压的数字信号；该信号和RE_PLL是此模块。
26、和外部接口模块的接口，用来控制外部采样速率和时序，读取采样结果。RESET是全局复位信号，其来自FPGA的MCU软核。和FLAG_PLL是电网电压锁相环模块的输出结果和当前该模块的运行状态；它们是和需要电网相位信息的模块相连，图4给出了该模块的时序图。说明书CN104113064A5/6页80058主控制器模块中的滑动窗DFT功能是计算负载侧电流的基波和谐波频谱，为谐波合成模块提供各谐波和基波电流的幅值与相角信息。滑动窗DFT模块根据以下算法0059设N1时刻，滑动窗口选中N个样本XNN,XNN1,XN2,XN1；在时刻N，滑动窗选中N个样本为XNN1,XNN2,XN2,XN1,XN；在N1时。
27、刻，N点DFT的第K个频谱单元和在N时刻，N点的第K个频谱单元的关系为00600061图5为滑动窗DFT模块示意图，DFT_DATAN为负载侧电流输入值，下标代表A、B、C相，INK为K次谐波的幅值及XK1对应的幅值，NK为K次谐波的相角及XK1对应的相角值，下标代表选择谐波的个数，R_DFT为上级通知滑动窗DFT数据已更新，需要进行滑动窗DFT算法，FLAG_DFT为滑动窗DFT结束标志位，用来提示滑动窗DFT结束，RESET为全局清0信号。FLAG_RE和CONF是和MCU与硬件接口间的RAM的接口，用来配置提取谐波的次数，时序图如图6。0062通过上面的滑动窗DFT算法处理，出来的是一个。
28、幅值和相角，所以需要进行合成来产生基准，用来后级的使用，图7为谐波合成控制器，它有幅值和相角输入引脚，用来连接滑动窗DFT产生的幅值和相角输入；为锁相环输出的相角度；UDC_PI为直流母线输出的基准；通过合成算法产生IREFN_H输出；FLAG_DFT为上级通知谐波合成器开始合成；FLAGN_H为谐波合成器合成结束标志位；RESET为全局清0信号；图8为谐波合成器的时序图。谐波合成后，生产谐波给定信号，通过通信模块，输出至从控制器，由从控制器完成对给定谐波的电流跟踪，并驱动功率开关管的导通和关断进行输出电流控制。0063从控制器的原理框图如图9所示，从控制器主要包括数据采集、电压环控制器、电流。
29、环控制器、驱动信号产生和硬件封锁驱动信号、调制、保护和通信等；三相从控制采用同样的控制方法，区别在于输入从控制器的电网电压和给定谐波电流不同，其他都相同，这也是本发明主要特点之一，就是模块化，这种模块化为扩容和并机提供了极大的方面。0064从控制器中的电压控制器为电压PID控制器，如图10所示，时序图如图11所示；UREF为直流母线电容的基准电压；UIN为直流侧电容电压；FLAG_UPI为结束算法标志位；UPI为电压PID算法的输出，它用来后级控制所需要的信号；RESET为全局清0信号。0065电流控制器也为电流PID控制器，如图12、13所示，IREFN_H为谐波合成输出端；IL_DATAN。
30、为三相三电平输出电流采样值；FLAGN_H为上级通知电流PID计算标志位；FLAGN_IPI为结束算法标志位；IPI_N为电流PID算法的输出，它用来后级调制所需要的信号；RESET为全局清0信号。0066单相SPWM模块用来产生主电路开关管的驱动信号、实现保护信号封锁。图14是FPGA中单相SPWM模块，输出有4路驱动信号，输入有3路信号。GCLK是系统时钟,RESET为全局清0信号；IPI是单相电流调节器的输出，FLAG_IPI是调节器的状态信号，IPI和FLAG_IPI和电流调节器模块相接。RESET是全局复位信号；PROTECT分别是信号。VGATE是4路输出驱动信号，和外部驱动板相连。
31、接。图15给出了该模块的典型时序图。每个单相SPWM模块控制有源电力滤波器的一相，实现了三相独立控制，互不干扰的目的。0067图9中，UDC为外部电压传感器检测的直流侧电压，用于从控制板模块的电压环控制；通信接口的数据输入为主控制器模块，通过50M的光纤通信传送上来的谐波给定、相说明书CN104113064A6/6页9角等信号，用于从控制模块的电流补偿和跟踪环；保护信号为外部模块检测到设备异常后的输出信号，从控制模块接受到保护信号后即刻进行保护措施处理；PWMAPWMBPWMC、继电器控制信号为从控制器的输出信号，用于控制功率器件的开通与关断和继电器的吸合与释放。0068上面结合附图对本发明的。
32、实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。说明书CN104113064A1/7页10图1图2图3说明书附图CN104113064A102/7页11图4图5说明书附图CN104113064A113/7页12图6图7说明书附图CN104113064A124/7页13图8图9说明书附图CN104113064A135/7页14图10图11说明书附图CN104113064A146/7页15图12图13图14说明书附图CN104113064A157/7页16图15说明书附图CN104113064A16。