《一种薄膜晶体管及其制作方法和阵列基板.pdf》由会员分享，可在线阅读，更多相关《一种薄膜晶体管及其制作方法和阵列基板.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104124277A43申请公布日20141029CN104124277A21申请号201310146651722申请日20130424H01L29/786200601H01L21/336200601H01L27/1520060171申请人北京京东方光电科技有限公司地址100176北京市大兴区经济技术开发区西环中路8号72发明人阎长江龙君朱孝会谢振宇陈旭74专利代理机构北京派特恩知识产权代理有限公司11270代理人王黎延张振伟54发明名称一种薄膜晶体管及其制作方法和阵列基板57摘要本发明公开了一种薄膜晶体管，包括形成于基板上的栅极，形成于栅极上覆盖整个基板的栅绝缘层，形成于栅。
2、绝缘层上的半导体层，形成于半导体层上的阻挡层，形成于栅绝缘层上的位于阻挡层两侧的源极和漏极，以及形成于漏极上的信号端子；所述半导体层为氧化物半导体薄膜层，且所述源极、漏极与所述半导体层同层设置。本发明还同时公开了薄膜晶体管的制作方法和一种阵列基板，本发明可有效解决源漏极与氧化物半导体层电学接触不良的问题。51INTCL权利要求书2页说明书5页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书5页附图4页10申请公布号CN104124277ACN104124277A1/2页21一种薄膜晶体管，包括形成于基板上的栅极，形成于栅极上覆盖整个基板的栅绝缘层，形成于栅绝缘层上的。
3、半导体层，形成于半导体层上的阻挡层，形成于栅绝缘层上的的源极和漏极，以及形成于漏极上的信号端子；其特征在于，所述半导体层为氧化物半导体薄膜层，且所述源极、漏极与所述半导体层同层设置。2根据权利要求1所述的薄膜晶体管，其特征在于，所述信号端子为PIN结构的光电二极管，包括形成于所述漏极上由高掺杂的氢化非晶硅构成的P层、形成于所述P层上的I层、形成于I层上的N层。3根据权利要求2所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括形成于所述信号端子的N层上的导电层。4根据权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括形成于导电层上的第一钝化层、位于第一钝化层对应于源极区域的第一过孔和位。
4、于第一钝化层对应于漏极区域的第二过孔。5根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括形成于第一钝化层上的第一电极和第二电极，以及形成于第一电极和第二电极上的第二钝化层，其中，所述第一电极通过所述第一过孔和所述导电层电性连接、所述第二电极通过第二过孔和所述漏极电性连接。6根据权利要求3所述的薄膜晶体管，其特征在于，所述第一钝化层和所述第二钝化层由高掺杂的氮化硅材料构成。7一种阵列基板，其特征在于，包括权利要求1至6中任一项所述的薄膜晶体管。8一种薄膜晶体管的制作方法，其特征在于，包括在基板上形成栅极；在栅极和整个基板上形成栅绝缘层；在所述形成有栅绝缘层的基板上形成氧化物半导体。
5、薄膜层；在所述氧化物半导体薄膜层上形成阻挡层；对所述阻挡层两侧的氧化物半导体薄膜层进行掺杂处理形成源极和漏极；在所述漏极上形成信号端子。9根据权利要求8所述的薄膜晶体管的制作方法，其特征在于，所述对阻挡层两侧的氧化物半导体薄膜层掺杂处理形成源极和漏极，具体包括在氧化物半导体薄膜层和阻挡层上形成高掺杂的氢化非晶硅层；对高掺杂的氢化非晶硅层进行构图工艺，形成所述信号端子中的P层。10根据权利要求9所述的薄膜晶体管的制作方法，其特征在于，所述在漏极上形成信号端子，具体包括在所述由高掺杂的氢化非晶硅构成的P层上，依次形成I层和N层，其中，I层由本征硅构成，N层由N型硅构成。11根据权利要求9所述的薄膜。
6、晶体管的制作方法，其特征在于，所述方法还包括在所述信号端子上形成导电层。12根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述方法还包括权利要求书CN104124277A2/2页3在所述导电层上形成第一钝化层；在第一钝化层中形成对应于源极区域的第一过孔和对应于漏极区域的第二过孔。13根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述方法还包括在所述第一钝化层上形成第一电极和第二电极，在第一电极和第二电极上的第二钝化层，其中，所述第一电极通过所述第一过孔和所述导电层电性连接、所述第二电极通过第二过孔和所述漏极电性连接。权利要求书CN104124277A1/5页4一种薄膜晶体管。
7、及其制作方法和阵列基板技术领域0001本发明涉及显示器技术领域，尤其涉及一种薄膜晶体管及其制作方法和阵列基板。背景技术0002目前，氧化物薄膜晶体管主要为多晶氧化物半导体材料的氧化锌基薄膜场效应晶体管，而非晶氧化物半导体，如铟镓锌氧化物IGZO半导体作为氧化物薄膜晶体管的半导体层，其高迁移率、低亚阀值、低电流以及可低温制作等优良性能备受液晶行业的关注。但是，现有非晶氧化物半导体薄膜晶体管还存在一些问题有待解决，例如金属材料的源漏极与非晶氧化物半导体层之间难以形成良好的电学接触。0003本发明中所述氧化物薄膜晶体管应用于X射线平板检测装置中，不同于现有技术中的氧化物薄膜晶体管，对应的阵列基板为非。
8、晶硅探测器的阵列基板，不同于一般显示器中的阵列基板。所述氧化物薄膜晶体管的剖面结构如图1所示，包括0004形成于基板1上的栅极2；0005形成于栅极2上覆盖整个基板1的栅绝缘层3；0006形成于栅绝缘层3上的半导体层5；0007形成于半导体层5上的欧姆层6；0008形成于欧姆层6上的源漏极7；0009形成于漏极上的由P层8、I层9、N层10组成的信号端子PIN；0010形成于N层10上的导电层11；0011覆盖于源漏极7、半导体层5和导电层11上的第一钝化层12；0012设置于第一钝化层12上与导电层11相连的第一电极13；0013设置于第二钝化层14和第一钝化层12上与源极相连的第二电极15。
9、。0014其中，所述信号端子即为具有PIN结构的光电二极管，向导电层11施加电压后，和导电层11相连接的第一电极13也因此有电压，氧化物薄膜晶体管上方的液晶分子在电场的控制下翻转，在所述PIN上还对应设置有感光层图1中未示出，入射光通过液晶分子层照射到感光层上，这时，由于PIN上方的导电层11和下方的漏极7B之间存在电压差，PIN则进入反向导通状态，将光信号转换成电信号，传输到漏极7B。0015同时，向栅极2施加电压，因此电信号从漏极7B经过欧姆层6和半导体层5传输到源极7A，和源极7A相连接的第二电极15得到信号，并且第二电极15和平板检测装置的检测电路相连接，因此可以检测到X射线的光强信息。
10、等。0016上述源漏极7一般采用铝，钼，钛及氧化铟等金属制备，这类氧化物薄膜晶体管的电学特性往往受半导体层5载流子的影响，使源漏极7与半导体层5的界面接触电阻形成异质结或同质结，这也大大影响了驱动电流。虽然现有技术中的氧化物薄膜晶体管采用欧姆层6设置于源漏极7和半导体层5之间减小接触电阻，但由于金属的价带和半导体的价带不同，仍然存在一定的电阻。说明书CN104124277A2/5页5发明内容0017有鉴于此，本发明的主要目的在于提供一种薄膜晶体管及其制作方法和阵列基板，可有效解决源漏极与氧化物半导体层电学接触不良的问题。0018为达到上述目的，本发明的技术方案是这样实现的0019本发明公开了一。
11、种薄膜晶体管，包括0020形成于基板上的栅极，形成于栅极上覆盖整个基板的栅绝缘层，形成于栅绝缘层上的半导体层，形成于半导体层上的阻挡层，形成于栅绝缘层上的的源极和漏极，以及形成于漏极上的信号端子；0021所述半导体层为氧化物半导体薄膜层，且所述源极、漏极与所述半导体层同层设置。0022其中，所述信号端子为PIN结构的光电二极管，包括形成于所述漏极上由高掺杂的氢化非晶硅构成的P层、形成于所述P层上的I层、形成于I层上的N层。0023进一步地，所述薄膜晶体管还包括形成于所述信号端子的N层上的导电层。0024进一步地，所述薄膜晶体管还包括0025形成于导电层上的第一钝化层、位于第一钝化层对应于源极区。
12、域的第一过孔和位于第一钝化层对应于漏极区域的第二过孔。0026进一步地，所述薄膜晶体管还包括0027形成于第一钝化层上的第一电极和第二电极，以及形成于第一电极和第二电极上的第二钝化层，其中，所述第一电极通过所述第一过孔和所述导电层电性连接、所述第二电极通过第二过孔和所述漏极电性连接。0028其中，所述第一钝化层和所述第二钝化层由高掺杂的氮化硅材料构成。0029本发明还提供了一种阵列基板，所述阵列基板包括上文所述的薄膜晶体管。0030本发明还提供了一种薄膜晶体管的制作方法，包括0031在基板上形成栅极；0032在栅极和整个基板上形成栅绝缘层；0033在所述形成有栅绝缘层的基板上形成氧化物半导体薄。
13、膜层；0034在所述氧化物半导体薄膜层上形成阻挡层；0035对所述阻挡层两侧的氧化物半导体薄膜层进行掺杂处理形成源极和漏极；0036在所述漏极上形成信号端子。0037其中，所述对阻挡层两侧的氧化物半导体薄膜层掺杂处理形成源极和漏极，具体包括0038在氧化物半导体薄膜层和阻挡层上形成高掺杂的氢化非晶硅层；0039对高掺杂的氢化非晶硅层进行构图工艺，形成所述信号端子中的P层。0040其中，所述在漏极上形成信号端子，具体包括0041在所述由高掺杂的氢化非晶硅构成的P层上，依次形成I层和N层，其中，I层由本征硅构成，N层由N型硅构成。0042进一步地，所述方法还包括0043在所述信号端子上形成导电层。。
14、说明书CN104124277A3/5页60044进一步地，所述方法还包括0045在所述导电层上形成第一钝化层；0046在第一钝化层中形成对应于源极区域的第一过孔和对应于漏极区域的第二过孔。0047进一步地，所述方法还包括0048在所述第一钝化层上形成第一电极和第二电极，在第一电极和第二电极上的第二钝化层，其中，所述第一电极通过所述第一过孔和所述导电层电性连接、所述第二电极通过第二过孔和所述漏极电性连接。0049本发明提供的薄膜晶体管及其制作方法和阵列基板，在形成薄膜晶体管的源漏极时，直接将高掺杂的非晶硅薄膜沉积在阻挡层两侧的氧化物半导体薄膜层上，当高掺杂非晶硅沉积在氧化物半导体表面时，高掺杂非。
15、晶硅含有大量的不饱和氢键，造成氢离子向非晶金属氧化物半导体层扩散，使得非晶金属氧化物的表面形成H离子的高掺杂区域而呈导体特性，能够提供大量载流子，界面处的氧化物半导体薄膜则呈现出导体的电学特性，形成源、漏极。同一种材料的源漏极与半导体层之间的价带能级的差很小，且晶格匹配性较好，两者之间对驱动电流信号的影响较小，故减少了电子流动的障碍，从而可有效解决源漏极与氧化物半导体层电学接触不良的问题，提升薄膜晶体管的电学特性，有利于提高器件的显示品质。0050此外，本发明不需另外沉积一层金属材料用于形成源漏极，即省去了源漏极的掩模工艺形成过程，从而降低了生产成本。附图说明0051图1为现有X射线检测装置阵。
16、列基板的剖面结构示意图；0052图2为本发明薄膜晶体管的制作方法流程示意图；0053图3为本发明形成栅极后的结构示意图；0054图4为本发明形成半导体层后的结构示意图；0055图5为本发明形成阻挡层后的结构示意图；0056图6为本发明形成源漏极后的结构示意图；0057图7为本发明形成信号端子后的结构示意图；0058图8为本发明形成第一钝化层后的结构示意图；0059图9为本发明形成第二像素电极后的结构示意图；0060图10为本发明形成第二钝化层后的薄膜晶体管的结构示意图。0061附图标记说明00621、基板；2、栅极；3、栅绝缘层；4、阻挡层；5、半导体层；6、欧姆层；7、源漏极；7A、源极；7。
17、B、漏极；8、P层；9、I层；10、N层；11、导电层；12、第一钝化层；13、第一电极；14、第二钝化层；15、第二电极。具体实施方式0063本发明的基本思想是在形成源漏极时，直接将高掺杂的非晶硅薄膜沉积在阻挡层两侧的氧化物半导体薄膜层上，增加氧化物半导体界面处载流子的浓度，这样氧化物半导体可呈现导体的电学特性，形成了源漏极。说明书CN104124277A4/5页70064下面结合附图及具体实施例对本发明作进一步详细说明。0065图2为本发明薄膜晶体管的制作方法流程示意图，如图2所示，实现方法如下0066步骤201在基板上形成栅极；0067具体为在基板1上形成栅极层薄膜并图形化，形成栅极2。。
18、这里，所述栅极可采用铝、铜或钼等金属材料，可采用湿法刻蚀工艺形成栅极2，该步骤可以采用现有构图工艺，此处不再详述，形成的结构如图3所示。0068步骤202在形成有栅极的基板上形成覆盖栅极和整个基板的栅绝缘层以及氧化物半导体薄膜层；0069具体为在形成有栅极2的基板上涂覆栅极绝缘材料，如氧化硅，可以采用物理溅射法溅射沉积方法形成，可以采用现有构图工艺形成栅绝缘层3。0070在所述栅绝缘层3上沉积一层氧化物半导体薄膜，如AIGZO薄膜，并采用湿法刻蚀工艺形成氧化物半导体薄膜层，得到如图4所示的结构。其中，所述氧化物半导体材料还可选为铪铟锌氧化物HFINZNO或者铟镓锡氧化物INGASNO等其他材料。
19、，在此不一一赘述。0071步骤203在形成有氧化物半导体薄膜层的基板上形成阻挡层；0072具体为在形成有氧化物半导体薄膜层的基板上沉积一层二氧化硅薄膜，并采用干法刻蚀工艺形成阻挡层4，具体实现方法可采用现有工艺，不再详述，形成的结构如图5所示。0073步骤204将高掺杂的非晶硅薄膜沉积在阻挡层两侧的所述氧化物半导体薄膜层上，形成源极和漏极；0074具体为利用等离子体增强化学气相沉积法PECVD将高掺杂的非晶硅，如ASIH沉积在阻挡层4两侧的氧化物半导体薄膜层上，于是，氧化物半导体薄膜层界面处载流子的浓度增加，界面处的氧化物半导体薄膜层则呈现出导体的电学特性，形成源漏极7，未被掺杂的氧化物半导体。
20、薄膜层，即被阻挡层4覆盖的氧化物半导体薄膜层即形成为半导体层5，如图6所示。0075这样，可改善氧化物半导体构成的半导体层5与源漏极7界面处的电阻特性，提高了驱动电流，从而有效解决了源漏极7与氧化物半导体层5电学接触不良的问题，有利于提高器件的显示品质。0076此外，本发明不需另外沉积一层金属材料用于形成源漏极，即省去了源漏极的掩模工艺形成过程，从而降低了生产成本。0077步骤205在形成有源漏极的基板上形成信号端子PIN和导电层；0078具体为在所述沉积有高掺杂的非晶硅薄膜上依次沉积本征硅薄膜，N型硅NSI薄膜和ITO薄膜，采用湿法刻蚀所述ITO薄膜，之后采用干法刻蚀NSI薄膜、本征硅薄膜和。
21、所述高掺杂的非晶硅ASIH薄膜，形成P层8、P层8之上的I层9和形成于I层9之上的I层10，之后在所述I层10上形成导电层11，如图7所示。所述P层8采用的材料为高掺杂的氢化非晶硅，所述I层9采用的材料为本征硅，所述N层10采用的材料为N型硅NSI。0079步骤206在所述形成有PIN的基板上形成第一钝化层和第一、二过孔；0080优选的，在形成有所述PIN的基板上，即PIN的导电层11上沉积高掺杂的氮化硅说明书CN104124277A5/5页8薄膜，并采用干法刻蚀形成第一钝化层12，并形成对应于源极区域的第一过孔和对应于漏极区域的第二过孔，得到图8所示的结构。0081这里，采用高掺杂的氮化硅薄。
22、膜替代现有的二氧化硅薄膜形成第一钝化层12可进一步提高氧化物半导体形成的源漏极7的电学性能，0082步骤207在所述第一钝化层上顺序形成第一电极和第二电极和第二钝化层；0083具体为在所述第一钝化层12上沉积一层ITO薄膜，并湿法刻蚀形成第第一电极13和第二电极15，所述第一电极通过所述第一过孔和所述导电层电性连接、所述第二电极通过第二过孔和所述漏极电性连接，得到图9所示的结构。在所述第一电极13和第二电极15上沉积一层高掺杂的氮化硅薄膜，并采用干法刻蚀形成第二钝化层14，避免外界环境水、空气等的影响，得到图10所示的结构。0084下面对本发明所述薄膜晶体管的结构进行描述，如图10所示，包括形。
23、成于基板上的栅极2、形成于栅极2上覆盖整个基板的栅绝缘层3、形成于栅绝缘层3上的半导体层5和位于阻挡层两侧的源漏极7，所述源漏极7包括源极7A和漏极7B，形成于半导体层5上的阻挡层4、形成于漏极7B上的信号端子PIN。0085其中，所述PIN包括形成于漏极7B上的由高掺杂的氢化非晶硅构成的P层8、形成于P层8上的I层9和形成于I层9上的N层10。所述薄膜晶体管还包括形成于N层10上的导电层11。0086其中，所述源漏极7和所述半导体层5位于同一氧化物半导体薄膜层，厚度相同，即两者和半导体层5融合为同一薄膜层，均为氧化物半导体材料。0087从图10可以看出，所述薄膜晶体管还包括形成于所述导电层1。
24、1上的第一钝化层12、位于第一钝化层12对应于源极7A区域的第一过孔和位于第一钝化层12对应于漏极7B区域的第二过孔。0088优选的，所述薄膜晶体管还包括形成于第一钝化层12上的第一电极13和第二电极15，以及形成于第一电极13和第二电极15上的第二钝化层14，其中，所述第一电极13通过所述第一过孔和所述导电层11电性连接、所述第二电极15通过第二过孔和所述漏极7B电性连接。0089优选的，所述第一钝化层12和所述第二钝化层14选用高掺杂的氮化硅材料。0090从上述薄膜晶体管的制作方法可以看出，本发明所述薄膜晶体管的制备过程和现有技术相比，省略了制备源漏极的构图工艺，因而可以节约掩膜版成本和节。
25、省制程。0091本发明实施例中，向栅极2施加电压后，电信号从漏极7B经过半导体层5传输到源极7A和源极7A相连接的第二电极15得到信号，第二电极是和平板检测装置的检测电路相连接，因此可以检测到X射线的光强信息等。0092此外，本发明还提供了一种阵列基板，所述阵列基板中的薄膜晶体管采用如上所述的薄膜晶体管。0093以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。说明书CN104124277A1/4页9图1说明书附图CN104124277A2/4页10图2图3说明书附图CN104124277A103/4页11图4图5图6图7图8说明书附图CN104124277A114/4页12图9图10说明书附图CN104124277A12。