反相放大电路 本发明涉及一种具备有奇数级串速CMOS反相器和把最后一级的CMOS反相器的输出反馈到最初一级CMOS反相器的输入上去的反馈电容器的反相放大电路。
本发明的发明人等在特开平07-95947号公报中提出了这种反相放大电路，并对用模拟电压进行的运算边防止振荡边保证了输入输出的线性特性。
图16示出了该电路，奇数级的CMOS反相器I1、I2、I3串联连接。最后一级的CMOS反相器I3的输出介以反馈电容器CF连到最初一级CMOS反相器I1的输入。在这种构成中，借助于各级CMOS反相器的充分高的增益，与I1的输入电压Vin的反相相等的电压Vout作为I3输出而产生，并与I3的后一级的负载无关，且其精度良好。
在这里，在图16的电路中，在从最后一级往前一级地CMOS反相器I2的输出上连有由一对电阻RE1、RE2构成的平衡电阻，RE1连到了高电位的电压源Vdd上，RE2连到了低电位的电压源Vss上。这些电阻RE1、RE2减小I2的开路增益，抑制反相放大电路总体的增益。
最后一级的CMOS I3的输出介以低通特性的电容CG接地，减小高频段中的反相放大电路的增益且增大相位容限。
用以上的方法可以确保相位容限和增益容限，并可以防止振荡，一直到高的频段。
但是，图16中的平衡电阻总是从高电位一侧向低电位一侧流有微小电流，这对于节电化是不利的。特别是在应适用反相放大电路的滤波电路等等之中，随着整体性的节电化的研究的进展，这种微小的功耗，负荷也增大了。
而且在这种反相放大电路中，由于要求省电化，需要设置抑制功耗的睡眠模式电路，而上述电路没有作出这种考虑。
本发明就是为了解决这些现存的问题而发明出来的，因此目的是提供一种得以减小防止振荡电路所产生的功耗，同时又可以实现睡眠(Sleep)模式而不妨害电路的稳定性的反相放大电路。
本发明的反相放大电路，在用于防止振荡的电路中串接电容以阻止低频电流，切断反馈电容所形成的反馈通路。同时，把反相放大部分中的CMOS导向截止区或者饱和区。
图1的电路图示出了本发明的反相放大电路的第1实施例。
图2是第2实施例的电路图。
图3是第3实施例的电路图。
图4(a)的电路图示出了第1实施例中的反相放大部分的例子。
图4(b)的电路图示出了反相放大部分的另一个例子。
图5是第1实施例的时间图。
图6的曲线图示出了图5的刷新定时与输出精度的关系。
图7是用对数座标表示的图6的输出精度曲线图。
图8的曲线图示出了在其他的输入条件下的刷新定时与输出精度的关系。
图9是用对数座标表示的图8的输出精度曲线图。
图10是表示本发明的第3实施例的电路图。
图11是表示反相放大部分的另一实施例的电路图。
图12是表示反相放大部分的再一实施例的电路图。
图13是表示反相放大部分的再另一实施例的电路图。
图14是表示反相放大部分的再另一实施例的电路图。
图15是表示基准电压生成电路的电路图。
图16是表示现有的反相放大部分的电路图。
以下，根据附图说明本发明的反相放大电路的一个实施例。
在图1的反相放大电路中，奇数级串接的CMOS反相器INV，在其输入一侧端子上连接有连接输入电压Vin的输入电容器Ci，在其输入一侧端子上还连接有反馈电容器Cf。在反馈电容器Cf的输出一侧连接第1睡眠和刷新开关(Sleep refresh switch)SWSR1，并用SWSR1把Cf连接到INV的输出端子，基准电压Vref或大地。其中，基准电压Vref是成为INV的输出电压范围的基准的电压，通常使之为电源电压Vdd的1/2的电压。开关SWSR1由已连到INV的输出上的开关SWf，已连到Vref上的开关SWrf、已连到地线上的开关Swsf构成，可使这些开关择一性地闭合。
输入电容器Ci的输入一侧连接第2睡眠和刷新开关SWSR2，并通过SWSR2使Ci与输入电压Vin、基准电压Vref或地线相连。开关SWSR2由已与输入电压Vin相连的开关SWin、已与Vref相连的开关SWri、已与地线相连的开关SWsi构成，可使这些开关择一性地闭合。
在上述反相放大部分INV的输入输出之间连接刷新开关SWrfo，并与SWSR1与SWSR2中的SWri和SWrf连动起来进行通断，用作用于消除Ci和Cf的剩余电荷的刷新。
在开关的Swin和SWf断开，且SWsi和SWsf已闭合的时候，INV就变成为输入已接地的反相器电路，各个CMOS变成为工作于截止区。因而，可以忽略各CMOS中的电流消耗。此外，即便是把INV的输入连到电源上使之工作于饱和区也同样地变为不产生电流。还有，斑点放大部分INV如图4(a)或(b)所示，没有设置现有的平衡电阻，且由于不产生平衡电阻的贯通电流，故降低了功耗。
图4(a)的电路把接地电容器CL连到了级串接的CMOS反相器I1、I2、I3的最后一级输出上以除掉高频成分，并把电阻RC与电容器Cc的串联电路连接在第2级CMOS反相器的输入输出之间。因为该串联电路是对I2的负反馈线路，并将成I2的负载，故将使I2的增益下降以抑制反相放大电路的增益。这样一来就可以实现不会产生贯通电流的防止振荡电路。另外，Re与Cc的连接顺序是任意的。
图4(b)的反相放大部分使用了MOS电阻Mc来代替图4(a)的电阻Re。这样一来就将进一步减小电路规模和电路面积。虽然在图4(b)中把pMOS用作为MOS电阻，但当然也可使用nMOS。
图5示出了本实施例的时间图，与输入信号(Vin)一起示出了控制信号CTLin、CTLr、CTLro、CTLs的定时。CTLin控制用于进行通常动作的开关SWin、SWf的通断，在高电平的时候使开关闭合，在低电平的时候使开关打开。CTLr控制用于进行更新的开关SWri、SWrf的通断，高电平的时候使开关闭合。低电平的时候使开关打开。CTLro控制用于进行更新的开关SWrfo的通断，高电平的时候使开关闭合，低电平的时候使开关打开。CTLs控制用于睡眠模式的开关SWsi、SWsf的通断，高电平的时候使开关闭合，低电平的时候使开关打开。
时间图的期间ts是睡眠模式的期间，期间tr是刷新的期间，其余的期间是正常工作期间。由于在正常工作的起始时刻需要消除剩余电荷。故在正常工作之前没有刷新期间。而在刷新结束之际，开关SWrfo的打开要比开关SWri和SWfr滞后一些。图6～图9示出了这一时间差(延迟)的作用。
图6示出了输入电压Vin平均1.5V，振幅1.0V，频率1.3MHz时的延迟时间-td与输出电压的分散(纵轴：线形刻度)之间的关系。与td＞0的情况相比，td＜0时的分散已减少了，延迟的作用是明显的。图7是把同一数据用对数刻度画出来的，可知在约1nsec的延迟时间td的时候分散将变为最小。
图8示出了输入电压Vin平均为1.5V，振荡幅.05V，频率1.3MHz时的延迟时间-td(横轴：用负的时间来表现延迟的量值)。与输出电压Vout的分散(纵轴：线形刻度)之间的关系，与图7一样，从约1nsec的延迟，分散取最小值。
图2示出了本发明的第2实施例，采用第1、第2睡眠开关SWS1、SWS2来代替第1、第2睡眠刷新开关SWSR1、SWSR2，而省略了刷新功能。这种构成在输出的允许精度比较低的情况下是有效的，且可简化电路构成。
图3是第3实施例的电路图，使图1中的SWSR2中的SWsi作为睡眠开关独立出来、并直接连到INV的输入上。把由SWin和SWri构成的第2刷新开关SWR2连接输入电容器上。另一方面，图1的SWSR1中的SWsf被省略，并构成了第1刷新开关SWR1以取代SWSR1。在SWf、SWrfo已被打开的状态下，SWsi把INV的输入直接接地，使INV工作于载止区从抑制电流消耗。本实施例与第1实施例相比，具有电路构成简化的优点，与第2实施例相比，具有可以实现刷新功能的优点。此外，在图3的构成中，在睡眠模式时当然可以接到电源上来取代接地。
图10示出了第3实施例，该第3实施例2级串接地使用反相放大电路，以进行带符号的加法运算。在图10中，多个的输入电压Vin1～Vin8已连接到并联的电容器C11～C14和C21～C24上。C11～C14作为电容耦合对Vin1～Vin进行加法运算，C21～C24对Vin5～Vin8进行加法运算。
C11～C14与上述输入电容器对应，其输出被输入到的相放大部分INV1上。反馈电容器CF1与INV1并联地连到C11～C14的输出上，CF1的输出一侧连接有第1睡眠刷新开关SWSR1。CF1的输出通过开关SWSR1连到INV1的输出、基准电压Vref或地线上。在电容器C11～C14、C21～C24的输入上连接有第2睡眠刷新开关SWSR2，这些电容器用SWSR2连接到对应的输入电压、基准电压或地线上。C21～C24也一样地与上述输入电容器对应，其输出被输入到反相放大部分INV2上去。反馈电容器CF2与INV2并联地连接到C21～C24的输出上，CF2的输出一侧已连接到与上述第1睡眠刷新开关SWSR1有公共部分的第3睡眠刷新开关SWSR1’。CF2的输出借助于开关SWSR1’连接到INV2输出、基准电压Vref或接地线上。
第1睡眠刷新开关SWSR1具有把CF1的输出连接到INV1输出或开关SWR3上去的开关SWR1，SWR3则把SWR1的输出连接到Vref或地线上。第3睡眠刷新开关SWR1’具有把CF2的输出连接到INV2的输出或开关SWR3上去的开关SWR2。第2睡眠刷新开关SWR2具有把各电容器的输入连接到输入电压或开关SWR3上去的开关SW11-SW14和SW21～SW24，且与上述睡眠刷新开关共同使用SWR3。此外，INV1、INV2上分别连接有与图1的Swrf对应的刷新用的开关SWF1和SWF2。
如上所述，借助于用一个共同的开关进行与Vref和地线的连接，可以简化总体电路的构成。
INV1的输出，介以中间电容器Cc，与C21～C24的输出并联地连到INV2上，进行下述带符号的加法运算。
当设INV1、INV2的输入一侧的偏移电压为Vb1、Vb2，INV1的输出电压为Va，分别用C1i和C2i代表C11～C14和C21～C24，用Vin(i)代表Vin1～Vin8时，则由电荷守恒定律可得下述关系：CF1(Va-Vb1)+Σi=14C1i·{Vin(i)-Vb1}=0---(1)]]>CF2(Vout-Vb2)+CC(Va-Vb2)+Σi=58·{Vin(i)-Vb2}=0---(2)]]>一般说，Vb1＝Vb2，故令其为Vb，设CF1＝CF2＝CC，并用CF来表示之，则可以求得以下的公式(3)(Vout-Vb)=Σi=14C1i·{Vin(i)-Vb}-Σ1=48C2i{Vin(i)-Vb}---(3)]]>如前所述，这是从Vin1～Vin4的加权加法运算结果中减去Vin5～Vin8加权加法运算结果的差，实现了加减运算。
上述INV1介以中间开关SWCC连到中间电容器CC上，而SWCC把CC的输入端子连到INV1或上述开关SWR3上。因此，INV2的输入一侧在睡眠模式时介以SWCC和SWR3接地，而在刷新模式时则连到基准电压上去。即使对于INV2也能实现完整的刷新、睡眠模式。另外，由于开关SWCC已连接到反相放大部分INV2的输入一侧m上，故与第2睡眠刷新开关SWSR2同步工作，可以看作是含于SWSR2中。
图11示出了反相放大部分的另一实施例。在图11的反相放大部分中，与现有例相同。构成为使奇数级的CMOS反相器I1、I2、I3串联连接，且最后一级的CMOS反相器I3的输出介以反馈电容CF连到最初一级的CMOS反相器I1的输入上。在该反相放大部分中，虽然在从最后一级往第一级的CMOS反相器I2的输出上已连接有具有一对的电阻RE1、RE2的平衡电阻，但是，在这些电阻上分别串接有电容器CE1、CE2。即RE1、CE1的串联电路接在I2的输出与Vdd之间，RE2、CE2的串联电路连接在I2的输出与Vss之间。这些串联电路降低了I2的的开路增益，从而抑制反相放大电路总体的增益，但是对低频电流的阻抗高，其功耗与现有技术比较显著地低。
电阻RE1、RE2与电容器CE1、CE2的位置关系是任意的，如图11所示，即可以把电阻配置为比电容更靠近电压源一侧，也可以如图12的变形例那样使其位置关系倒过来。
此外，平衡电阻的连接位置并不受限于I2输出，也可连接于I1输出。但是，一般说连接在最后一级的第一级的CMOS反相器上可以得到良好的效果。
在图12的变形例中，使用了在现有例中使用的接地电容器CL，以此提高防止振荡功能。
另外，采用把平衡电阻接到I1的输出上的办法也可以得到比较良好的防止振荡效果，仅仅把平衡电阻中的高电位一侧或低电位一侧的RC串联电路连到I1或I2的一方或者两者的输出上去，再在一方上连接高位一侧的串联电路，在另一方上连接低电位一侧的串联电路的构成也是有效的。
图13的反相放大部分示出了图4(a)的变形例，在该变形例中，不用上述平衡电阻，而代之以把电阻RE与电容器CE的串联电路连接在最后一级CMOS反相器I3的输入与输出之间。这一串联电路是对I3的负反馈线路，且将成为I3的负载，故将使I3的增益降低，与上述一样，抑制反相放大电路的增益。本实施例和图11、图12的电路比较器件个数少，电路现模、电路面积减小。另外，电阻RE与电容器CE的连接顺序是任意的。串联电路的连接位置放在I2的输入输出之间也可得到比较好的防止振荡效果。此外，图4(a)的电路与本电路比较，具有不受后级的电容成分影响的优点。
图14是把图4(b)的MOS电阻MR与电容器的串联电路连接到最后一级CMOS反相器的输入输出之间的例子，电路规模和电路面积已进一步减小。即便是在本实施例中，不言而喻也可以把串联电路的连接点放在I2的输入输出之间。另外，虽然在图14中，用pMOS作为MOS电阻，但当然也可用nMOS。还有，即便是在图4(b)与本电路的比较中，在不受后级电路的影响这一点上也是本图14的电路更为出色。
在这里，对图11的反相放大电路的载止频率进行解析。若设载止频率为f0，则f0=g(ArAo2+2)2π(2·CG·CF)---(4)]]>Ao=gmg---(5)]]>Ar=gmg+gr---(6)]]>
g：反相器的输出电阻的倒数
gm：CMOS反相器的电导
gr：由RE1、CE1构成的RC电路和由RE2、CE2构成的
RC电路阻抗的倒数
CG：接地电容器CG的电容量
CF：反馈电容器CF的电容量
若设RE1＝RE2＝re，CE1＝CE2＝ce，并设拉普拉斯变换的运算子为s，则可把gr表示如下：gr=1re+1ce·s---(7)]]>
在式(7)中，由于在低频区(ce·s)变小，故gr表示，随之由于式(6)的Ar增加，故式(4)的截止频率f0变高。另一方面，由于在高频区(ce·s)增加，gr变大。故反相放大电路的增益减小。因此得以防止在高频下的振荡。即借助于附加以电容器，除去降低功耗这一效果之外，还可得到提高截止频率的效果。
其次，在表1中对图12～图14的实施例与现有例(图16)的特性进行比较。其中，含现有例的电路的面积为“1”，面积比表示各电路的电路面积与它的比。功耗A是对正弦波输入的AC分析结果，功耗B是方波的瞬变过程分析结果。
表1 电路 截止频率 MHz 相位容限 deg 功耗A μW 功耗B μW 面积比 图12 120 50 47.0 95.0 1.20 图13 700 75 47.0 95.0 0.80 图14 300 80 47.0 95.0 0.65 现有例图16 100 40 228.2 250.0 1(基准值)
由表1可知，本发明的实施例就功耗和频率特性来说优于现有例，图13、图14的实施例在电路面积上也比现有例小。
另外，不使用图14的实施例中的MOS电阻而代之以使用把NMOS、PMOS并接后构成的所谓模拟开关式电阻也是可能的，在这种情况下，可以消除电阻值对电压的依赖性，可以维持几乎恒定的特性而和输入电压无关。另外，作为上述低电压源Vss，可以使用规定的正或负，或者0V的电压源，或者地线。
图15是用来生成上述基准电压Vref的基准电压生成电路，其构成是也可以实现为连接到用于睡眠模式的电源电压上。在图15中，基准电压生成电路，和图10的反相放大部分INV1、INV2一样，具有由奇数级串接的CMOS反相器构成的反相放大部分INV、并把该INV的输出介以开关SWVref连到其输入上。SWVref把INV的输入连到INV的输出或电源电压Vdd上，在INV输出一侧的时候，其输入输出将收敛于进行平衡的约Vdd/2的电压。而在Vdd一侧的时候，结果变成为在INV的输出r作为Vdd的反相将产生接地电压(OV)的电压。因此，基准电压生成电路的输出Vref-dd为基准电压Vref或OV，若不用图10的SWR3而代之以应用本基准电压生成电路。则可以把SWR3的功能包含在基准电压生成电路之内。
如上所述，本发明的反相放大电路，把电阻串接于用于防止振荡的电路中以阻止低频电流，另外，由于在隔断由反馈电容器形成的反馈通路的同时，还把输入电容器和反馈电容器接地，把CMOS导入截止区，故具有可以降低防止振荡电路的功耗的同时，还可以实现睡眠模式而不妨害电路稳定性这样的优良的效果。