快速检测电源关断的 电源接通检测和 启动电路 本发明涉及一种改进的电子电路，用来检测何时电源(电压)被接通(或被关断)和用来向诸如锁存器之类的其它电路提供一初始启动信号以便当电压被恢复到一稳定工作电压之后将该锁存器之类的其它电路重置为一预置的状态。
一集成电路(IC)可以包括成千个晶体管、门、锁存器、存储单元等，和一超大规模集成(VLSI)电路在一单一硅芯片上可以包括有百万或更多的有源元件。这些元件被组合成为不同类型的各种复合电路以适用于各种不同的应用。这些电路中的某些电路，为了当电源与其电路接通时，为了正常的工作，需要利用一“初始化”的处理以使该电路的元件置为预置状态或存储器设置的模式。这样一种处理在现有技术中是已知的，例如，通过最初设置若干“锁存器”(存储器单元)来实现所希望的初始化模式的预置。这种锁存器的初始设置每次即使电源关断一短暂的瞬时也要将电路再次接通电源才能执行。
为了确定何时电源接通一IC并且达到稳定的、足够的工作电平，电路去检测何时被接通。例如，当电源第一次被接通并且电源电压开始从零上升时，一电源接通检测电路读出这个状态并且恰恰在该电源电压达到全电平以前立即产生一短脉冲。这个短脉冲又被用来产生一长的、稍微延迟的电源接通信号(PWRON)，这个信号使得与其相连地锁存器被正常地“初始化”到它的预置的设置。因此，随着电源电压达到稳定的、全工作电平状态，该锁存器将现存于其中的信息连续地传送到其它电路(即，该IC的主电路)作为它的工作程序的部分。当电源关断时，即使关断一瞬间，该锁存器也可丢失它的置位，当电源恢复时它必须要复位(初始化)。如像已知的，该锁存器的正常置位(或复位)失效则会导致主电路的错误或不正确的工作。
例如，当设备(即，一大型计算机)被首次接通时，可能会出现突然的负电压瞬变过程，如同在该设备内的各种不同电路在稍许不同的时间被提高功耗一样。这种负电压瞬变过程是随机的并且出现在电源被接通之后的任何时间。当这样一个负电压瞬变出现时，会导致锁存器丢失它们的正常置位。除非锁存器被立即复位，否则该主电路将不能正常工作，结果电源立即复原。当电源再次接通时前述的电源接通检测电路无法对这种突然的负电压瞬变过程作出足够的快速反应从而使锁存器保持不正常的置位。
希望有一种能够立即反应一电源关断状态并且适于与在该芯片上的主电路一起在一VLSI电路芯片上的制造的电源接通检测电路。
本发明涉及检测何时所提供使用的电源电压被接通并且达到一予定电压电平的电源接通检测电路。响应于这个状态该电路产生一电压脉冲。如果由于任何原因(即，一尖锐的短时间间隔噪声尖峰信号)而使电源电压的电压电平降低到低于该预置电平时，则该电路迅速地释放其控制(公共)端的电压并因此容许该电路响应于返回到该预置电平的该电源电压迅速地产生一另外的电压脉冲。
本发明的一个方面是提供电源接通检测电路，该电路包括电压脉冲发生电路和电压降低电路装置。该电压脉冲发生电路装置，具有一控制端和第一电源端，当至少一个予选的一予选电压电平的电源电压被加到第一电源端时，该电路在其第一公共端产生一电压脉冲。该电压降低电路装置被耦合到该控制端，如果加到第一电源端的电源首先达到或超过该予选的电压值则控制端的电压迅速降低并且随后降低到低于该预置电压使得当第一电源端的电压再次达到或超过该予选择的电压值时，则该电压脉冲产生电路装置可在该第一公共端上迅速产生一其它的电压脉冲。
从另一方面来看，本发明涉及一电源接通检测电路。该电源接通检测电路包括第一和第二p沟道场效应晶体管及第一和第二n沟道场效应晶体管，每一晶体管具有一栅极、和第一及第二输出端；具有第一和第二端的电阻装置，用来在第一和第二端之间提供一电阻；和一用来存储电荷的寄生电容装置。晶体管的所有栅极、第二p沟道和n沟道晶体管的第一输出端、电阻装置的第一端、和该电容装置均与第一公共端相连。第一p沟道晶体管的第一输出端、第二p沟道晶体管的第二输出和第二n沟道晶体管的第二输出均与第一电源端相连。第一p沟道晶体管的第二输出端和第一n沟道晶体管的第一输出端连接到该电源接通检测电路的输出端。该电阻装置的第二端和第一n沟道晶体管的第二输出端与第二电源端相连。
结合附图及权利要求学习了下面的说明书之后将对本发明及重要的优点有更好的了解。
图1示出了包括有锁存和复位电路、主电路以及根据本发明所提供的电源接通检测电路的一系统；
图2示出了为了进一步详述根据本发明提供的电源接通电路而以方框图形式给出的部分示意性电路图；
图3示出了在图2的电源接通检测电路的各个节点上所产生的有关波形的图形；和
图4的图形说明了一具有一突然的负电压波形的电源关断条件，并且还示出了由本发明提供的表明快速电源关断检测的该电源接通检测电路内的一节点的电压波形，和进一步示出了(虚线部分)一表明在没有本发明电源接通检测电路的情况下出现不希望有的缓慢电源关断检测时在相同节点处的一假设波形。
参见图1，图1示出了一系统10，包括有主电路16、锁存和复位电路14以及根据本发明的电源接通检测电路12。系统10通常使用互补金属氧化物半导体(CMOS)技术被集成在构成一硅晶片(未示出)部分的一单片集成电路芯片上。例如，系统10可包括百万以上的元件。这种芯片的设计和制造在本技术领域中是已知的，这里不再详细说明。电源电压(+VCC)接到端点18处，该端点又连接到电路12和电路14和16。在端点22接有参考电源电压(即，地)，并且电路12和电路14和16与地相接。端点18和22分别可表示为第一和第二电源端。该电源接通检测电路12仅是系统10的一很小部分并且通常其功耗相对较小(即，微瓦)。
当该电源接通检测电路12接通电源(或在一中断之后再次接通)时，延迟适当时间之后，一PWRON信号通过导线24加到锁存和复位电路14。接收一PWRON信号，该锁存器被置位(或复位)到初始的预置状态。该锁存器的设计和操作以及它们如何被初始地设置为预置的置位状态是本技术领域的人员所熟知的，这里对此不作进一步的说明。来自锁存器14的信息通过多条列线26被提供给主电路16。众所周知，电源关断并随后接通之后该锁存器14的初始化和预置位对于主电路16的正常工作是重要的。本技术领域的人员对主电路16的设计和操作是熟知的，这里不再进一步说明。
参见图2，图2示出了图1的电源接通电路12的一实施例的示意性电路构成和部分框图的构成。电路12包括有p沟道场效应晶体管(PETS)32和38，n沟道场效应晶体管(FETS)30和40，一电阻34，一电容36(通常是一与电阻34和晶体管30、32、38和40有关的寄生电容)，一波形整形单元42(如框图所示)，一脉冲延迟单元44(如框图所示)和一缓冲反相器单元46(如框图所示)。晶体管30、32、38和40通常是金属氧化物硅(MOS)型并且可表示为MOSFET。每一晶体管具有一栅极、和第一及第二输出端。晶体管32、38和40以及电阻34的组合可表示为电压脉冲产生装置。晶体管30可表示为电压降低装置。电阻34可表示为一阻抗装置和电容36可表示为电容装置。在一P沟道晶体管中电流从源极流向漏极。因此，该源极是第一输出端和该漏极是第二输出端。在一n沟道晶体管中，电流是从该漏极流向源极，因此第一输出端是漏极和第二输出端是源极。波形整形单元42、脉冲延迟单元44和缓冲反相器单元46是本技术领域人员公知的电路，这里不再详述。这些单元也连接有+VCC和地的电源，虽然图中未示出但实际上存在。
晶体管30、32和38的源极与端点18相连，端点18与一电源+VCC相连接。该电源(如像+VCC)可以处于0伏(当关断时)或上升至+VCC电压值(当接通时)。因此，加到端点18的电压可在0伏和+VCC伏之间。即使该电源为接通，噪声尖峰也可使得端点18的电压小于+VCC。晶体管30和32的栅极和漏极、晶体管38和40的栅极、电阻34的第一端和电容36的第一端均与端点50相连。电阻34和电容36的第二端以及晶体管40的源极与端点22相连并与所示为地的参考电源相连。晶体管38和40的漏极连接到波形整形单元42输入端，即连接到端点52。波形整形器42的输出连接到脉冲延迟单元44的一输入端即连接到一端点54。脉冲延迟单元44的输出端与缓冲反相单元46的一输入端相连即与端点56相连。缓冲反相单元46被连接到线24上并且产生一输出信号PWRON。其栅极和漏极共同连接到端点50而被连接为一二极管的晶体管30，当在端点50的电压比端点18的电压更正时仅在从端点50到端点18的方向上产生电流。这在后面将会更详细的说明。晶体管32也将其栅极和漏极共同连接到端点50而被连接为一二极管。在该电源接通检测电路12中的元件数量和尺寸相对较小，因而可使用CMOS技术被制做在一集成电路芯片上而无须占用更多的芯片面积。后面将要详述在开始电源接通检测期间在端点18、50、52、54和56以及导线24(PWRON)处的电压波形。
当电源电压初次接通时，在端点18处的电压为零。当这个电压上升到高于连接成二极管的该p沟道晶体管32的阈值电压(Vth)时，晶体管32开始产生通过电阻34流到端点22和地的电流。此后，当在端点18处的电源电压连续上升时，在端点50处的电压的上升正比于通过电阻34的电源和增加的电源电压。
当在端点18处的电源电压上升到超过晶体管38和40的阀值电压(V+h)时，这些晶体管开始导通。结果是端点52首先被上拉到+VCC，然后晶体管40紧接着被导通和晶体管38被截止，在端点52处的电压降低到地电平。在端点52处电压上升并且当电源被接通时又下降，产生了一短宽度的脉冲，其结果在导线24上产生了一相适应地被延迟的PWROM信号。这将在后面详述。
当在端点18处的电源电压达到一稳定的工作电平(即，给为+3.3伏)时，在端点50处的电压保持在减去连接成二极管的晶体管32的阈值电压Vth的电平(+VCC-Vth)。由于在端点50处的电压为正电压使晶体管40保持导通而使得端点52处保持为零电平。由于在端点50处为正电压而使晶体管38基本上为偏置截止。晶体管32、38和40的阈值电压通常为相同的(即，每一阈值电压约为0.6V)。晶体管30的阈值电压Vth通常低于晶体管32、38和40的阈值电压，通常为0.3V。这就是本发明的重要的设计特征。
为了保持由晶体管32取得的电流较小，一旦电源电压达到满电平(+VCC)，则电阻34被选择具有一高电阻值(即，约为2兆欧)。为了获得这种高的电阻，电阻34通常作为一具有相对大的扩散区域的扩散器件而被制造。这一技术在本领域中是公知的。但是，这种大扩散区域的结果使得电阻34具有与它相关的一相对大的寄生电容(即，大约1微微法)，由电容器36所表示的寄生电容还包括有与晶体管38和40的栅极相关的寄生电容以及与晶体管30和32的漏极和栅极相关的寄生电容。但是对于本发明来说，较大的电容(寄生电容)36的值另一方面使得该电源接通检测电路12不能做到快速地响应一个突变，叠加在+VCC的电平上的短暂负电压瞬变过程并随后产生一新的PWRON信号。这将在后面详述，如果该电路12不能足够快速地响应在该电源电压上的突然的负的瞬变过程，则在锁存和复位电路14中会出现该锁存的错误设置并且该主电路16不能正常工作。
如上所述，当电源电压被接通并且上升超过某一电平时，在端点52上产生一电压脉冲。该在端点52上的电压脉冲被加到波形整形单元42产生一具有急剧上升和下降边缘的被整形脉冲。在端点54处所出现的这个被整形脉冲被加到脉冲延迟单元44，在端点56处产生一具有明显延迟(即，大约1微秒)的下降边缘的被加宽的电压脉冲。在端点56处的被加宽和被延迟电压脉冲被加到缓冲反相单元46，在导线24上产生适当被延迟(即，约为1微秒)的正向PWRON信号以允许在端点18处的电源电压充分地稳定在足够的工作电平上。仅仅当PWRON信号通过导线24被提供给该锁存和复位电路14(见图1)时该锁存器正确地置位(或复位)到它们的预置的初始状态。如果在端点18处的电源电压突然地下降到低于某一电平(即，约+0.4伏)时，该锁存器丢失它们的设置并被随机地被复位，直至当该电源电压再次上升和锁存器被正确地重新初始化时产生一新的PWRON信号为止。本发明能保证即使电源仅仅中断持续几个毫微秒也能产生一新的PWRON信号。当然，如上所述，电源关断持续一较长时间也能产生一新的PWRON信号。
参见图3，图3示出了当电源接通时在该电源接通检测电路12中的各端点18、50、52、54和56处以及导线24处所出现的有关电压波形62、63、64、65、66和67的示意图的图形60。图形60的垂直轴示出了各种波形的各自电压“0”到“十”，而水平轴表示时间。该波形设有必要定标。
波形62示出了当电源接通时在端点18处在开始时间“TSTART”处的电压上升。该电压从点70处的零(0)沿一上斜线72上升到在时间“TON”处的点71处的满电平(即，大约为3.3伏)。例如从“TSTART”至“TON”所经过的时间小于1微秒。该电源保持在由点71处所指明的满电平(+VCC)直到有意地关断或直到无意地中断为止。当到达在时间T1在波形62的线72上的点73处所指明的一电压电平时，超过了晶体管32的阈值电压(Vth)并且该晶体管32导通。由波形63所指明的在端点50处的电压随后沿线76从点74处的零开始上升，它具有与波形62的线72相同的斜率，在时间“TON”到达点78。端点50的电压之后(只要电源为接通状态)保持在点78的电平上。如前所述那样，这个电平是+VCC减去晶体管32的阈值电压Vth(大约0.6V)的幅值。
当在端点50处的电压开始从时间T1处的零上升时，晶体管38和40被导通并且由波形64所指明的在端点52处的电压从在点80和时间T1处的零上升，形成一短宽度脉冲82，这个脉冲随后在点84和时间T2处很快地降回到零。在时间T2晶体管38被偏置截止和晶体管40被偏置导通。由沿波形62的线72的点86所指明的端点18的电压电平是在晶体管38被偏置截止和晶体管40被偏置导通的电平上。
在端点52处的圆拱形脉冲82由波形整形单元42整形，如波形65中所见那样在端点54处产生一被整形脉冲88。脉冲88通过延迟单元44使脉冲宽度扩展，在端点56处产生波形66的一脉冲90。脉冲90从时间T1延伸到时间T3，例如一周期大约为1微秒。应注意的是通过时间T3和该脉冲90的结束，在端点18处(波形62)该电压稳定在满工作电平(+VCC)上。
当脉冲90在时间T3结束时，缓冲反相单元46加到导线24上，如由波形67所指明的是该PWRON信号的一信号92通过导线24加到锁存和复位电路14(图1)。在该锁存器的初始化之后，当在端点18处的电源电压被关断并且随后又接通时仅将产生下一个PWRON信号。本发明提供一电源关断状态的几乎瞬间检则，因而保证即使电源被中断仅仅很短几个毫微秒，也能产生一用来对该锁存器重新置位的新的PWRON信号。
晶体管32、38和40，以及电阻34(图2)构成一脉冲形成网络，在该脉冲形成网络中它们作为一反相器而被连接。当该电源电压足够地被升高时(升到满电平或接近于满电平)，端点50处的电压被停顿(稍微低于电源电压)和在端点52处的电压保持在零电平。但是，如本领域已熟知的，这些晶体管具有接近于它们各自的阈值电压的非线性阈值电导。因此，当在端点18处的电源电压(波形62)最初被接通(时间=TSTART)并且从零上升到+VCC(TON)时，晶体管32、38和40以及电阻34的这个网络在时间间隔T1至T2在端点52处产生波形64的脉冲82。这个脉冲82，其间隔通常仅有零点几个微秒，导致在该电源具有稳定的工作电平+VCC(大约+3.3V)之后在一适当的、明显较后的时间(T3)处产生一PWRON信号92。
在时间TSTART处该端点50的电压波形63在此所说明的为零伏。随后，在时间T1之后，在端点50处的电压与在端点18(波形62)处的电压的上升是一致的，但是其幅值低于相当于连接成二极管的晶体管32的阈值电压Vth的幅度的一个值。还应注意的是晶体管32、38和40的阈值电压Vth的幅值均相等(大约为0.6伏)。
如果，当电源接通时，在端点50处的电压开始在一明显地高于零的电平(即，在一等于晶体管38或40的阈值电压Vth的辐值的电压)，在端点52处的脉冲82(波形64)在从T1到T2的时间间隔内不是如像在端点18处的电源电压沿波形62的线72那样上升所形成(或根本不是那样所形成)。因此，当电源被接通并且电源电压开始上升时将不产生一新的PWRON信号。本发明确保当电源关断或突然中断时端点50总是瞬间地返回到接近零(即，低大约+0.4伏)。因此在端点52处的一新脉冲82和在导线24上的一新的PWRON信号92不管是在电源关断后瞬间或是在一后面的时间总能确保电源被再接通。
参见图4，图4所示的曲线100示意性地给出了当该电源接通检测电路12被关断电源(即，利用一突然的负电压瞬变过程)时，在端点18和端点50处的各个电压对时间的关系。曲线100的垂直轴表示电压(伏)，而水平轴表示时间(毫微秒)。曲线100示出了第一负向电压波形102(电源关断)，该波形在几个毫微秒的时间内从点103即在端点18处的+VCC降到在点104处的零电平。该电压波形102表明当加到端点18的电源即使被中断几个毫微秒，该电压也能立即地降低到零。
该曲线100还示出了第二负向电压波形106，该波形表示在端点50处的电压。在该垂直轴上由点107所指明的在这里所表示的在端点50处的初始电压电平是低于如前所述的该p沟道晶体管32(图2)的阈值电压Vth的幅值+VCC。
应注意的是，该n沟道晶体管30(见图2)是一连接成二极管的晶体管，其源极通过总线20与端点18相连并且它的漏极和栅极共同连接到端点50。因此晶体管不导通，直到在端点18的电压降到低于在端点50处的电压并且高于晶体管30的阈值电压(大约0.3伏)为止。在由点108所指明的曲线100的垂直轴的电平处该晶体管30开始导通。当晶体管30导通时它将在电容器36(寄生电容)上的电荷分流到地，使得当在端点18处的电压继续它的突然下降(电压波形102)时，在端点50处的电压(电压波形106)立即跟随它而下降。
当电压波形102朝向零电平下降时，在点109处它通过一由水平线110所指明的并标注为Vnew的电压电平(均为+0.4伏)。这个电压电平Vnew是在p沟道晶体管32、p沟道晶体管38和n沟道晶体管40的阈值电压Vth(大约0.6伏)以下，并且这些晶体管将被截止。但是，连接成二极管的n沟道晶体管30继续导通直到到达它的阈值电压Vth(大约为0.3伏)为止。在点112，端点50处的电压波形106迅速地降低到该水平线110(Vnew)以下。应注意的是点112从点109分离仅用了几个毫微秒。在端点50和电压波形106降低到大约+0.3伏(等于晶体管30的阈值电压Vth的幅值)之后，晶体管30停止导通。之后，电容器36只通过电阻34放电并且电压波形106呈指数形状，在一非常靠后的时间(在曲线100中未示出)水平曲线才逐渐衰减到零。
该电压电平Vnew是高于在该锁存和复位电路14中的该锁存器的一电压电平，从而丢失了它的初始设置，因此需要复位。只要在端点18处的电压停留在高于Vnew则该锁存置位保持完整。无论如何，如果在任何时间在端点18(和该端点50)处的电压降到Vnew以下，则一新的PWRON信号将自动地加到导线24并且该锁存器将被复位。
曲线100还示出了一虚线所表示的假设的电压波形120。该假设的电压波形120示意性地示出了在n沟道晶体管30(图2)没有被连接成二极形式时在端点50处的电压的衰减(当如电压波形102所示电源被突然中断时)。如该假定的电压波形120所示，在端点50处的电压以一较慢的速率(与电压波形106相比较)指数地衰减，这是因为来自电容器36的电荷大部分通过该高欧姆电阻34而被泄放。对于在端点50处的电压来说下降到低于Vnew(水平线110)的电平要一较长的时间，(即，大致上要1微秒，所以在图中未示出)。在这样的时间期间该在端点18处的电压可以容易地重新开始(在曲线100中示出)，但是在这种假设情况下不产生新的PWRON信号。该锁存器随后将不被复位。避免如上所述的这种状态是很重要的。
本领域的普通技术人员在不违背如权利要求中所述的本发明的精神和范围的前提下可对该电源接通检测电路作出各种修改。例如，可采用除了所披露之外的电压电平和阈值电压并且可改变接通和关断次数以最佳的适应于所给定的应用。另外，该电源接通检测电路不限于应用于一特殊的IC的尺寸或应用于特定的在IC中的另外(主)电路。另外，电阻34的欧姆可以改变为一最佳需要的值。另外，晶体管的电导类型可以反向并且负电平和地可以是电源电平。