包括集成电路的移动设备和关断这种电路的电源的方法.pdf

本发明涉及包括操作预定功能的集成电路的移动设备，该集成电路易于被设置到等待运行模式，其中所述电路可以在预定的延迟内重新开始工作。电路包括具有在电路进入等待模式之前需要被存储的规定状态的配置顺序逻辑。移动设备还包括关断电源单元，用于在等待模式期间把配置顺序逻辑的状态存储到低泄漏存储区域，这大大地减小等待电流。

1.  一种包括用来操作预定功能的集成电路的移动设备，该集成电路易于被设置在等待运行模式，其中所述电路可以在预定的时间间隔内重新开始工作，所述电路包括具有规定状态的顺序逻辑，移动设备还包括关断电源单元，用于在等待模式期间把顺序逻辑的相关状态存储到状态恢复存储区域中。

2.  如在权利要求1中要求的移动设备，其中电路包括不同的逻辑块以在配置顺序逻辑与功能顺序逻辑之间区分，这样，仅仅配置顺序逻辑的状态适合于被存储在所述状态恢复存储区域中。

3.  如在权利要求1中要求的移动设备，其中所述关断电源单元包括关断电源控制单元，用来控制电路的活动性程度。

4.  如在权利要求2中要求的移动设备，还包括多个唤醒请求检测器，用来检测对于电路再次接通电源从等待模式进入工作运行模式的唤醒请求。

5.  如在权利要求1中要求的移动设备，其中配置顺序逻辑的状态由信息数据组成，所述数据在电路在等待模式被关断电源之前从配置顺序逻辑串行移位到状态恢复存储区域。

6.  如在权利要求1中要求的移动设备，其中配置顺序逻辑的状态由信息数据组成，电路被安排成使得通过使用存储单元线来存储和重新装载数据，把所述数据从配置顺序逻辑并行装载到状态恢复存储区域。

7.  如在权利要求5中要求的移动设备，其中电路包括能够执行存储和重新装载线的复接/分接的专用触发器。

8.  如在权利要求1中要求的移动设备，其中所述电路是输入/输出外围电路，用来使得所述移动设备能够与外围设备通信。

9.  一种在等待运行模式下关断电路的电源的方法，其中所述电路在等待运行模式是不工作的但可以在预定的延迟内重新开始工作，所述电路包括具有规定的状态的配置顺序逻辑，该方法包括以下步骤：
-接收从工作模式切换到等待模式的请求，
-把配置顺序逻辑的状态存储到状态恢复存储器，
-关断除了状态恢复存储区域以外电路的电源。

10.  如在权利要求8中要求的方法，还包括以下步骤：
在接收从工作模式切换到等待模式的请求的步骤后检验是否有工作的输入/输出传送，
在开始把配置顺序逻辑状态移位到状态恢复存储器的步骤之前先前步骤的结果是肯定的情形下，终止所有的输入/输出传送。

11.  如在权利要求8或9中要求的方法，其中把配置顺序逻辑的状态存储到状态恢复存储器的步骤被串行地执行。

12.  如在权利要求8或9中要求的方法，其中把配置顺序逻辑的状态存储到状态恢复存储器的步骤被并行地执行。

13.  一种在电路已按照如在权利要求中要求的方法在等待运行模式下被关断电源后重新接通电路的电源的方法，所述电路包括具有已被存储到状态恢复存储区域中的规定的状态的配置顺序逻辑，该方法包括以下步骤：
-检验是否接收到唤醒请求，
-在先前步骤已接收唤醒请求后接通电路的电源，
-把状态恢复存储器重新装载到配置顺序逻辑中，
-使用唤醒请求来接通电路的电源。

包括集成电路的移动设备和关断这种电路的电源的方法
发明领域
本发明总的涉及用于减小等待功率的低功率集成电路(IC)。具体地，本发明涉及包括易于被设置在等待运行模式的IC的移动设备。
本发明还涉及使这种IC关断电源进入等待模式的方法以及再次将其上电的方法。
本发明有利地应用于移动数据处理系统。
发明背景
在等待模式下低的功耗是对于诸如便携式电话、个人数字助理、便携式计算机、头戴耳机、遥控器、手表、便携式音频设备、手戴电子设备那样的移动电子设备的强烈的要求。所谓等待，这个特定的运行状态是指集成电路被接通电源、只有很少或没有切换动作，但可以在短的时间间隔内在任何时间重新开始工作。通常，避免节点动作可减小IC中的等待功率。对于已经在这方面最佳化的电路，对于等待功耗的主要贡献者是泄漏电流。
日本专利摘要JP 06311012描述一种通过避免对晶体管进行开关而允许限制等待模式的泄漏电流的电路。
发明概要
本发明的目的是提供用于通过使得泄漏电流最小化而减小等待电流的额外装置。这是通过包括操作预定功能的集成电路的移动设备而达到的，该集成电路易于被设置在等待运行模式，其中所述电路可以在预定的时间周期内在任何时间重新开始工作，所述电路包括具有规定的状态的顺序逻辑，移动设备还包括关断电源单元，用于在等待模式期间把顺序逻辑的相关的状态存储到状态恢复存储区中。
按照本发明的这样的装置允许加电的逻辑块最小化，这导致泄漏电流的减小。
本发明考虑以下方面。构成移动电子设备的心脏的微控制器和信号处理器是大的并且由于集成度的提高而变得越来越复杂。诸如USB装置、蓝牙扩展、多媒体功能性、照相机和音频的那样的新的功能性已被加到处理器核心。因此，加电的但很少使用的逻辑块的数量大大地增加。
当处在等待时，处理器需要维持它们的电流配置和初始化以便能够非常快速地重新开始动作。因此简单地切断电源和丢失当前的状态是不可接受的。在等待模式之前可得到的工作条件需要快速地、可靠地和没有附加开销地重新建立。
按照本发明，所有的相关的电路状态被存储在电路或系统的专用的低泄漏区域，因此通过以合理的成本使得泄漏电流最小化而允许大大地减小等待电流。在完成相关的寄存器的完全的存储后，有可能断开用于等待模式的全部电路的电源。部分IC仍旧保持加电，但专门的设计技术允许保持泄漏电流是小的。在上电后，配置逻辑可以以串行或并行体系结构立即恢复，正如下面描述的两个实施例提出的。
按照本发明的优选实施例，电路包括在配置顺序逻辑与功能顺序逻辑之间区分的不同的逻辑块，这样，只有配置顺序逻辑的状态被认为是相关的以存储在所述状态恢复存储区域中。
事实上，在等待模式后需要被存储的所有的相关的静态信息是在可包含例如触发器的配置顺序逻辑中要找出的。所以不是所有的触发器的所有的状态都要被存储在等待低泄漏区域，而只是配置顺序逻辑的状态要被存储。在不相关的和相关的寄存器之间的良好的鉴别允许保持IC的加电的部分是小的。
本发明有利地允许断开具有几百万晶体管的电路的电源，因此消除加电的器件的泄漏电流。本发明也允许在断开电源之前可靠地存储相关的内部状态，以及在接通电源后几乎立即重新装载这些状态。

附图简述
现在参照附图，借助例子，更详细地描述本发明，其中：
图1是表示多处理器结构的框图，
图2是更详细地示出按照本发明的、用于低功率结构的块划分的框图，
图3是表示按照本发明的第一实施例的串行配置重新装载结构的框图，
图4是表示按照本发明的第二实施例的用于并行存储和重新装载的结构的框图，
图5是示出按照第二实施例的替换例的用于并行存储和重新装载的改进的结构的框图，
图6是显示按照本发明的任一个实施例的由关断电源单元使用的方法的流程图。
发明详细说明
移动设备通常工作在以下三种模式的任一模式下：
-局部或全部性能模式，其中电路提供所意图的功能，即，电路耗散最高的功率量，以及电池寿命通过在任何只需要很少的或不需要性能时减小活动而被增加，
-等待模式，在该模式下电路是不工作的，但仍旧能够取决于应用在短的时间间隔内在任何时间重新开始工作，时间间隔通常是在1ns到1ms的范围，等待模式是这样的模式，在该模式下其大多数器件通常被加电和被初始化的，
-电源关断模式，在该模式下电路是不工作的并且在可以达到完全性能水平之前需要相对较长的时间间隔，这个时间间隔或延迟通常是在1ms与几秒之间，所以，在这个状态下，器件通常不被加电。
图1到6描述本发明的至少两个主要的实施例，通过加电的逻辑块的最小化，减小在等待模式时的泄漏电流。每个实施例达到在逻辑块面积对泄漏电流之间的折衷。当深亚微米技术的使用增加时这个折衷变得更加关键，因为逻辑块面积变得越来越小，即使大量逻辑块也不再考虑占用大的面积。
逻辑块面积对泄漏之间的折衷变成非常感兴趣的，因为较新的深亚微米器件的泄漏电流比起较老的技术有增加。随着减小特征尺寸，越需要低泄漏低性能器件，嵌入逻辑的量趋于增加，这增加了由传统的器件引起的泄漏功率。所以，在逻辑块面积对泄漏之间的折衷对于许多电池供电的系统是非常重要的。
图1显示很适用于所有的数据处理应用的多处理器结构，虽然低功耗要求对于移动设备是更特定的。这个结构描述包含被嵌入在单个半导体管芯上的零或多个处理器核心的系统。这种结构在其中处理器构成主要的数据处理实体的便携式电子设备中是非常普通的。这些处理器，被表示为处理器1和处理器2，表征一系列外围功能，包括ROM(只读存储器)，被表示为ROM 1和ROM 2；SRAM(静态随机存取存储器)，被表示为SRAM 1和SRAM 2；协处理器(用于专用任务的内部计算加速器)，被表示为协处理器1和协处理器2；以及I/O(输入/输出)外围块，被表示为I/O 1.1，I/O 1.2，I/O 2.1和I/O 2.2与半导体管芯的外部(例如，USB，I²C，I²S，UART，SPI，键盘，显示器，中断，照相机等等)通信。多个处理器通过核心间通信块相互通信。
图1的多处理器结构无论何时从电路移除电源时都丢失它的初始化的状态。但不是所有的块同样地受到电源丢失的影响，正如此后说明的。
处理器核心是结构的中心部分。然而，它们不是真正可配置的，或如果它们是的话，只有几种可能的配置，这意味着很少有或没有信息在切断电源期间会丢失。
当功率被移除时ROM不丢失它们的内容。因此，它们对于等待功率不构成问题。然而，在等待模式下，切断加到ROM的功率是有用的，因为它们会引起相当大的泄漏电流。
SRAM在去除功率时丢失它们的内容。所以，在功率被关断之前，重要的设置和配置不能存储在SRAM中。
协处理器和I/O外设不同于以上的三种类别，因为配置数据量可能是相当高的。例如，像USB那样的外围块的配置是复杂的，并强烈地依赖于当前的工作模式。如果在等待期间从电路移除功率的话，设置和配置数据可以是大的并且常常需要保存。
图2显示按照本发明的I/O外围块的内部结构。它包括配置顺序逻辑CSL、功能顺序逻辑FSL、和组合逻辑块CL。
配置顺序逻辑CSL包含配置状态机和包括触发器的状态寄存器。它包含用于外围块的功能的所有必须的信息。它确定块的操作、设置和行为。在复位后，这个逻辑块需要具有意义明确的状态并因此需要细心设计。
功能顺序逻辑FSL也可以包含触发器，但当不使用I/O外围块时，它的状态是不相关的。这个逻辑块执行像同步、内部数据RAM操作、状态机、FIFO、移位寄存器等等的典型的功能。但在电源关断之前它的内容不一定被保存。
组合逻辑CL当它不被使用时不需要被加电，因为它没有任何状态需要被保存。它的功能仅仅取决于以上两种类别。
所有的相关的静态信息被存储在顺序逻辑中，例如触发器中。但实际上不需要保存顺序逻辑的所有状态。逻辑块在图2上被设计来在相关的配置寄存器(设置)与功能寄存器之间进行鉴别。功能寄存器不需要与在复位后的缺省状态不同的特定的初始化状态。在配置寄存器的完全存储后，有可能对于等待模式断开全部电路的电源。仅仅一部分IC保持为加电。本领域技术人员熟知的专门的设计技术允许保持泄漏电流为小的，以及相关的寄存器的良好鉴别允许保持IC加电的部分为小的。在上电后，配置逻辑块可以通过串行或并行结构立即被恢复，正如分别参照图3(第一实施例)和图4到图5(第二实施例)描述的。
图2显示相关状态配置和功能状态的划分。这种块结构适用于等待功率减小，如果配置顺序逻辑在电源切断之前被存储的话。与在FIFO和功能状态机中发现的所有其它的触发器相比较，大多数I/O外围只表征几百个状态配置触发器，并且其状态不需要保存。这种I/O外围结构允许在IC内的各种不同的功能之间区分，这里是需要在块实施之前被识别的I/O外围，以便按照本发明便于将配置存储到系统的低泄漏区域中。
图3显示基于参照图2描述的IC结构的、按照本发明的第一实施例的串行配置重新装载结构。这个串行配置重新装载结构允许保存和重新装载配置。这个结构是通过被包含在图1描述的配置顺序逻辑中的相关的状态寄存器或触发器的串行扫描而实施的。串行扫描在等待期间被接通电源的一部分IC上执行造成小的泄漏。这样的低泄漏区域包含对于低泄漏、低性能、低面积、低驱动强度被特别设计的状态寄存器或触发器。本领域技术人员将会设计这样的状态寄存器或触发器，因为这些要求是不冲突的。串行扫描可以通过重新使用对于扫描测试可用的扫描链而被执行。所以，外围块的结构的复杂性没有增加。在用于测试的设计(DfT)的控制逻辑中有某些开销；然而，它对于总的复杂性没有太大贡献。
图3的多处理器结构说明本发明的第一实施例。与图1的多处理器结构相比较，新的结构扩展一个附加块：关断电源单元。关断电源单元包括以下的块：
-电源关断控制单元PDCU，用来控制IC的活动程度，
-唤醒请求检测器WURD，用来检测在等待时的系统的边界上来自外部处理器、键盘、定时器等等的活动，这需要系统唤醒，
-状态恢复存储区域SRS，用来存储在电源被切断之前需要被保存的所有的配置顺序逻辑的状态。
这个实施例的原理在于，在进入等待模式之前数据从I/O外围块串行移位到状态恢复存储器中。这个结构满足等待时间要求，它应当是在1ns到1ms的范围内。按照这些要求，重新装载等待时间不应当大于用于操作重新开始的最大容忍量。如果IC具有例如约10000个配置触发器(这已经是大的数量)并且如果这些触发器例如被安排在50个扫描链中，则将花费不大于200个周期扫描这些触发器。缓慢的和低泄漏的触发器可以具有10MHz的速度。因此用于移位的总时间则不大于20μs，这仍旧远小于1ms的重新装载等待时间要求。
图4表示本发明的第二实施例的细节，它说明即刻配置重新装载结构。在这个第二实施例中，提出保存配置顺序逻辑CSL的非常有效的结构，正如图4上用泡(表示逻辑块)表示的。目标是执行并行装载达到状态恢复存储器中。通过这个结构，只花费数字数据的一个周期执行保存和重新装载触发器数值。这个结构需要两倍的连接。一条线用来保存，另一条线用来重新装载触发器数值。这个结构特别允许逻辑块面积与保存和重新装载速度进行折衷。这个第三实施例的实施细节显示于图4。数字配置顺序逻辑用由逻辑功能块分开的不同的时钟信号，被表示为clock1、clock2和clock3，进行时钟触发。每个触发器的输出被连接到向下到下一个功能级的逻辑块以及一个状态恢复触发器。在每个触发器前面的复接器允许引导来自功能行为的数据流动，或重新装载被存储在状态恢复存储器中的数值。
图5显示图4所示的实施例的改进实施例。这个改进实施例是对于参照图4描述的结构的替换例；其中专用触发器类型被设计成能够执行两个存储和重新装载线的复接/去复接，以便把布线数减小到原来的二分之一。这个改进的结构还许可消除在每个触发器的功能输出端上的附加负荷。
与图2和图3中显示的第一实施例相比较图4或图5中显示的第二实施例的开销主要包含路由。然而，在I/O外围中的路由通常不如微控制器核心中那样密集。参照图4和图5描述的第二实施例的总的结构等价于参照图3描述的实施例的结构。
图6显示适用于此前描述的第一和第二实施例的关断电源单元流程图。图3中涉及的关断电源单元的某些实施方面在这里参照图6更详细地描述。关断电源单元对于两种结构基本上等价，并且具有以下的特性：在等待模式期间保持电源接通，使用许多触发器，而通过使用专门设计的触发器不占用许多面积，以及当晶体管被设计用于低性能时不考虑任何相关的泄漏。
此后在图6的流程图中描述由这样的关断电源单元使用的方法，包括以下步骤：
-启动步骤，由此来自多处理器结构的处理器接收从工作切换到等待模式的请求，
-步骤1，检验是否有工作的I/O传送。在假设没有正在进行的I/O传送的情形下，可以不考虑功能顺序逻辑的状态，
-步骤2，在步骤1的回答是肯定(Y)的情形下，终止所有的I/O传送，
-步骤3，把配置顺序逻辑状态移位到状态恢复存储器，该移位可以按照本发明的第一实施例串行地执行(图3)或按照本发明的第二实施例并行地执行(图4和图5)，
-步骤4，对除了状态恢复存储区域以外的全部微处理器结构关断电源，
-步骤5，检验是否接收到唤醒请求，
-步骤6，在步骤5已接收唤醒请求后再次接通电路的电源，
-步骤7，把状态恢复存储器重新装载到配置顺序逻辑，
-步骤8，最后服务于唤醒请求。