用于模数转换器的放大器.pdf

本发明涉及模数转换器用放大器，主要包括：第一差动输入部；在上述第一差动输入部的输出与第一基准电位之间进行电连接的共源－共栅电流镜(cascode current mirror)；设置有在上述第一差动输入装置的输出和第二基准电位之间进行电连接的共源－共栅电流源的第一放大部；设置有将上述第一放大部的输出作为输入的第二差动输入部以及与上述第二差动输入部进行电连接的第二电流磁镜的第二放大部。

1、  一种模数转换器用放大器，其特征在于，包括如下两个部分：
第一放大部，包括第一差动输入部、在上述第一差动输入部的输出端和第一基准电位之间进行电连接的共源-共栅电流镜、在上述第一差动输入部的输出端和第二基准电位之间进行电连接的共源-共栅电流源；
第二放大部，包括将上述第一放大器的输出端作为输入端的第二差动输入部和与上述第二差动输入部进行电连接的第二电流镜。

2、  根据权利要求1所述的模数转换器用放大器，其特征在于：所述装置还包括：
依次激活所述共源-共栅电流源、所述共源-共栅电流镜及第一、第二差动输入部的偏压电路。

3、  根据权利要求2所述的模数转换器用放大器，其特征在于：
所述第一差动输入部内包括设置有与差动输入部进行电连接的网关的第一、第二NMOS晶体管及与所述第一、第二NMOS晶体管的源极进行电连接的第三NMOS晶体管，并且上述第三NMOS晶体管的源极和网关与上述第一基准电位和上述偏压电路相连。

4、  根据权利要求2所述的模数转换器用放大器，其特征在于：
所述第一放大部和所述第二放大部还附有共同模式反馈电路。

5、  根据权利要求1所述的模数转换器用放大器，其特征在于：
第二差动输入部还包括设置有与上述第一放大部的输出端进行电连接的网关的第八、第九NMOS晶体管及与上述第八、第九NMOS晶体管的源极进行电连接的第十NMOS晶体管。

6、  根据权利要求5所述的模数转换器用放大器，其特征在于：
所述第一放大部的输出端和上述第八、第九NMOS晶体管的漏极(drain)还包括以串联连接的电阻和电容器。

7、  根据权利要求1所述的模数转换器用放大器，其特征在于：
第二电流镜还包括源极与第一基准电位相连并且漏极与各个输出端相连的第五及第六PMOS晶体管。

用于模数转换器的放大器
【技术领域】
本发明是关于模数转换器用放大器的。更详细地说是关于能够获得在大量生产数字电视接收用VSB/QAM时所使用的低电压、高输入范围以及高增益的模数转换器用放大器的。
【背景技术】
最近，数字电视市场有快速发展的趋势，增加了数字电视的多种功能，是因为使用了大约数百万门以上的芯片。如果也增加使用空中波数字电视接收方式的VSB方式的功能，芯片大小会呈几何方式增大。
所以，为了减小芯片的大小，由于可以减少现在的流程所以使用(0.35um＝>0.18)。但是，这种流程的减少，减少数字电路大小的效果非常明显，同时对模拟电路非常不利。在减少流程的同时减少额定电源极，对模拟电路的操作会非常困难。在此受限的原因是采用了设计技术为0.18um的1.8V2Vpp输入变动范围的数字电视空中波接收芯片的模拟数字转换机的设计。
过去通常使用的是如图1所示的模数转换器，在此，放大器所使用的部份是取样保留(sample and hold)放大器和多种数字—模拟转换器部份。
这种普通模数转换器的构造如图2所示。
但是，这种方式，在0.18um 1.8V电源极的输入范围内，使用2Vpp的时候，用10比特以上的解像度，不能得到60db以上的信噪比。
即，在放大器构成的4段晶体管中使用1.8V的情况下，各晶体管中的Vds大略为1.8/4＝0.45V的电源极。但是这种电源极输出变动在2Vpp的情况下，在各晶体管的饱和区域不能得到减少。因此，在设计10比特模数转换器的情况下，虽然可以超过12比特以上的信号带信噪比，但是在使用上述结果时会产生8比特的信号带信噪比。所以，在必须保持高画质的影像图的数字电视接收芯片中不能使用。
高效率放大器，在设计低电压高解像度的模数转换器时，必须在取样放大器和多种模数转换器中使用。上述供给电源极如果很低，对现有的设备构造不适用。
【发明内容】
因此，本发明的目的就是解决上述问题，提供一种在设计模数转换器时所必需的具有低电压、较宽变动输入范围和高增益的放大器。
为了实现上述目的，依据本发明的模数转换器用放大器，其特征在于它包括以下几个组成部分：
由第一差动输入装置、在第一差动输入装置的输出端与第一基准电位之间进行电连接的共源-共栅电流镜、在上述第一差动输入装置的输出端和第二基准电位之间进行电连接的共源-共栅电流源所构成的第一放大部；由将上述第一放大部的输出端作为输入端的第二差动输入部、与上述第二差动输入部进行电连接的第二电流镜所构成的第二放大部。
本发明的特征在于它包括依次激活上述共源-共栅电流镜和上述第一、第二差动输入部的偏压电路。
在本发明当中，上述第一差动输入部最好包括：设置有与差动输入进行电连接的网关的第一、第二晶体管；与上述第一、第二晶体管的源极进行电连接的第三晶体管。并且上述第三晶体管的源极和网关最好与上述第一基准电位和上述偏压电路相连。
在本发明中，上述第一放大部和上述第二放大部最好还包括共同反馈电路。
在本发明中，第二差动输入部最好包括：设置与上述第一放大部的输出端进行电连接的网关的第八和第九晶体管；以及与上述第八和第九晶体管的源极进行电连接的第十晶体管。
在本发明中，第一放大部的输出和上述第八、第九晶体管的漏极最好还包括使用串连方式连接的电阻和电容器。
在本发明中，第二电流镜中最好包括源极与第一基准电位相连并且漏极与各个输出部相连的第五和第六晶体管。
如上所述，利用本发明能够解决在设计模拟-数字块时最困难的取样保留放大器和减少多种数字-模拟转换机供给电源的问题。
【附图说明】
图1是对现有模数转换器内使用放大器的部份进行显示的示意图。
图2是现有放大器的电路图。
图3是以本发明的一个实施例为依据的第一放大部的电路图。
图4是以本发明的一个实施例为依据的第二放大部的电路图。
【具体实施方式】
下面将参照附图对本发明进行更加详细的说明。
图3是以本发明的一个实施例为依据的模数转换器内的放大器中的第一放大部的电路图。
在上述实施例中，放大器的第一放大部包括第一差动输入部301和共源-共栅电流镜302、共源-共栅电流源303和偏压电路(图中未表示)。
上述实施例能够针对输入信号获得高增益。
如图3所示，第一放大部将一个电路体现为N-信道输入部和P-信道输入部。
上述第一差动输入部301中还包括第一NMOS晶体管至第三NMOS晶体管(N1-^-N3)。上述第一NMOS晶体管N1的网关和上述第二NMOS晶体管N2的网关被输入电压。上述第一NMOS晶体管N1的源极和上述第NMOS2晶体管N2的源极共同与上述第三NMOS晶体管N3的漏极相连。上述第一NMOS晶体管N1的漏极与ONP节点相连，上述第二NMOS晶体管N2的漏极与OPP节点相连。上述第三NMOS晶体管N3的网关上被输入偏压，并且其漏极与上述共源-共栅电流源303相连。上述结构构成了第一差动输入部301的N-信道输入。
另外，上述第一NMOS晶体管N1和上述第二NMOS晶体管N2的漏极和第三NMOS晶体管N3的漏极共同相连之后，上述共源-共栅电流源303和第二基准电位VSS相连。上述结构构成了第一差动输入部301的P-信道输入。
在上述共源-共栅电流镜302包括第一至第四晶体管(P1-^-P4).
上述第一PMOS晶体管P1和上述第二PMOS晶体管P2的网关内被输入偏压。上述第一PMOS晶体管P1和上述第二PMOS晶体管P2的网关上连接着第一基准电位VDD。上述第一PMOS晶体管P1的漏极和上述第三PMOS晶体管的漏极与ONP节点相连，上述第二PMOS晶体管P2的漏极和上述第四PMOS晶体管的源极与OPP节点相连。上述第三PMOS晶体管P3和第四PMOS晶体管P4上被输入偏压，上述第三PMOS晶体管P3与ON节点相连。上述第四PMOS晶体管的漏极与OP节点相连。
上述共源-共栅电流源303与第四至第7NMOS晶体管P4^-P7相连。
向上述第四NMOS晶体管P4和第五NMOS晶体管P5的网关内被输入偏压bp1和bp2。上述第四NMOS晶体管P4的网关与ON节点相连，上述第五NMOS晶体管P5的漏极与OP节点相连。上述第四NMOS晶体管P4的源极与上述第六NMOS晶体管P6的漏极相连，上述第五NMOS晶体管P5的源极与上述第7NMOS晶体管P7的漏极相连。上述第六NMOS晶体管P6的漏极与第7NMOS晶体管P7的漏极共同与上述第三NMOS晶体管P3的漏极相连。
另外，上述第PMOS1晶体管的P1的漏极和上述第二PMOS晶体管的P2的漏极与上述第一基准电位相连。上述第PMOS3晶体管P3和上述PMOS第四晶体管P4的源极与漏极相连。上述第四至第7NMOS晶体管P4^-P7的漏极与上述第二基准电位VSS相连。
上述第六NMOS晶体管P6的网关与上述第7NMOS晶体管P7的网关上连接着第一共同模式反馈电路CMF1。
图4是以本发明的一个实施例为依据的模数转换器内放大器中的第二放大部示意图。
在上述实施例中，第二放大部包括第二差动输入部401和第二电流镜402。
上述实施例对由第一放大部利用高增益放大后的信号及利用所需的增益和摆动进行调节的电路进行了概略的显示。
如图3b所示，上述第二差动输入部包括第八至第十NMOS晶体管N8^-N10。上述第八NMOS晶体管N8的网关与上述ON节点相连。上述第九NMOS晶体管N9的网关与上述OP节点相连。上述第八NMOS晶体管N8的源极与上述第九NMOS晶体管N9的源极共同与上述第十NMOS晶体管N10的漏极相连。上述第十NMOS晶体管N10的源极与上述第二基准电位VSS相连。上述第NMOS8晶体管N8和第NMOS9晶体管N9的漏极与P-信道输出端子和N-信道输出端子相连。
另外，上述第八至第十NMOS晶体管N8^-N10的漏极上共同连接着上述第一基准电位VDD。
上述第二电流镜402包括第五PMOS晶体管P5和第六PMOS晶体管P6。
上述第五PMOS晶体管P5的网关和上述第六PMOS晶体管的网关共同被输入偏压bp1。上述第五PMOS晶体管P5和第六PMOS晶体管P6的漏极与上述第一基准电位VDD相连。上述第五PMOS晶体管P5和第六PMOS晶体管P6的源极与各输出端子相连。
另外，上述第五PMOS晶体管P5和第六PMOS晶体管P6的漏极与上述第一基准电位VDD相连。
上述第八NMOS晶体管N8和第九NMOS晶体管的网关与漏极之间串联连接着电阻和电容器。
依靠上述结构在第一放大部中获得增益，并且在第二放大部获得比第一放大部更小的增益和输出摆动范围。
如果想更进一步了解上述放大器的运行过程，由2段所构成的放大器的直流增益约达到90dB、带宽最大800MHz。即，可以得到低电压、大变动范围、高增益的效果。所以，在使用1.8V进行操作的情况下，在第一放大部中进行直流增益，并且在第二放大部能够得到小的直流增益和大的摆动范围。在第一放大部中使用1.8V的电源进行供给时，各个4段晶体管的漏源极电压Vds(drain source voltage)各拥有0.45V的电压，这个电压在放大器进行操作时通常使晶体管处于饱和区域。在现有的放大器中，晶体管在直流状态下可以形成饱和状态，但是信号的摆动为2Vpp的情况下，不会形成饱和区域。在本发明中提供的第一放大部上只要输入2Vpp，就可以使输出节点ON、OP拥有2Vpp/1000的摆动范围。
这是因为它与第二放大部相连并形成了反馈，所以第一放大部的摆动，能够在90dB中占据60dB。因此，ON、OP节点的摆动几乎没有达到上述的2Vpp/1000程度。这样一来，使用1.8V进行操作完全没有障碍。
如图4所示，第二放大部拥有30dB的直流增益，在输入1.8V电源时，2Vpp的输出摆动就可以进行随意地操作。即使在2Vpp的情况下，各输出节点outp、outn上边的第五PMOS晶体管、第六PMOS晶体管和下边的第八NMOS晶体管、第九NMOS晶体管之间也有能够摆1Vpp的Vds富余。即，输出节点OUPP从0.9电压开始，能够变动的范围为上边PMOS晶体管一侧1.4V、下边NMOS晶体管的一侧为0.4V，在这种情况下各PMOS晶体管和NMOS晶体都有饱和区域。
通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。
因此，本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利范围来确定其技术性范围。