通信接口电路及其控制方法、微型计算机.pdf

本发明提供一种提高通信时的可靠性的通信接口电路及其控制方法以及微型计算机。本发明的通信接口电路，其中进行用来从第一装置向第二装置依次转送每规定大小的转送数据的控制，其特征在于，包括：控制机构，其在向所述第二装置依次转送所述规定大小的所述转送数据期间，能暂时停止所述依次转送；在所述暂时停止的情况下，当解除了所述暂时停止时，从接着所述暂时停止时的所述转送数据重新开始所述依次转送。

1.  一种通信接口电路，其中进行用来从第一装置向第二装置依次转送每规定大小的转送数据的控制，其特征在于，包括：
控制机构，其在向所述第二装置依次转送所述规定大小的所述转送数据期间，能暂时停止所述依次转送，
在所述暂时停止的情况下，当解除了所述暂时停止时，从接着所述暂时停止时的所述转送数据重新开始所述依次转送。

2.  根据权利要求1所述的通信接口电路，其特征在于，
所述第二装置包括：
存储机构，其暂时存储从所述第一装置转送来的所述转送数据；和
在所述存储的转送数据的大小达到了规定量时，发送通知达到了所述规定量的情况的通信信号的机构，
所述控制机构进行控制，以便从所述第二装置接收到了所述通知信号时，进行所述暂时停止；进行了所述暂时停止后，而没有进行由所述通知信号进行的所述通知时，进行所述重新开始。

3.  根据权利要求2所述的通信接口电路，其特征在于，
所述通信接口电路包括：时钟生成电路，其生成用来转送所述转送数据的时钟信号的同时，向所述第二装置发送所述时钟信号，
所述控制机构进行控制，以便从所述第二装置接收了所述通知信号时，禁止生成所述时钟生成电路的所述时钟信号；进行了所述暂时停止后，而没有进行由所述通知信号进行所述通知时，解除所述禁止。

4.  根据权利要求3所述的通信接口电路，其特征在于，
所述通信接口电路包括：移位寄存器，其存储所述规定大小的转送数据，同时，向所述第二装置转送该存储的转送数据，
所述控制机构进行控制，以便在向所述移位寄存器存储了所述规定大小的转送数据时，开始所述时钟生成电路的所述时钟信号的生成；在完成了从所述移位寄存器的所述规定大小的转送数据的转送时，禁止所述时钟生成电路生成所述时钟信号。

5.  根据权利要求2所述的通信接口电路，其特征在于，
所述通信接口电路包括：移位寄存器，其存储所述规定大小的转送数据，同时，向所述第二装置转送所述存储的转送数据，
所述控制机构进行控制，以便从所述第二装置接收了所述通知信号时，禁止向所述移位寄存器存储所述规定大小的转送数据。

6.  根据权利要求4或5所述的通信接口电路，其特征在于，
所述控制单元包括：
检测从所述移位寄存器转送的所述转送数据的大小的机构；和
向所述第二装置通知所述转送数据的大小的机构。

7.  根据权利要求1～6中任一项所述的通信接口电路，其特征在于，所述通信接口电路是串行接口电路。

8.  根据权利要求1～6中任一项所述的通信接口电路，其特征在于，所述通信接口电路是并行接口电路。

9.  根据权利要求1～8中任一项所述的通信接口电路，其特征在于，所述通信接口电路包含于所述第一装置中。

10.  根据权利要求1～8中任一项所述的通信接口电路，其特征在于，所述通信接口电路包含于所述第二装置中。

11.  一种微型计算机，其特征在于，包括权利要求1～10中任一项所述的通信接口电路。

12.  一种通信接口电路的控制方法，该通信接口电路进行从第一装置向第二装置依次转送每规定大小的转送数据的控制，其特征在于，
在向所述第二装置依次转送所述规定大小的所述转送数据期间，暂时停止所述依次转送，
当解除了所述暂时停止时，从接着所述暂时停止时的所述转送数据重新开始所述依次转送。

通信接口电路及其控制方法、微型计算机
技术领域
本发明涉及提高可靠性的通信接口电路及其控制方法、微型计算机。
背景技术
在微型计算机等装置中，使用控制其与作为转送数据的转送目的地的接收侧装置之间的通信的通信接口电路。该通信接口电路中，例如有将一个字节等的数据转换为串行数据后依次进行转送用的串行接口电路或依次转送多个比特的并行数据用的并行接口电路(例如，参照下面所示的专利文献1)。
【专利文献1】
特开平10-283088号公报
但是，通信接口电路因在接收侧装置所具备的暂时存储转送数据的接收数据缓冲器中，所存储的转送数据量达到了规定量等原因，而需要在将转送数据依次转送中暂时停止的结构。
另外，通信接口电路在暂时停止转送数据的依次转送后，在将接收数据缓冲器中存储的数据移到RAM等中后而重新达到接收的准备时，还需要从接着暂时停止时的数据重新开始依次转送的结构，以使其不转送重复的转送数据。
而且，在现有的通信接口电路中，因兼顾转送所需时间的增加而使实现所述结构变得困难，在停止转送时，将从转送开始时的转送数据重新依次转送到接收侧装置中，因此，有引起误动作的可能性。
发明内容
本发明鉴于上述问题而作出，其目的是提供一种提高可靠性的通信接口电路及其控制方法以及微型计算机。
为解决上述问题的主要发明是一种通信接口电路，其用来进行从第一装置向第二装置依次转送每规定大小的转送数据的控制，其中包括：控制机构，其在向所述第二装置依次转送所述规定大小的所述转送数据期间，能够暂时停止所述依次转送，同时在所述暂时停止的情况下，当解除了所述暂时停止时，从接着所述暂时停止时的所述转送数据重新开始所述依次转送。
这样，通信接口电路能够根据需要暂时停止从第一装置向第二装置的依次转送，同时在解除了该暂时停止状态时，可从接着暂时停止时的转送数据重新开始依次转送。因此，第二装置不从第一装置转送重复的转送数据就可以解决，结果，可以避免误动作。另外，也可将第一装置和第二装置之间的通信量降低没有转送重复的转送数据的量，可以进行更有效的转送。
根据本发明，可以提供一种提高了可靠性的通信接口电路及其控制方法以及微型计算机。
附图说明
图1是表示本发明的实施方式的通信系统的结构的框图。
图2是说明本发明的实施方式的通信接口电路的动作的流程图。
图3是说明本发明的实施方式的通信接口电路的动作的流程图。
图4是说明本发明的实施方式的通信接口电路的动作的时间图。
图中：100-发送侧装置，200-接收侧装置，210-接收数据缓冲器，300-CPU，400-数据总线，500-通信接口电路，510-RAM，520-移位寄存器，530-EMPTY检测电路，531-EMPTY标记，540-控制电路，541-RUN标记，542-STOP标记，543-END标记，550-时钟生成电路，560-数据转送量设定寄存器，570-计数器，580-比较器。
具体实施方式
＝＝＝通信系统的结构＝＝＝
图1是表示本发明的通信系统的结构的框图。
在本发明的通信系统中，经由数据总线或命令总线等，能够彼此通信地连接着发送侧装置(第一装置)100和接收侧装置(第二装置)200。
发送侧装置100是微型计算机等集成电路。另外，经由管理装置整体的控制的CPU300和内部数据总线400将通信接口电路500连接到发送侧装置100上。发送侧装置100经由通信接口电路500，使规定大小(一个或多个字节等)的转送数据DAT与用作接收侧装置200的系统时钟的时钟CLK同步，而向接收侧装置200进行转送。
通信接口电路500是用来控制发送侧装置100和接收侧装置200之间的数据通信的电路。通信接口电路500存在于发送侧装置100中，当然也可存在于接收侧装置200中。通信接口电路500可以采用例如将一个字节等的转送数据转换为串行数据后进行转送用的串行接口电路(RS232C、USB、IEEE1394等)或同时转送多个比特转送数据用的并行接口电路(个人计算机用打印机输出规格(centronics)接口、SCSI、IDE等)。下面，将通信接口电路500作为串行接口电路进行说明。
接收侧装置200是微型计算机等集成电路，进行根据从发送侧装置100转送的转送数据的内容地各种处理。在这里，在本发明的通信系统例如为声音处理系统的情况下，接收侧装置200例如为MP3译码器。本发明的通信系统当然并不限于上述的声音处理系统，也可用于图像处理系统或数字广播收发系统等各领域的系统中。
另外，接收侧装置200包括暂时存储从发送侧装置100的通信接口电路500转送来的转送数据DAT的接收数据缓冲器210。进一步，接收侧装置200包括接收数据缓冲器210所存储的转送数据DAT的大小达到规定量时，发送通知该内容的WAIT信号″(通知信号)″的控制机构(图中未示出)。
另外，WAIT信号的电平例如在接收数据缓冲器210所存储的转送数据DAT的大小达到规定量时，设定为“1”。另外，将接收数据缓冲器210中存储的转送数据DAT移到RAM(图中未示出)等中后，接收缓冲器210重新为空状态时(消除了达到了规定量的状态时)，将WAIT信号的电平从“1”设为“0”。
＝＝＝通信接口电路的结构＝＝＝
说明发送侧装置100所具备的通信接口电路500的结构。通信接口电路500包括RAM510、移位寄存器520、EMPTY检测电路530、控制电路(控制机构)540、时钟生成电路550、数据转送量设定寄存器560、计数器(检测转送数据的大小的机构)570和比较器580。
RAM510的作用为暂时存储经由内部数据总线400从CPU300接收的转送数据DAT的所谓发送缓冲器。
移位寄存器520暂时存储RAM510中存储的转送数据DAT中，每一个转送时序中转送的规定大小(一个或多个字节等)。下面，将规定大小的转送数据DAT存储在移位寄存器520的情况称为“数据装载”。
移位寄存器520根据从时钟生成电路550供给的时钟信号CLK，一比特接一比特地移位其存储的规定大小的转送数据DAT。通过该移位动作，而进行向接收侧装置200的转送数据DAT的转送。
EMPTY检测电路530是检测移位寄存器520中是否存储有转送数据DAT的电路。作为该EMPTY检测电路530的结构，例如，作为控制寄存器，包括EMPTY标记530，同时，可通过检测计数器570内的所有比特是否全部为“0”或全部为“1”的逻辑电路来实现。
对于EMPTY标记53 1的值，在完成了从RAM510向移位寄存器520的数据装载时，设定为表示移位寄存器520中存储了转送数据DAT的“0”。另外，当将移位寄存器520中存储的转送数据DAT全部转送到了接收侧装置200时，设定为表示移位寄存器520中没有存储转送数据DAT的“1”。
作为控制寄存器，控制电路540包括RUN标记541、STOP标记542和END标记543。控制电路540在RUN标记541的值为“1”且EMPTY标记531的值为“0”时，向时钟生成电路550发送允许时钟信号CLK的生成的时钟生成允许信号。结果，在时钟生成电路550中，根据该时钟生成允许信号，来控制是否生成时钟信号CLK。另外，控制电路540在STOP标记542的值为“1”时，进行控制，以便禁止从RAM510向移位寄存器520进行数据装载。
对于RUN标记541的值，在从移位寄存器520的转送数据DAT的转送开始，到完成RAM510中存储的所有转送数据的转送期间内设定为“1”，在除此之外的情况下，设定为“0”。
对于STOP标记542的值，在从接收侧装置200接收到“1”电平的WAIT信号时，设定为“1”，之后，在WAIT信号的电平从“1”切换到“0”时，设定为“0”。
对于END标记543的值，在完成了存储在RAM510中的所有转送数据的转送时，设定为“1”。之后，复位“1”，而将END标记543的值设定为“0”。
时钟生成电路550根据从控制电路540供给的时钟生成允许信号，生成与转送数据DAT同步并进行转送的时钟信号CLK。另外，该时钟信号CLK被提供给移位寄存器520，在其移位动作时使用，同时，被供给到计数器570，在其计数动作时使用。
数据转送量设定寄存器560是设定对接收侧装置200进行转送的数据转送量的寄存器。即，在数据转送量设定寄存器560中设定了与RAM510中存储的转送数据DAT的大小相同的值。
计数器570是根据从时钟生成电路550供给的时钟信号CLK，计数从移位寄存器520向接收侧装置200的转送完成后的转送数据DAT的大小(下面，称为已转送数据大小)的电路。即，由于时钟信号CLK与从移位寄存器520转送一比特转送数据DAT的定时同步生成，所以能进行上述的计数动作。
比较器580比较数据转送量设定寄存器560中设定的数据转送量和比较器570中所计数的已转送数据大小。并且，在该比较一致时，向控制电路540发送表示该内容的一致信号。控制电路540可根据该一致信号，检测出完成了从移位寄存器520转送RAM510中存储的所有转送数据。
＝＝＝通信接口电路的动作＝＝＝
<通常动作>
根据图2的流程图，说明通信接口电路500的通常动作。
首先，从CPU300经由内部数据总线400向RAM510中暂时存储转送数据DAT(S200)，同时，在数据转送量设定寄存器560中设定数据转送量(S210)。在该时刻，由于控制电路540开始进行将RAM510中存储的转送数据DAT按规定大小(1字节等)数据装载到移位寄存器520的控制，所以将RUN标记541的值设定为“1”(S202)。
并且，当完成了从RAM510向移位寄存器520的规定大小的数据装载时，由于在移位寄存器520中存储了规定大小的转送数据DAT，所以EMPTY检测电路530将EMPTY标记531的值设定为“0”(S203)。在该时刻，由于RUN标记541的值为“1”且EMPTY标记531的值为“0”，所以控制电路540进行控制，以便在时钟生成电路550中生成存储在移位寄存器520中的转送数据DAT的规定大小的时钟信号CLK。
移位寄存器520根据从时钟生成电路550供给的时钟信号CLK，通过移位动作将一比特的转送数据DAT转送到接收侧装置200(S205)。重复进行该移位动作，直到移位寄存器520内的所有的转送数据DAR被转送到了接收侧装置200(S206：否)。另外，这时，计数器570计数从移位寄存器520转送的已转送数据大小。
并且，在将移位寄存器520内的所有转送数据DAT转送到了接收侧装置200时(S206：是)，EMPTY检测电路530将EMPTY标记531的值设定为“1”(S207)。这时，由于不相当于RUN标记541的值为“1”且EMPTY标记531的值为“0”的条件，所以控制电路540对时钟生成电路550进行控制，以使其停止时钟信号CLK的生成(S207)。
在这里，若RAM510中存储了接着进行转送的规定大小的转送数据DAT，则重复进行S203～S207的处理，直到比较器580中，数据转送量设定寄存器560中设定的数据转送量与从计数器570所接收的计数值一致(S208：否)。
并且，当数据转送量设定寄存器560中设定的数据转送量与从计数器570接收的计数值一致时(S208：是)，控制电路540将RUN标记541的值设为“0”，将END标记543的值设为“1”。
<暂时停止和重新开始>
将通信接口电路500设定为来自接收侧装置200的WAIT信号的接收中断的原因，根据其中断产生，进行对于转送数据DAT的依次转送的暂时停止和重新开始处理。即，对于依次转送的暂时停止和重新开始的处理，通信接口电路500处理为与图2所示的通常处理不同步的处理。
《暂时停止》
对于通信接口电路500暂时停止转送数据DAT的依次转送的动作，根据图3的流程图来进行说明。
首先，接收侧装置200在接收数据缓冲器210中存储的转送数据DAT的大小达到规定量时，向发送侧装置100发送表示“1”的电平的WAIT信号。通信接口电路500经由内部数据总线400接收从接收侧装置200发送的WAIT信号(S300)。在这里，接受发送侧装置100接收了表示“1”的电平的WAIT信号的情况，控制电路540将STOP标记542的值设为“1”(S301)。
控制电路540接受STOP标记542被设为“1”的情况，而禁止为不进行从RAM510向移位寄存器520的接着的数据装载(S302)。之后，由于当前移位寄存器520内存储的转送数据DAT的所有比特完成了转送，所以将EMPTY标记531的值设定为“1”(S303)。保持该EMPTY标记531的值“1”，直到进行接着的数据装载。
控制电路540接受了EMPTY标记531的值被设为“1”的情况，并根据时钟生成允许信号，禁止时钟生成电路550的时钟信号CLK的生成(S304)。
《重新开始》
对于通信接口电路500重新开始转送数据DAT的依次转送的动作，根据图3的流程图进行说明。
通信接口电路500在从接收侧装置200接收的WAIT信号从“1”切换为“0”的期间，继续维持现在的动作状态(S305：否)。即，禁止从RAM510向移位寄存器520的数据装载，时钟信号CLK处于停止的状态。
通信接口电路500在从接收侧装置200接收的WAIT信号表示“0”时(S305：是)，经由控制电路540，将STOP标记542的值定为“0”(S306)。结果，解除了禁止从RAM510向移位寄存器520的数据装载。
之后，控制电路540从RAM510向移位寄存器520数据装载接着进行转送的规定大小的转送数据DAT(S307)。结果，将EMPTY标记531的值设为“0”，而解除了禁止时钟生成电路550的时钟信号CLK的生成(S308)。
＝＝＝数据转送的具体例子＝＝＝
根据图4所示的时间图，说明由通信接口电路500进行的具体动作。
而且，在下面的说明中，通信接口电路500对RAM510中预先存储的数据A、数据B、数据C依次进行转送。另外，在进行数据C的转送之前，接收数据缓冲器210中存储的转送数据DAT的大小达到规定量，而从接收侧装置200向发送侧装置100发送表示“1”的电平的WAIT信号。
首先，由于没有在移位寄存器520中存储转送数据DAT，所以将EMPTY标记531的值保持为“1”(参照图4(F))。并且，将RUN标记541的值设为“1”(参照图4(E))，而开始从RAM5 10向移位寄存器520的针对数据A的数据装载。
在完成针对数据A的数据装载后，将EMPTY531的值设为“0”。另外，向接收侧装置200转送了数据A和时钟信号CLK后(参照图4(A)和(B))，到从RAM510向移位寄存器520数据装载接着进行转送的数据B为止的期间内，将EMPTY标记531的值定为“1”(参照图4(F))。并且，对接收侧装置200进行数据B和时钟信号CLK的转送(参照图4(A)和(B))。数据B的转送完成后，将EMPTY标记531的值设为“1”(参照图4(F))。
另一方面，接收侧装置200通过在接收数据缓冲器210中存储从通信接口电路500接收的数据A和数据B，而成为接收数据缓冲器210中所存储的转送数据DAT的大小达到了规定量的状态。结果，接收侧装置200向发送侧装置100发送表示“1”的电平的WAIT信号(参照图4(C))。
由于从接收侧装置200所接收的WAIT信号的电平表示“1”，所以通信接口电路500经控制电路540，将STOP标记542的值设为“1”(参照图4(D))。结果，由于禁止了从RAM510向移位寄存器520的数据装载，所以数据B的转送完成后还将EMPTY标记531的值保持为“1”(参照图4(F))。另外，禁止时钟信号CLK的生成，时钟信号CLK也维持在停止状态(参照图4(B))。
之后，接收侧装置200在接收数据缓冲器210中所存储的数据被移到RAM(图中未示出)等而重新达到接收的准备时，接收数据缓冲器210为空置状态，向发送侧装置100发送表示“0”的电平的WAIT信号(参照图4(C))。结果，由于从接收侧装置200所接收的WAIT信号的电平从“1”切换为“0”，所以通信接口电路500经控制电路540，将STOP标记542的值设为“0”(参照图4(D))。
通信接口电路500接收到STOP标记542的值从“1”切换到“0”的情况，而解除禁止从RAM510向移位寄存器520的数据装载和禁止时钟信号CLK的生成，而重新开始接着数据B的数据C的转送。
因此，从RAM510向移位寄存器520数据装载数据C，并将EMPTY标记531的值设为“0”(参照图4(F))。针对数据C的数据装载完成后，向接收侧装置200进行数据C和时钟信号CLK的转送(参照图4(A)和(B))。并且，接受到数据A、数据B、数据C全部转送完成的情况，将RUN标记541的值设为“0”(参照图4(E))，将END标记543的值设为“1”(参照图4(G))，将EMPTY标记531的值设为“1”(参照图4(F))。
＝＝＝效果＝＝＝
通信接口电路500能根据需要暂时停止从发送侧装置100向接收侧装置200的依次转送，同时，在解除了暂时停止转送状态时，可从接着暂时停止时的转送数据DAT重新开始其依次转送。因此，由于不进行从发送侧装置100重复转送的数据接收侧装置200就可以解决，结果，可以避免误动作。另外，可以将发送侧装置100和接收侧装置200之间的通信量降低没有转送重复的转送数据的量，故可进行更有效的转送。
从接收侧装置200接收了WAIT信号时，通信接口电路500暂时停止转送数据DAT的依次转送。因此，在接收侧装置200中，可以避免因上移覆盖而删去了接收数据缓冲器210中存储的转送数据DAT等误动作。根据本发明的通信接口电路500，在根据WAIT信号，检测出解除了接收数据缓冲器210中存储的转送数据DAT的大小达到规定量的状态时，可重新开始接着暂时停止前的该依次转送。因此，接收数据缓冲器210中不写入重复的转送数据DAT就可以解决，结果，可避免误动作。进一步，不需要根据从发送侧装置100转送的转送数据DAT的大小，另外替换接收数据缓冲器210。
通信接口电路500在暂时停止转送数据DAT的依次转送时，禁止生成时钟生成电路550的时钟信号CLK的生成。因此，在接收侧装置200中，由于可以避免接收了多余的时钟信号CLK，故结果可以避免误动作。
通信接口电路500进行控制，以便将向移位寄存器520的数据装载完成作为契机开始生成时钟信号CLK，将从移位寄存器520的转送数据DAT的转送完成作为契机禁止生成时钟信号CLK。因此，在接收侧装置200中，可以从发送侧装置100接收对应于转送数据DAT的大小的所需时钟信号CLK。即，由于接收侧装置200不接收多余的时钟信号就可以解决，结果可以避免误动作。
通信接口电路500在根据WAIT信号，暂时停止向接收侧装置200的转送数据DAT的依次转送期间内，可靠地禁止从RAM510向移位寄存器520的数据装载。结果，在移位寄存器520中产生了错误的移位动作的情况下，在暂时停止了向接收侧装置200的依次转送期间，不会从RAM510向移位寄存器520数据装载新的转送数据DAT。结果，在接收侧装置200中，可以避免多余的转送数据DAT的接收。
以上，根据本发明的通信接口电路500及其控制方法以及发送侧装置(微型计算机)100，可以避免转送数据DAT的依次转送时接收侧装置200的误动作，可以提高在发送侧装置100和接收侧装置200之间进行转送数据DAT的依次转送时的可靠性。
＝＝＝其他实施方式＝＝＝
上面，虽然说明了本实施方式，但是上述实施例仅为了容易理解本发明，不用于解释限定本发明。本发明可以不脱离其内容地作出变更/改进，同时本发明还包括其等价物。
例如，通信接口电路500也可经由数据总线400和CPU300等通知接收侧装置200由计数器570计数的已转送数据大小(技术方案6所记载的“通知机构”)。由此，例如，接收侧装置200可比较所通知的已转送数据大小与实际接收的转送数据DAT的大小，确认是否接收多余的转送数据。
另外，通信接口电路500如上所述，也可以是并行接口电路。这时，图1所示的通信接口电路500为还包括例如将移位寄存器520的输出(串行数据)转换为并行数据的串行/并行转换电路。或者，移位寄存器520也可以包括同时转送并行数据的大小的部分。
此外，通信接口电路500也可以包括接收用的接口功能。这种情况下，通信接口电路500成为在转送转送数据DAT的端口中包括双向缓冲器的结构。