阵列基板、阵列基板制造方法和显示装置.pdf

本发明是关于一种阵列基板、阵列基板制造方法和显示装置，属于显示技术领域。所述方法包括：基板；基板上依次形成有包括栅极的图案以及栅绝缘层，包括栅极的图案包括多个栅极；在形成有栅绝缘层的基板上形成有包括半导体层的图案；在形成有半导体层的图案的基板上形成有源极与漏极的图案，半导体层的图案分别与源极、漏极连接，第一连接点至第二连接点在半导体层的图案上的距离大于栅极的任一边长。本发明通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题；达到了在低刷新频率下，也能保持加载在液晶显示像素的电压的效果。

权利要求书
1.  一种阵列基板，其特征在于，所述阵列基板包括：
基板；
所述基板上依次形成有包括栅极的图案以及栅绝缘层；
在形成有所述栅绝缘层的基板上形成有包括半导体层的图案；
在形成有所述半导体层的图案的基板上形成有包括源极与漏极的图案，所述半导体层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所述源极设置有第一连接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置有第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二连接点在所述半导体层的图案上的距离大于所述栅极的任一边长。

2.  根据权利要求1所述的阵列基板，其特征在于，所述栅极呈矩形，
所述第一连接点至所述第二连接点之间的半导体层的图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。

3.  根据权利要求1所述的阵列基板，其特征在于，
所述第一连接点至所述第二连接点之间的半导体层的图案呈U形图案。

4.  根据权利要求1至3任一所述的阵列基板，其特征在于，
所述第一连接点至所述第二连接点之间的半导体层的图案两端窄中间宽。

5.  根据权利要求1所述的阵列基板，其特征在于，
所述半导体层为金属氧化物半导体层。

6.  根据权利要求1所述的阵列基板，其特征在于，
在形成有所述半导体层的基板上形成有刻蚀阻挡层；
在所述刻蚀阻挡层上，所述第一连接处、所述第二连接处对应位置分别形成有接触过孔，所述半导体层的图案通过所述第一连接处的接触过孔与所述源 极连接，所述半导体层的图案通过所述第二连接处的接触过孔与所述漏极连接。

7.  一种阵列基板制造方法，其特征在于，所述方法包括：
在基板上依次形成包括栅极的图案以及栅绝缘层；
在形成有所述栅绝缘层的基板上形成包括半导体层的图案；
在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案，所述半导体层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所述源极设置有第一连接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置有第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二连接点在所述半导体层的图案上的距离大于所述栅极的任一边长。

8.  根据权利要求7所述的方法，其特征在于，所述栅极呈矩形，
所述第一连接点至所述第二连接点之间的半导体层的图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。

9.  根据权利要求7所述的方法，其特征在于，所述在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案之前，所述方法还包括：
在形成有所述半导体层的基板上形成刻蚀阻挡层；
在所述刻蚀阻挡层上，通过构图工艺在所述第一连接处、所述第二连接处对应位置分别形成接触过孔，使所述半导体层的图案能够通过所述第一连接处的接触过孔与所述源极连接，所述半导体层的图案能够通过所述第二连接处的接触过孔与所述漏极连接。

10.  一种显示装置，其特征在于，所述显示装置包括权利要求1至6任一所述的阵列基板。

说明书阵列基板、阵列基板制造方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板制造方法和显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
金属氧化物TFT是最近几年新兴的技术，开态电流大、迁移率高，均一性好，透明，制造工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们的关注。金属氧化物TFT的开态电流是非晶硅TFT的50倍以上，关态电流一般在10-11A(安)到10-12A之间。而在静态画面时采用低刷新频率，可以大幅减少功耗。
发明人在实现本发明的过程中，发现上述方式至少存在如下缺陷：以目前的关态电流在低刷新频率下(如1Hz)，无法保持加载在液晶显示像素的电压。
发明内容
为了解决相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题，本发明实施例提供了一种阵列基板、阵列基板制造方法和显示装置。所述技术方案如下：
根据本发明的第一方面，提供一种阵列基板，所述阵列基板包括：
基板；
所述基板上依次形成有包括栅极的图案以及栅绝缘层；
在形成有所述栅绝缘层的基板上形成有包括半导体层的图案；
在形成有所述半导体层的图案的基板上形成有包括源极与漏极的图案，所述半导体层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所 述源极设置有第一连接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置有第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二连接点在所述半导体层的图案上的距离大于所述栅极的任一边长。
可选的，所述栅极呈矩形，所述第一连接点至所述第二连接点之间的半导体层的图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。
可选的，所述第一连接点至所述第二连接点之间的半导体层的图案呈U形图案。
可选的，所述第一连接点至所述第二连接点之间的半导体层的图案两端窄中间宽。
可选的，所述半导体层的图案为金属氧化物半导体层的图案。
可选的，在形成有所述半导体层的基板上形成有刻蚀阻挡层；
在所述刻蚀阻挡层上，所述第一连接处、所述第二连接处对应位置分别形成有接触过孔，所述半导体层的图案通过所述第一连接处的接触过孔与所述源极连接，所述半导体层的图案通过所述第二连接处的接触过孔与所述漏极连接。
根据本发明的第二方面，提供一种阵列基板制造方法，所述方法包括：
在基板上依次形成包括栅极的图案以及栅绝缘层；
在形成有所述栅绝缘层的基板上形成包括半导体层的图案；
在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案，所述半导体层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所述源极设置有第一连接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置有第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二连接点在所述半导体层的图案上的距离大于所述栅极的任一边长。
可选的，所述栅极呈矩形，所述第一连接点至所述第二连接点之间的半导体层的图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。
可选的，所述第一连接点至所述第二连接点之间的半导体层的图案呈U形图案。
可选的，所述第一连接点至所述第二连接点之间的半导体层的图案两端窄中间宽。
可选的，所述在形成有所述栅绝缘层的基板上形成半导体层的图案，包括：
在形成有所述栅绝缘层的基板上形成金属氧化物半导体层的图案。
可选的，所述在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案之前，所述方法还包括：
在形成有所述半导体层的基板上形成刻蚀阻挡层；
在所述刻蚀阻挡层上，通过构图工艺在所述第一连接处、所述第二连接处对应位置分别形成接触过孔，使所述半导体层的图案能够通过所述第一连接处的接触过孔与所述源极连接，所述半导体层的图案能够通过所述第二连接处的接触过孔与所述漏极连接。
根据本发明提供的第三方面，提供一种显示装置，所述显示装置包括第一方面提供的阵列基板。
本发明提供的技术方案可以包括以下有益效果：
通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题；达到了在低刷新频率下，也能保持加载在液晶显示像素的电压的效果，同时可以有效的缩小薄膜晶体管的尺寸，提升开口率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的一种阵列基板的结构示意图；
图2是现有技术中的阵列基板的结构示意图；
图3是根据一示例性实施例示出的另一种阵列基板的结构示意图；
图4是关态电流、刷新频率和闪烁度的变化走势图；
图5是根据本发明实施例提供的一种阵列基板制造方法的流程图；
图6、图7和图8是图5所示实施例中的基板的结构示意图；
图9是本发明实施例提供的另一种阵列基板制造方法的流程图；
图10和图11是图9所示实施例中的基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种阵列基板的结构示意图。该阵列基板可以包括：
基板110。
基板110上依次形成有包括栅极120的图案以及栅绝缘层(图1中未示出)。在形成有栅绝缘层的基板110上形成有包括半导体层140的图案。
在形成有半导体层140的图案的基板110上形成有包括源极150与漏极160的图案，半导体层140的图案分别与源极150、漏极160连接，半导体层140的图案与源极150设置有第一连接处A(半导体层140与源极150的接触区域)，第一连接处A的任意一点为第一连接点d1，半导体层的图案与漏极设置有第二连接处B(半导体层140与漏极160的接触区域)，第二连接处B上的任意一点为第二连接点d2，第一连接点d1至第二连接点d2在半导体层140的图案上的距离L大于栅极120的任一边长。示例性的，在栅极120呈矩形时，L大于该矩形的任一边的长度，在栅极120为圆形时，L大于该圆形的直径，在栅极120为椭圆形时，L大于该椭圆长轴的长度。其中，包括栅极120的图案还可以包括栅极扫描线170。
综上所述，本发明实施例提供的阵列基板，通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题；达到了在低刷 新频率下，也能保持加载在液晶显示像素的电压的效果，同时可以有效的缩小薄膜晶体管的尺寸，提升开口率。
需要说明的是，如图2所示，其为现有技术中阵列基板的结构示意图，由图2中可以清楚地看出，现有技术中，在半导体层140上第一连接点d1至第二连接d2之间的距离l4通常等于或小于栅极120的边长。
进一步的，请参考图3，其示出了本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板在图1所示的阵列基板的基础上增加了更优选的结构，从而使得本发明实施例提供的阵列基板具有更好的性能。
可选的，第一连接点d1至第二连接点d2之间的半导体层140的图案呈U形图案。在有外加电场时，第一连接点d1至第二连接点d2之间的半导体层140上会形成能够传输电能的沟道，由图3中可以看出，半导体层140上沟道的长度可以是l1+l2+l3，即U形图案的半导体层140能够在很大程度上增加沟道的长度，而沟道越长，源极与漏极间的电阻就越大，继而源极与漏极间的关态电流就会越小，而关态电流越小，就越容易保持加载在液晶显示像素的电压。在图3中，栅极扫描线170与栅极120形成于同一层且电连接。
可选的，第一连接点d1至第二连接点d2之间的半导体层140的图案两端窄中间宽。即第一连接处A和第二连接处B的宽度k1小于半导体层140其他位置的宽度k2，此种形状能够减小源极150与半导体层140连接的第一连接处A的面积，减小漏极160与半导体层140连接的第二连接处B的面积，继而源极150与漏极160间的电阻就会增大，关态电流相应减小，使本发明实施例提供的的阵列基板能够在静态画面时采用较低的刷新频率以减小能耗。此外，减小了第一连接处A和第二连接处B的面积还可以减小源极与栅极间的寄生电容Cgs以及漏极与栅极间的寄生电容Cgd，降低TFT能耗。
可选的，在形成有半导体层140的基板110上形成有刻蚀阻挡层(图3中未示出)，刻蚀阻挡层能起到保护半导体层140的作用。
刻蚀阻挡层上，第一连接处A、第二连接处B对应位置分别形成有接触过孔，半导体层140的图案通过第一连接处A的接触过孔G1与源极150连接，半导体层140的图案通过第二连接处B的接触过孔G2与漏极160连接。
可选的，半导体层140的图案为金属氧化物半导体层的图案。示例性的， 半导体层可以由铟镓锌氧化物(英文：indium gallium zinc oxide；简称：IGZO)、铪铟锌氧化物(英文：hafnium indium zinc oxide；简称：HIZO)、氧化铟锌(英文：indium zinc oxide；简称：IZO)、铝掺杂氧化锌(ZnO:Al)或其他金属氧化物制成。
可选的，半导体层140的形状还可以如图1所示，其中，栅极120呈矩形，第一连接点d1至第二连接点d2之间的半导体层140的图案呈条状图案，且条状图案的长度方向与矩形的任一对角线平行，即半导体层140可以斜向形成于栅极120上方(沿纸面垂直的方向)的区域，以增大在半导体层140上第一连接点d1至第二连接点d2之间的距离。
由于在静态画面时采用低刷新频率，可以大幅减少功耗，但在降低刷新频率时，屏幕闪烁度(英文：Flicker)会逐步增大，而Flicker满足闪烁度计算公式，闪烁度计算公式可以为：
Flic ker=-16.3·((Cst+CLC)·FrqiLeak)0.245]]>
其中，CLC为液晶电容，Frq为刷新频率，Cst为存储电容，iLeak为关态电流。本发明实施例提供的阵列基板在液晶电容CLC和存储电容Cst不变时，关态电流iLeak、刷新频率Frq和屏幕闪烁度Flicker的变化走势可以如图4所示，其中纵轴表示屏幕闪烁度Flicker，横轴代表刷新频率Frq，每条曲线分别代表一个对应的关态电流值，刷新频率Frq的单位为赫兹(Hz)，关态电流iLeak的单位为安培(A)，屏幕闪烁度Flicker的单位为分贝毫瓦(dBm)，由于通常需要使Flicker<-13dBm以防止Flicker过高影响显示效果，因而图4中虚线F下方的值可以满足要求，类似的，图4可以以表格的形式表示，如表1所示。
表1

在表1中，刷新频率Frq的单位为Hz，关态电流iLeak的单位为A，屏幕闪烁度Flicker的单位为dBm，1E-n表示1的-n次幂。可以从表1中清楚地看出，本发明实施例提供的阵列基板能够在刷新频率为1Hz，且保持屏幕闪烁度Flicker<-13dBm的情况下，将关态电流iLeak控制在1E-13A以下，如表1中第2行第三列刷新频率为1Hz，屏幕闪烁度为-14.94dBm，而关态电流仅为1E-13A，而现有技术中关态电流iLeak在1E-11A至1E-12A之间，即本发明实施例提供的阵列基板能够将关态电流iLeak降低1至3个数量级。
需要补充说明的是，本发明实施例提供的阵列基板，TFT尺寸较小，相应的半导体层的面积也较小，而金属氧化物半导体层的面积越小，金属氧化物半导体层受到光线的影响就越小，达到了降低光线对金属氧化物半导体层的影响的效果。
需要补充说明的是，本发明实施例提供的阵列基板，通过减小源极与半导体层连接的第一连接处的面积，减小漏极与半导体层连接的第二连接处的面积，以增大源极与漏极间的电阻，达到了减小关态电流的效果。
综上所述，本发明实施例提供的阵列基板，通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题；达到了在低刷新频率下，也能保持加载在液晶显示像素的电压的效果，同时可以有效的缩小薄膜晶体管的尺寸，提升开口率。
图5是根据本发明实施例提供的一种阵列基板制造方法的流程图，该阵列基板制造方法可以包括如下步骤：
步骤501，在基板上依次形成栅极的图案以及栅绝缘层，栅极的图案包括多个栅极。
本步骤结束时，基板110的结构可以如图6所示，其中栅极120形成于基板110上，栅极扫描线170与栅极120形成于同一层且电连接。为清楚的表示栅极120，图6中未示出栅绝缘层。
步骤502，在形成有栅绝缘层的基板上形成包括半导体层的图案。
根据半导体层140形状的不同，本步骤结束时，基板110的结构可以如图7或图8所示。在图7或图8中，半导体层140形成于栅极120上方(沿纸面垂 直的方向)的区域。图7和图8中未示出栅绝缘层。
步骤503，在形成有半导体层的图案的基板上形成包括源极与漏极的图案，半导体层的图案分别与源极、漏极连接，半导体层的图案与源极设置有第一连接处，第一连接处的任意一点为第一连接点，半导体层的图案与漏极设置有第二连接处，第二连接处上的任意一点为第二连接点，第一连接点至第二连接点在半导体层的图案上的距离大于栅极的任一边长。
需要说明的是，本步骤结束时，基板可以有两种形状：
第一种如图3所示，第一连接点d1至第二连接点d2之间的半导体层的图案呈U形图案。
优选的，第一连接点d1至第二连接点d2之间的半导体层140的图案两端窄中间宽。即第一连接处A和第二连接处B的宽度k1小于半导体层140其他位置的宽度k2，此种形状能够减小源极150与半导体层140连接的第一连接处A的面积，漏极160与半导体层140连接的第二连接处B的面积，继而源极150与漏极160间的电阻就会增大，关态电流也会减小。
第二种如图1所示，第一连接点d1至第二连接点d2之间的半导体层的图案呈条状图案。
可选的，步骤502可以包括：在形成有栅绝缘层的基板上形成金属氧化物半导体层的图案。
可选的，如图9所示，其为本发明实施例提供的另一种阵列基板制造方法的流程图，其中：
步骤601，在基板上依次形成栅极的图案以及栅绝缘层，栅极的图案包括多个栅极。
本步骤结束时，基板110的结构可以如图6所示。
步骤602，在形成有栅绝缘层的基板上形成包括半导体层的图案。
根据半导体层140形状的不同，本步骤结束时，基板110的结构可以如图7或图8所示。
步骤603，在形成有半导体层的基板上形成刻蚀阻挡层。
步骤604，在刻蚀阻挡层上，通过构图工艺在第一连接处、第二连接处对应位置分别形成接触过孔，半导体层的图案能够通过第一连接处的接触过孔与源极连接，半导体层的图案能够通过第二连接处的接触过孔与漏极连接。
本步骤结束时，基板110的结构可以如图10或图11(图10和图11中未示出刻蚀阻挡层)所示。在图10或图11中，半导体层140形成于栅极120上方(沿与纸面垂直的方向)的区域。第一连接处A设置有接触过孔G1，第二连接处B设置有接触过孔G2，需要说明的是，第一连接处A和第二连接处B是预定要与栅极和漏极连接的区域。
步骤605，在形成有刻蚀阻挡层的图案的基板上形成包括源极与漏极的图案，半导体层的图案分别与源极、漏极连接，半导体层的图案与源极设置有第一连接处，第一连接处的任意一点为第一连接点，半导体层的图案与漏极设置有第二连接处，第二连接处上的任意一点为第二连接点，第一连接点至第二连接点在半导体层的图案上的距离大于栅极的任一边长。
需要说明的是，本步骤结束时，基板可以有两种形状：
第一种如图3所示，第一连接点d1至第二连接点d2之间的半导体层的图案呈U形图案。
优选的，第一连接点d1至第二连接点d2之间的半导体层140的图案两端窄中间宽。即第一连接处A和第二连接处B的宽度k1小于半导体层140其他位置的宽度k2，此种形状能够减小源极150与半导体层140连接的第一连接处A的面积，漏极160与半导体层140连接的第二连接处B的面积，继而源极150与漏极160间的电阻就会增大，关态电流也会减小。
第二种如图1所示，第一连接点d1至第二连接点d2之间的半导体层的图案呈条状图案。需要说明的是，图1中未示出接触过孔。
需要补充说明的是，本发明实施例提供的阵列基板制造方法，通过减小源极与半导体层连接的第一连接处的面积和漏极与半导体层连接的第二连接处的面积，以增大源极与漏极间的电阻，达到了减小关态电流的效果。
综上所述，本发明实施例提供的阵列基板制造方法，通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问题；达到了在低刷新频率下，也能保持加载在液晶显示像素的电压的效果，同时可以有效的缩小薄膜晶体管的尺寸，提升开口率。
此外，本发明还提供一种显示装置，该显示装置包括本发明任一实施例提 供的阵列基板，例如图1所示实施例提供的阵列基板或图3所示实施例提供的阵列基板。该显示装置可以是显示面板、显示器、手机、电视、笔记本、一体机等，对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。