电子设备及该电子设备中的系统启动方法.pdf

提供一种电子设备和使其系统启动所需的启动方法，该电子设备可以将不能进行随机存取的半导体存储器作为控制程序用存储器进行装配。在下述电子设备中，进行系统启动时按照复位信号使之发生连续的特定地址，将存储于非易失性存储器一部分中的引导程序连续读出进行启动，与此同时展开到可进行随机存取的易失性存储器202中，上述电子设备其进行设备各部控制所用的控制器，具备：CPU201；非易失性存储器203，以NAND型闪存储器为代表，可进行电擦除及写入并且具有将存在于特定地址中的数据连续读出的功能。

1.  一种电子设备，具备用于进行设备各部的控制的控制部，其特征为：
该控制部具备：中央处理单元；易失性存储部，与上述中央处理单元连接，可进行随机存取；非易失性存储部，与上述中央处理单元连接，并且可以进行电擦除及写入；复位信号发生部，产生用于进行系统的启动的复位信号；
并且，上述非易失性存储部由具有将在特定地址中存在的数据连续读出的功能、且在其一部分上存储了用于进行系统的启动的引导程序的闪存器来构成；而且，上述控制部具备根据来自上述复位信号发生部的复位信号产生上述特定地址的单元；上述中央处理单元通过从上述非易失性存储部连续读出的引导程序来进行启动。

2.  根据上述权利要求1记载的电子设备，其特征为：
上述中央处理单元通过从上述非易性存储部连续读出的引导程序来进行启动的同时，将从上述非易失性存储部连续读出的数据展开到与上述中央处理单元连接、可进行随机存取的易失性存储部中。

3.  根据上述权利要求1记载的电子设备，其特征为：
上述控制部进一步具备根据来自上述复位信号发生部的复位信号，生成用于从特定的地址连续读出数据的信号、并向上述非易失性存储部输出的单元。

4.  根据上述权利要求1记载的电子设备，其特征为：
上述引导程序在上述非易失性存储部中被依次存储在特定的连续地址中。

5.  根据上述权利要求1记载的电子设备，其特征为：
上述控制部进一步具备地址变化检测电路，用来输入来自上述中央处理单元的地址，并检测其变化。

6.  根据上述权利要求1记载的电子设备，其特征为：
所述电子设备使用于数字广播的接收系统。

7.  根据上述权利要求1记载的电子设备，其特征为：
所述电子设备使用于携带电话机。

8.  一种电子设备中的系统启动方法，用来在电子设备中进行系统的启动，其中，用于进行设备的各部的控制的控制部具备中央处理单元和非易失性闪存储部，该非易失性闪存储部与上述中央处理单元连接，并且可进行电擦除及写入，具有将在特定地址中存在的数据连续读出的功能，其特征为：
将用于进行系统启动的引导程序存储在上述非易失性闪存储部的一部分中，在产生了用于进行该系统的启动的复位信号的场合下，将上述引导程序从上述非易失性闪存储部连续读出，进行启动。

9.  根据上述权利要求8记载的启动方法，其特征为：
上述引导程序在上述非易失性闪存储部中被依次存储在特定的连续地址中。

10.  根据上述权利要求8记载的启动方法，其特征为：
上述控制部进一步具备与上述中央处理单元连接、可进行随机存取的易失性存储部，并且上述中央处理单元通过从上述非易性存储部连续读出的引导程序来进行启动，并将从上述非易失性存储部连续读出的数据展开到与上述中央处理单元连接、可进行随机存取的易失性存储部中。

电子设备及该电子设备中的系统启动方法
技术领域
本发明涉及一种在内部具备半导体存储装置的电子设备，特别涉及到在内置被称为AND或NAND型的闪存储器之电子设备中，用于使其系统启动的结构和其启动方法。
背景技术
近年来，随着微型计算机的小型化和半导体存储装置的大容量化等，内置微型计算机和半导体存储装置的电子设备(下面，只称为电子设备)正在广泛普及，例如在便携式电话和被称为机顶盒(STB)的数字广播接收系统等中作为控制器已被广泛利用。还有，作为与此相关的以往技术，特开2003-134492号公报、特开2003-122578号公报、特开2003-124899号公报及特开2003-125304号公报已为众所周知。
另一方面，有关半导体存储装置尤其是DRAM(Dynamic RandomAccess Memory)虽然与其它存储器相比较凭借位成本(bit cost)(每1位的价格)低廉已得到广泛普及，但是由于在断开电源的场合下不能保持记录数据(也就是易失性)，因而其用途被限制。
但是，近年来作为可电擦除及写入的非易失性存储器，随同以往类型的MROM、PROM、UV-EPROM及EERPOM，已开始使用被称为闪速EEPROM的半导体存储器。还有，该闪速EEPROM大致被分类为(1)NOR型和(2)NAND型，具有如下的特性。
也就是说，因为(1)NOR型的闪存储器可以进行随机存取，其读出速度与(2)NAND型相比较也是高速的，所以例如在便携式电话等较为小型的电子设备中，作为控制程序用存储器被广泛使用。但是，其另一面为难以实现大容量化且价格高，并且存在写入和删除时间长这样的问题所在。
对此，(2)NAND型闪存储器可以从构造上大大削减存储器尺寸，具备作为位成本低廉这种大容量存储器的最大特征，但是，因为是同步式读出并且将存在于特定地址中的数据连续读出，所以其用途被使用于按照某个特定记录块·数据单位进行重写或读出的领域。例如，就数字摄像机而言，由于使用64M字节(512M位)的闪存储卡，因而可以采用具有300万象素的数字摄像机来实现64张以上的照片拍摄，因此NAND型的闪存储器被广泛使用。
另外，根据特开2002-366429号公报，半导体存储装置已为众所周知，该半导体存储装置为了谋求以上述(2)NAND型闪存储器为代表的大容量非易失性存储器存取时间和所谓以DRAM为代表的随机·存取·存储器存取时间的匹配，换言之为了使闪存数据的读出及写入速度与SDRAM和SRAM相等，而在安装于1个组件内的模块上，通过控制电路(CTL_LOGIC)设置闪存储器的芯片和DRAM的芯片，将闪存储器的数据传输到DRAM向DRAM进行存取，以此谋求存取时间的匹配。
但是，就上述以往示例来说，还存在如下的问题所在。也就是说，对于通过上述众所周知的文献所得知的广播接收装置和其系统而言，有下述课题，即不能将上述(2)NAND型闪存储器那种价格低且大容量的非易失性存储器作为控制程序用存储器加以利用。还有，就上述那种广播接收装置和便携式电话等较为小型的电子设备来说，近年来强烈希望将多功能化和多性能化显著、并且大容量的非易失性存储器，作为控制程序用存储器加以利用。
另外，尤其是有关由上述特开2002-366429号所得知的半导体存储装置，不得不在半导体存储装置内在设置闪存储器的芯片的同时，进一步设置控制电路(CTL_LOGIC)的芯片和DRAM的芯片，特别是在便携式电话等那种较为小型的电子设备中，难以作为控制程序用存储器予以采用。
发明内容
因此，本发明的目的为，解决上述以往技术中的问题，提供一种电子设备中的新结构，并提供在该电子设备的结构中用于使其系统启动的启动方法，上述电子设备如以上述(2)NAND型闪存储器为代表的那样，可以实现电擦除及写入，并且能够将不能进行随机存取且具有同步读出功能的闪存储器，作为控制程序用存储器进行装配。
为了达到上述目的，在本发明中首先提出一种电子设备，该电子设备具备进行设备各部控制所用的控制部，其特征为，该控制部具备：中央处理装置；易失性存储部，与上述中央处理装置连接可进行随机存取；非易失性存储部，与上述中央处理装置连接并且可进行电擦除及写入；复位信号发生部，用来发生复位信号，该复位信号用于进行系统的启动，并且由闪存储器来构成上述非易失性存储部，该闪存储器具有将特定地址中的数据连接读出的功能，并在其一部分中存储有进行系统启动所需的引导程序，再者，上述控制部具备下述装置，用于按照来自上述复位信号发生部的复位信号发生上述特定地址，上述中央处理装置利用从上述非易失性存储部连续读出的引导程序进行启动。
还有，根据本发明，在上面所记载的电子设备中，上述中央处理装置通过从上述非易性存储部连续读出的引导程序进行启动，并且也可以将从上述非易失性存储部连续读出的数据展开到与上述中央处理装置连接可进行随机存取的易失性存储部中，或者说，上述控制部也可以进一步具备下述装置，用于按照来自上述复位信号发生部的复位信号，生成用于从特定地址连续读出数据的信号，并向上述非易失性存储部输出。再者，在上面所记载的电子设备中，在上述非易失性存储部内，上述引导程序按特定地连续地址被依次存储，或者说，上述控制部也可以进一步具备地址变化检测电路，用来输入来自上述中央处理装置的地址以检测其变化。
除此之外，根据本发明，上面所记载的电子设备使用于数字广播的接收系统或者便携式电话机等中。
而且，在本发明中为了达到上述目的，还提出一种电子设备中的系统启动方法，用来在下述电子设备中进行系统的启动，该电子设备的用于进行设备各部控制的控制部，具备：中央处理装置；非易失性闪存储部，与上述中央处理装置连接并且可进行电擦除及写入，具有将存在于特定地址中的数据连续读出的功能，其特征为，在上述非易失性闪存储部的一部分中，存储用来进行系统启动的引导程序，在发生用于进行该系统启动的复位信号的场合下，将上述引导程序从上述非易失性闪存储部连续读出进行启动。
还有，根据本发明，在上面所记载的启动方法中，理想的是，上述引导程序在上述非易失性闪存储部中按特定的连续地址被依次存储，或者说，理想的是上述控制部进一步具备易失性存储部，与上述中央处理装置连接可进行随机存取，并且上述中央处理装置通过从上述非易失性存储部连续读出的引导程序进行启动，与此同时，将从上述非易失性存储部连续读出的数据展开到与上述中央处理装置连接、可进行随机存取的易失性存储部中。
如同上面详细所述的那样，本发明的电子设备以及该电子设备中的系统启动方法，可以将上述NAND型闪存储器作为控制程序用存储器加以利用，来进行系统的启动，该NAND型闪存储器是低廉且大容量的半导体非易失性存储器，因此发挥出可以提供更为低廉且功能上良好的电子设备这样的在实用上也极其出色的效果。
附图说明
图1是表示本发明一个实施方式所涉及的数字广播接收系统中控制器(电子设备)内部结构的框图。
图2是有关上述图1所示控制器中的程序启动动作进行说明所用的附图。
图3是对上述图1所示控制器中程序启动时CPU的动作进行说明的流程图。
图4是对上述程序启动时来自AND型或NAND型闪存储器的数据读出进行说明的附图。
图5是对上述本发明所涉及采用控制器(电子设备)的数字广播接收系统整体结构一个示例进行说明的框图。
图6是表示本发明的变形例所涉及采用读出地址变化时不输出读出脉冲的CPU的情况下控制器内部结构的框图。
图7是为说明上述本发明的变形例的背景而对读出地址变化时不输出读出脉冲的CPU动作进行说明的输出波形图。
图8表示的是上述本发明的变形例所涉及控制器地址变化检测电路具体电路结构的一个示例。
图9是对具备上述地址变化检测电路的上述本发明的变形例所涉及控制器中CPU动作进行说明的输出波形图。
图10是将上述本发明所涉及的控制器(电子设备)使用于多性能型便携式电话时的框图。
具体实施方式
下面，有关本发明的实施方式，通过参照附图予以说明。
首先，图5表示出本发明实施方式所涉及的电子设备，作为其一个示例表示出限定接收广播型数字广播接收系统(所谓的机顶盒：STB)例子，例如在CATV(有线电视Cable Television)、CS(通信卫星Communication Satellite)数字广播、BS数字广播及地面数字广播等过程中，对广播进行加扰，只有合同人可以解除其加扰进行视听。也就是说，该数字广播接收系统成为只有合同人可以视听的限定接收结构。
在该图5中分别表示出，符号101是天线，102是调谐部，103是解扰的密码解码器，104是从被多路复用后的信号中分离出所希望信号的信号分离器，105是MPEG解码器，106是进行接收控制的控制器，107是用于限定接收的合同信息和进行密钥的管理及控制的限定接收控制部，108是对处于限定接收控制部107中的合同信息和密钥加以保持的合同信息部。
然后，根据上述数字广播接收系统的结构，由通信从业者所传送的信号通过天线101进行接收，在变换成中间频率之后被传送到调谐部102。调谐部102在将其解调成基带信号的同时，进行纠错等，并向解扰码器103输出。解扰码器103采用从限定接收控制部107得到的加扰(scramble)解除密钥，来进行加扰的解除。
另一方面，在BS数字广播的示例中，对图像·声音·数据内容进行加扰，不对节目名等节目附加信息进行加扰，并且对限定接收所用的限定接收控制信号实施加密，上述被加扰后的内容成为解扰码的对象。被解扰码后的信号在信号分离器104中被分离出所希望的信号，图像·声音信号被导入MPEG解码器105，节目附加信息和限定接收控制信号通过控制器106被导入限定接收控制部107。图像·声音信号通过MPEG解码器105被解码，显示到电视画面等上。控制部106通过进行如上的接收控制，特别是将从信号分离器104所得到的限定接收控制信号传递给限定接收控制部107，并从限定接收控制部107得到上述解扰码密钥，将其设定到解扰码器103中，而可以对被加扰后的广播进行解扰码，并进行视听。也就是说，控制器106按照所存储的程序来进行数字广播接收系统各部的控制。
还有，在该BS数字广播的场合下，限定接收控制部107由IC卡构成，限定接收控制信号是EMM(Entitlement ManagementMessage)和ECM(Entitlement Control Message)。若取得与合同有关的信息EMM，将其传递到IC卡107，则通过IC卡107所具有的主密钥Km进行解密，设定工作密钥Kw。若取得ECM将其传递到IC卡107，该ECM是与被加扰后的节目一起广播的用来解扰的信息，则通过设定于IC卡107中的工作密钥Kw进行解密，获得加扰密钥Ks。控制器106从IC卡107取得上述加扰密钥Ks，向解扰码器103进行设定。
如上所述，合同信息处于IC卡107内，并根据该合同信息获得用来对已订立合同的广播进行解扰的密钥。另外，在BS数字广播中，虽然是可拆装的IC卡107，但是也可以将其作为IC芯片装入接收装置中，并且在上面那种限定接收广播中，用户为了通过多个接收装置进行视听，也可以采用下述方法，即利用IEEE1394等的网络，从多个设备向限定接收控制部107传送解扰码信号ECM，能够获得加扰密钥Ks进行解扰码，并进行视听。
接着，在图1中表示出，在上述图3所示的数字广播接收系统中进行各部控制所用的控制器106的详细内部结构。也就是说，在图1中，控制器具备：作为中央处理装置的CPU201；DRAM202，是在其外部(也可以在内置于CPU内成为一体)暂时储存运算处理所需数据的易失性存储装置；AND型或NAND型闪存储器203，是上述可电擦除及写入的非易失性闪存储器。
还有，上述DRAM202可以根据来自上述CPU201的地址信号进行随机存取，与上述CPU之间读出或写入数据，并且上述AND型或者NAND型闪存储器203存储有控制程序，用来使作为本装置的数字广播接收系统启动。另外，该AND型或者NAND型闪存储器203可以通过输入特定的地址，按照特定的数据·记录块单位(例如，32字节或64字节)进行连续读出或者写入，或按照下面所说明读出信号TR1、TR2…的条件来进行，例如可以从初始状态以256字节连续的方式(也就是非随机)进行数据的读出。另外，该AND型或NAND型闪存储器203如上所述，特别适合于大容量化，就本示例来说则是提供16M字节或其以上存储容量的非易失性存储器。
再者，在该AND型或NAND型闪存储器203中，如图所示，例如具备：复位脉冲发生电路204，由设置于上述数字接收机中的开关等构成，用来发生复位脉冲，该复位脉冲用于启动本数字广播接收系统的控制程序；读出信号发生电路205，用于根据来自该复位脉冲发生电路的复位脉冲，发生来自特定地址的读出信号TR1、TR2…；特定地址自动发生电路206，用来输入来自该读出信号发生电路的信号TR1、TR2…，向特定地址发生用于将该数据连续读出的地址信号AD。还有，如同通过附图进一步明确的那样，按照需要从上述CPU向复位脉冲发生电路204输入了使控制程序再启动所需的信号以及软件复位信号。
接着，参照上述图1及图2说明在上面表示了内部结构的控制器106的动作，特别是使上述数字广播接收系统的开关接通的情况下控制程序启动时或者从上述CPU发生软件复位信号时的程序启动，与。
首先，在使数字广播接收系统的开关接通或者发生出软件复位信号的场合下，从上述复位脉冲发生电路204发生复位脉冲(reset)。以该复位脉冲作为输入，上述读出信号发生电路205发生用来指示来自必要特定地址的数据读出的信号，例如TR1。按照来自该读出信号发生电路205的特定地址的读出信号TR1，特定地址自动发生电路206同步生成与特定的连续地址对应的地址信号(address)，向上述AND型或NAND型闪存储器203进行输出。据此，从上述AND型或NAND型闪存储器203输出其特定的连续地址中所存储的连续32字节或64字节数据·记录块单位的数据。
然后，上述CPU201采用上述图2所示的那种系统启动方法，来进行其控制程序的启动动作。还有，在图2中分别在其上方表示出上述AND型或NAND型闪存储器203内的数据存储区域(区域)，另一方面，在附图的下方表示出可根据来自上述CPU201的地址信号进行随机存取的上述RAM202内的数据存储区域。
首先，上述CPU201读取引导程序进行启动，该引导程序是上述AND型或NAND型闪存储器203内引导区域中所存储的数据。还有，该引导程序在上述AND型或NAND型闪存储器203内的指定区域，按照上述数据·记录块单位被连续存储。
更为具体地说，如附图3所示，上述CPU201通过读取下述引导程序进行启动，将该引导程序复制到RAM202上将其展开(步骤S31)，上述引导程序是从上述闪存储器203的引导区域所读出的数据。此后，采用复制到RAM202上被展开的数据，来进行引导程序。同时，将从上述闪存储器203的程序区域读出且比上述引导程序容量更大的程序，复制到容量大的存储器RAM202上加以展开(步骤S32)。再者，通过进行复制到上述RAM202上所展开的程序，使作为本装置的数字广播接收系统启动(步骤S33)。这样，根据本发明，可以将上述NAND型闪存储器作为控制程序存储器加以利用，该NAND型闪存储器是低廉且大容量的非易失性存储器。再者，如果需要，则有关上述闪存储器203数据区域的数据，与上述相同也可以复制到RAM202上加以展开。
在附图4中，与上述AND型或NAND型闪存储器203内启动程序的排列结构一起表示出其启动程序的进行过程，该AND型或NAND型闪存储器如上所述，其特征为，价格低且大容量并且是同步式型读出，将存在于特定地址中的数据连续读出。
也就是说，上述AND型或NAND型闪存储器203因为通过同步式读出方式将存在于特定地址中的数据连续读出，所以启动程序需要在存储器内存储于连续的地址中。例如，在图4中启动程序如同地址m+1～地址m+n+2那样，意味着在存储器内存储于连续的地址中，上述CPU201按照从这些连续地址(地址m+1～地址m+n+2)所依次读出的程序处理步骤，来进行启动程序。
换言之，例如在图4中如用「×」所示的那样，意味着其处理步骤不能成为具有从地址m+n跳到地址m+n+3的跳跃命令那种所谓的非连续配置。但是，此处即使在其处理步骤跳到地址间的那种场合下，例如如同在图4中用「○」所示的那样，在上述CPU201高速缓冲存储容量的范围内反复进行的那种场合(也就是，从地址m+n+1到地址m+3反复进行的情形)下，也可以通过利用上述CPU的高速缓冲存储器中所储存的数据进行处理，能够实现此处理步骤的排列，因此不认为此处理步骤的排列是非连续配置。
接着，下面对有关上面所说明的本发明实施方式所涉及的电子设备的变形例进行说明。也就是说，在构成下述控制器106(所谓的机顶盒：STB)的CPU(图1中的符号201)之中，还存在使其读出地址产生变化时不输出读出脉冲类型的CPU，上述控制器106是作为上述图5所示电子设备的数字广播接收系统的控制器。此时，因为在将上述CPU与上述AND型或NAND型闪存储器连接的环境下不输出上述读出脉冲，所以仍然不能实现来自该闪存储器的系统启动。
对其加以具体说明。如附图7所示，若解除CPU的复位，则CPU开始闪存储器的读取，而此时CPU一侧根据1次输出·激活(OE：Output Enable)的确立(assert)(也就是，附图的波形OE成为“Low”的期间)，例如使地址产生4次变化。对此，在闪存储器一侧，在上述输出·激活(OE)被否定的时刻输出2字节。也就是说，对于CPU一侧的8字节读入动作，闪存储器一侧只是进行2字节的数据输出，不能实现来自具有同步读出功能的该闪存储器的连续数据读取。
因此，根据本发明的变形例如附图6所示，也就是说除上述图1所示的控制器基本结构之外，进一步增加地址变化检测电路207。还有，此处符号201’如上所述表示出，根据1次输出·激活(OE)的确立而使地址产生多次变化类型的CPU，附有其它参照号码的结构要件与上述图1中的结构部件相同。
还有，该地址变化检测电路207具体电路结构的一个示例被表示于附图8中。也就是说，在图中，该地址变化检测电路207由OR门81、XOR门82以及2个触发电路83、84构成的简单电路所构成，由其结构可知，形成一种微分电路，用来对来自CPU一侧的地址(ADD1)的变化进行检测，并输出脉冲信号。
也就是说，根据上述地址变化检测电路207，如同附图9的波形图所示的那样，即使如上所述CPU一侧根据1次输出·激活(OE)的确立使最低的地址产生多次变化，也检测其变化。而且，由于检测地址的变化将其导入上述AND型或NAND型闪存储器203的OE端子，因而即使在CPU动作的1次OE期间中地址ADD1产生多次变化，也可以使之与其地址的变化同步，从闪存储器203读出数据。也就是说，即使在采用下述的CPU201’构成用来进行装置整体控制的控制器106的系统中，仍然能够将上述NAND型闪存储器作为控制程序用存储器加以利用，同时确实进行其系统的启动，上述CPU201’是根据1次输出·激活(OE)的确立使地址产生多次变化的类型，上述NAND型闪存储器是低廉且大容量的非易失性存储器。
还有，在上述的实施方式中虽然有关将本发明应用于数字广播接收系统(机顶盒：STB)中的示例已做出说明，但是本发明并不限定于上述实施方式，例如也可以广泛应用于下述电子设备中，该电子设备是便携式电话等较为小型的，特别是作为其控制程序用存储器，期望使用半导体存储器的设备。
附图10是表示将本发明应用于下述便携式电话中时内部结构的框图，该便携式电话是在上述便携式电话中除标准型便携式电话的功能之外特别具备PDA功能和数字摄像功能的所谓多性能型便携式电话。一般情况下，便携式电话如图所示，包括高频部件部1、低频部件部2、液晶显示部3、系统控制用MPU4、存储有系统控制程序和电话号码薄等的闪存储器31以及作为程序的进行及数据的高速缓冲存储所使用的SRAM32等等。再者，为了将上述PDA功能和数字摄像功能等高级数据处理功能追加到便携式电话中，装配到外部媒体的接口，并且为了对大量的数据进行处理，装配DRAM7。再者，还具备有CCD摄像机33。
而且，在上述多性能型便携式电话的结构中尤其是作为上述闪存储器31，如上述图1所示使用AND或NAND型闪存储器，并且具备复位脉冲发生电路204、信号发生电路205以及特定地址自动发生电路206，还按照其需要具备有地址变化检测电路207。据此，仍然与上述相同，可以将NAND型闪存储器作为控制程序用存储器加以利用，该NAND型闪存储器是低廉且大容量的非易失性存储器。再者，还可以按照需要，有关上述闪存储器31数据区域内的数据，与上述相同，也将其复制到RAM32上加以展开。
另外，虽然在上述实施方式中作为下述半导体存储器以上述AND型或NAND型闪存储器为代表已进行说明，该半导体存储器可以作为控制程序用存储器进行装配，但是不言而喻，本发明并不限定于上述实施方式，此外如果是下述非易失性存储器，则可以通过利用本发明而作为控制程序用存储器加以采用，上述非易失性存储器可以进行电擦除及写入并且具有将存在于特定地址中的数据连续读出的功能。