《一种带隙基准电压源的启动加速电路.pdf》由会员分享，可在线阅读，更多相关《一种带隙基准电压源的启动加速电路.pdf（8页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104132702A43申请公布日20141105CN104132702A21申请号201410393689922申请日20140811G01F3/2020060171申请人东南大学地址214135江苏省无锡市新区菱湖大道99号72发明人吴建辉孟楠钱文明徐力陈超黄成李红74专利代理机构南京瑞弘专利商标事务所普通合伙32249代理人陈琛54发明名称一种带隙基准电压源的启动加速电路57摘要本发明公开了一种带隙基准电压源的启动加速电路，通过比较器同相输入端电位产生电路产生一个比较器的同相比较电压，比较器的反相输入电压是带隙基准电压源的输出电压，比较器通过比较两个输入电压来控制晶体管。
2、开关的导通与截止。上电后，比较器输出电平使得第二晶体管开关导通，相当于带隙基准电压源启动之前电源直接给带隙基准电压源的负载充电，当比较器的反相输入电压大于比较器的同相比较电压时，使得第二晶体管开关截止，加速结束，电路正常启动。51INTCL权利要求书1页说明书3页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图3页10申请公布号CN104132702ACN104132702A1/1页21一种带隙基准电压源的启动加速电路，所述带隙基准电压源包括由运算放大器和共栅极的两个PMOS管构成的负反馈电路以及两个双极型晶体管，其特征在于所述启动加速电路包括比较器同相输入。
3、端电位产生电路、比较器、第二晶体管开关、第三晶体管开关；所述比较器的同相输入端与所述比较器同相输入端电位产生电路的输出端相连接，所述比较器的反相输入端与所述带隙基准电压源的输出端相连接，且所述同相输入端电位小于所述带隙基准电压源稳定工作后的输出电位稳定值；所述第二晶体管开关的栅极与所述比较器的输出端相连接、漏极与电源相连接、源极与所述带隙基准电压源的输出端相连接；所述第三晶体管开关的栅极与所述比较器的输出端相连接、漏极与所述负反馈电路中的两个PMOS管的栅极相连接、源极与地相连接。2根据权利要求1所述的带隙基准电压源的启动加速电路，其特征在于所述比较器同相输入端电位产生电路包括第一PMOS晶体。
4、管和第一电阻；所述第一PMOS晶体管的栅极和漏极与第一电阻的一端相连接，且连接节点为所述比较器同相输入端电位产生电路的输出端；所述第一PMOS晶体管的源极接电源，所述第一电阻的另一端接地。3根据权利要求1所述的带隙基准电压源的启动加速电路，其特征在于所述同相输入端电位为所述带隙基准电压源稳定工作后的输出电位稳定值的8595。权利要求书CN104132702A1/3页3一种带隙基准电压源的启动加速电路技术领域0001本发明涉及集成电路设计中的带隙基准电压源，特别涉及一种带隙基准电压源的启动加速电路。背景技术0002带隙基准电压源是模拟集成电路和混合信号集成电路的一个重要单元电路，随着IC工艺的发。
5、展，带隙基准电压源在诸多集成电路中得到了广泛应用。带隙基准电压源为电路系统提供基准电压，其性能将直接影响整个系统的工作状态，因而设计高质量的带隙基准电压源是许多集成电路中不可缺少的一部分。0003如图1所示为一个常见的带隙基准电压源电路，该电路包括由运算放大器OP和共栅极的两个PMOS管M4、M5构成的负反馈电路，双极型晶体管Q1、Q2，电阻R2、R3、R4。其中M5和R3的连接端作为基准电压源的输出端，输出基准电压VREF。0004当基准输出端带有较大的容性负载CLOAD时，电源上电后，基准电压VREF给负载电容充电的时间会比较长，导致VREF需要较长时间才能达到稳定值，即基准电压源的启动速。
6、度会非常慢。因此，在保证带隙基准电压源正常启动的前提下，需要加速带隙基准电压源的启动过程。发明内容0005技术问题本发明的目的在于提供一种带隙基准电压源的启动加速电路，以提高带隙基准电压源的启动速度，降低启动时间。0006技术方案为解决上述技术问题，本发明提供的技术方案为0007一种带隙基准电压源的启动加速电路，所述带隙基准电压源包括由运算放大器和共栅极的两个PMOS管构成的负反馈电路以及两个双极型晶体管，所述启动加速电路包括比较器同相输入端电位产生电路、比较器、第二晶体管开关、第三晶体管开关；0008所述比较器的同相输入端与所述比较器同相输入端电位产生电路的输出端相连接，所述比较器的反相输入。
7、端与所述带隙基准电压源的输出端相连接，且所述同相输入端电位小于所述带隙基准电压源稳定工作后的输出电位稳定值；0009所述第二晶体管开关的栅极与所述比较器的输出端相连接、漏极与电源相连接、源极与所述带隙基准电压源的输出端相连接；0010所述第三晶体管开关的栅极与所述比较器的输出端相连接、漏极与所述负反馈电路中的两个PMOS管的栅极相连接、源极与地相连接。0011所述比较器同相输入端电位产生电路包括第一PMOS晶体管和第一电阻；所述第一PMOS晶体管的栅极和漏极与第一电阻的一端相连接，且连接节点为所述比较器同相输入端电位产生电路的输出端；所述第一PMOS晶体管的源极接电源，所述第一电阻的另一端接地。
8、。0012进一步的，所述同相输入端电位为所述带隙基准电压源稳定工作后的输出电位稳说明书CN104132702A2/3页4定值的8595。0013有益效果本发明的带隙基准电压源的启动加速电路，通过比较器同相输入端电位产生电路产生一个比较器的同相比较电压，比较器的反相输入电压是带隙基准电压源的输出电压VREF，比较器通过比较两个输入电压来控制晶体开关管的导通与截止。上电后，比较器输出电平使得晶体管开关M2导通，相当于带隙基准电压源启动之前电源直接给带隙基准电压源的负载充电，随着充电的进行，当比较器的反相输入电压VREF大于比较器的同相比较电压时，使得晶体管开关M2截止，加速结束，电路正常启动。在带。
9、隙基准电压源启动之前，直接通过电源给带隙基准电压源的负载提前充电，而不再需要传统的带隙基准电压源再次对负载充电，从而大大降低了大负载电容带隙基准电压源的启动时间，起到了启动加速的效果。附图说明0014图1为现有的带隙基准电压源电路原理图；0015图2为本发明的带有启动加速电路的带隙基准电压源电路原理图；0016图3为本发明的带有启动加速电路的带隙基准启动时间的仿真结果和现有的带隙基准启动时间的仿真结果。具体实施方式0017下面结合附图对本发明做进一步说明。0018参见图2，本发明提供的一种带隙基准电压源的启动加速电路，该启动加速电路与带隙基准电压源相连接；所述带隙基准电压源是常见的带隙基准结构。
10、，运算放大器OP的输出端与第四PMOS晶体管M4以及第五PMOS晶体管M5的栅极连接在一起，M4与M5的源极与电源连接，M4的漏极与第二电阻R2的一端连接，M5的漏极与第三电阻R3的一端连接，R2的另一端与第一双极型晶体管Q1的发射极以及运算放大器OP的一个输入端相连接，R3的另一端与第四电阻R4的一端以及运算放大器OP的另一个输入端相连接，R4的另一端与第二双极型晶体管Q2的发射极相连接，Q1与Q2的基极相连接后再与地相连接，同时Q1与Q2的集电极分别与地相连接，这里Q1与Q2都被用作了二极管。0019所述启动加速电路包括比较器同相输入端电位产生电路、比较器、第二晶体管开关M2、第三晶体管开。
11、关M3；所述比较器同相输入端电位产生电路包括第一PMOS晶体管M1和第一电阻R1，其中，将M1的栅极和漏极以及R1的一端连接在一起，并将该连接节点作为所述比较器同相输入端电位产生电路的输出端，将M1的源极接电源，将R1的另一端接地。0020该比较器同相输入端电位产生电路用于输出比较器同相输入端电位，根据带隙基准电压源输出基准电压的大小可以调节R1的阻值，使得所述同相输入端电位小于所述带隙基准电压源的正常输出电位；所述比较器的同相输入端与所述比较器同相输入端电位产生电路的输出端相连接，所述比较器的反相输入端与所述带隙基准电压源的输出端相连接，比较器根据这两个输入电压信号产生开关逻辑控制信号；所述。
12、第二晶体管开关M2的栅极与所述比较器的输出端相连接，漏极与电源相连接，源极与所述带隙基准电压源的输出端相连接；所述第三晶体管开关M3的栅极与所述比较器的输出端相连接，漏极与所述带隙基准电压源电路中的M4和M5的栅极相连接，M3的源极与地相连接，以保证带隙基准电压说明书CN104132702A3/3页5源可以正常启动。0021从电路上电零时刻开始，由于比较器同相输入端电位产生电路不含容性原件，因此该电路输出电压迅速达到设定值，且该同相输入端电压小于所述带隙基准电压源的正常输出电位，此时由于带隙基准电压源还未启动，基准的负载电容还未充满电，因此比较器输出高电平使得晶体管开关M2导通，相当于带隙基准。
13、电压源启动之前电源直接给带隙基准电压源的负载充电，随着充电的进行，当比较器的反相输入电压即带隙基准电压源的输出电压大于比较器的同相比较电压时，比较器输出低电平使得晶体管开关M2截止，加速结束，电路正常启动；在电路正常启动之后，由于晶体管开关M2已经截止，所以启动电路不会对带隙基准电压源的正常工作产生影响。0022本发明电路在带隙基准电压源启动之前，直接通过电源给带隙基准电压源的负载提前充电，而不再需要传统的带隙基准电压源再次对负载充电，从而大大降低了大负载电容带隙基准电压源的启动时间，起到了启动加速的效果。0023图1为现有的带隙基准电压源电路原理图；图2为本发明的带有启动加速电路的带隙基准电。
14、压源电路原理图；图3为本发明的带有启动加速电路的带隙基准启动时间的仿真结果和现有的带隙基准启动时间的仿真结果，其中STARTUP_TIME1曲线为本发明的带有启动加速电路的带隙基准启动时间的仿真结果，STARTUP_TIME2曲线为现有的带隙基准启动时间的仿真结果,TIME为时间，V为电压，TRANSIENTRESPONSE为瞬态响应图。仿真时所使用的第一电阻R1的阻值为26K,负载电容CLOAD的大小为10PF,比较器的同相输入端电压值为109V，带隙基准电压源的正常输出电压值为12V。从图3可以看出，本发明的带有启动加速电路的带隙基准启动时间的仿真结果为068US，现有的带隙基准启动时间的仿真结果为660US，因此本发明的带隙基准电压源启动加速电路通过在带隙基准电压源启动之前，直接通过电源给带隙基准电压源的负载提前充电，大大降低了大负载电容带隙基准电压源的启动时间，起到了启动加速的效果，降低了带隙基准电压源的启动时间。0024以上所述仅为本发明的优选实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。说明书CN104132702A1/3页6图1说明书附图CN104132702A2/3页7图2说明书附图CN104132702A3/3页8图3说明书附图CN104132702A。