电流偏置电路技术领域
本发明涉及一种半导体集成电路，特别是涉及一种电流偏置电路。
背景技术
电流偏置电路在集成电路中被广泛应用，如图1所示，是现有第一种电流偏置电
路图；图1中PMOS管MP1和MP2互为镜像组成顶端电流镜，NMOS管MN1和MN2互为
镜像组成底端电流镜，顶端电流镜和底端电流镜的PMOS管和NMOS管分别连接形成2
条电流路径，其中NMOS管MN2的源极和地之间连接电阻R1，NMOS管MN1的源极接地；
NMOS管MN1的漏极和栅极连接NMOS管MN2的栅极，连接点为节点NBIAS。PMOS管MP1
的栅极连接PMOS管MP2的栅极和漏极，连接点为节点PBIAS，PMOS管MP1和MP2的
源极连接电源电压VDDA。
由PMOS管MP1和MP2和NMOS管MN1和MN2组成环路，环路说明如下：如果从节
点PBIAS处断开即PMOS管MP2的栅极和漏极断开，设PMOS管MP1的栅极为输入，PMOS
管MP2和NMOS管的MN2的漏极为输出，则路径：输入到PMOS管MP1到NMOS管MN1
到NMOS管MN2和电阻R1到输出(即In_MP1_MN1_(MN2+R1)_out)形成正反馈，而
路径：输入到PMOS管MP2到输出(即In_MP2_out)形成负反馈；环路的总体是正反
馈还是负反馈，由上述两条路径决定，环路要实现稳定输出，则要求环路为负反馈，
这需要通过调节NMOS管MN1和NMOS管MN2沟道的宽长比的比例即1：K和电阻R1的
值实现。
电源电压VDDA上电后，由PMOS管PM1和NMOS管MN1组成的电流路径的电流和
由PMOS管PM2和NMOS管MN2组成的电流路径的电流成比例，而NMOS管MN1的栅源
电压和NMOS管MN2的栅源电压不相等，利用成比例的电流和栅源电压差能使由PMOS
管PM1和NMOS管MN1组成的电流路径的电流和电源电压无关，也即形成基准电流，
由于镜像关系可知由PMOS管PM2和NMOS管MN2组成的电流路径的电流也和电源电压
无关。
如图1所示的现有第一种电流偏置电路的缺点是，由PMOS管PM1和NMOS管MN1
组成的电流路径的电流和由PMOS管PM2和NMOS管MN2组成的电流路径的电流都不是
很稳定，也即实际值相对于所要设定的值会有较大的偏差。为了提高两条电流路径中
的电流的稳定性，现有技术中采用了如图2所示的现有第二种电流偏置电路，在图1
的基础上，第二种电流偏置电路在PMOS管MP1和NMOS管MN1的路径上增加了PMOS
管MP4，而在PMOS管MP2和NMOS管MN2的路径上增加了NMOS管MN4，由PMOS管MP1
和MP4组成共源共栅结构(Cascode)，其中PMOS管MP4的栅极即节点PB2的偏置电
压由偏置路径提供，偏置路径由PMOS管MP3和NMOS管MN3串联而成；由NMOS管MN2
和NMOS管MN4组成共源共栅结构，其中NMOS管MN4直接选用nativeNMOS管；native
NMOS管直接形成于外延层中的NMOS管，不需要制作阱区，故nativeNMOS管的阈值
电压为零或负值，也即nativeNMOS在接近0的栅极偏压就能导通，所以选用native
NMOS管后，NMOS管MN4不需要单独设置偏置路径，将NMOS管MN4的栅极直接和NMOS
管MN1的栅极连接即可。由图2可知，PMOS管MP1和MP4组成的共源共栅结构能使
PMOS管MP1的漏极电压稳定，原因为PMOS管MP1的漏极电压等于PMOS管MP4的源极
电压，而PMOS管MP4的源极电压约等于栅极电压(相差一个阈值电压)，而PMOS管
MP4的栅极电压直接连接比较恒定的偏置电压，故最终能使PMOS管MP1的漏极电压稳
定；同理，NMOS管MN2和MN4组成的共源共栅结构能使NMOS管MN2的漏极电压稳定。
PMOS管MP1的漏极电压和NMOS管MN2的漏极电压稳定能提高两个电流路径的稳定性，
最终使实际输出电流和设定的输出电流一致性好。
图2中由PMOS管MP3和NMOS管MN3组成得到偏置路径直接连接在电源电压和地
GNDA之间。其中采用的电阻R1比较大，大电阻的R1会消耗电路的面积，增加成本。
发明内容
本发明所要解决的技术问题是提供一种电流偏置电路，能节约电阻面积，降低成
本。
为解决上述技术问题，本发明提供的电流偏置电路包括：第一电流镜、第二电流
镜和偏置路径。
所述第一电流镜包括互为镜像的第一PMOS管和第二PMOS管。
所述第二电流镜包括互为镜像的第一NMOS管和第二NMOS管。
所述第一PMOS管的漏极电流通过第三PMOS管和所述第一NMOS管的漏极电流连
接形成第一电流路径。
所述第二PMOS管的漏极电流通过第三NMOS管和所述第二NMOS管的漏极电流连
接形成第二电流路径。
所述第一NMOS管的源极接地，所述第二NMOS管的源极和地之间连接有第一电阻；
所述第一NMOS管的漏极和栅极都连接所述第二NMOS管的栅极。
所述第一PMOS管的源极和所述第二PMOS管的源极都接电源电压，所述第一PMOS
管的栅极连接所述第二PMOS管的栅极和漏极。
所述第三PMOS管的源极连接所述第一PMOS管的漏极，所述第三PMOS管的漏极
连接所述第一NMOS管的漏极电流，所述第三PMOS管的栅极连接第一偏置电压。
所述第三NMOS管的源极连接所述第二NMOS管的漏极，所述第三NMOS管的漏极
连接所述第二PMOS管的漏极电流，所述第三NMOS管的栅极连接第二偏置电压。
所述第一电阻使所述第一NMOS管的栅源电压和所述第二NMOS管的栅源电压不相
等，利用所述第一NMOS管和所述第二NMOS管之间的栅源电压差以及所述第一电流路
径和所述第二电流路径的电流成比例的关系使所述第一电流镜和所述第二电流镜形
成一个稳定的负反馈环路并输出和电源电压无关的基准电流。
所述第一PMOS管和所述第三PMOS管组成第一共源共栅结构，所述第一共源共栅
结构使所述第一PMOS管的漏极电压稳定；所述第二NMOS管和所述第三NMOS管组成
第二共源共栅结构，所述第二共源共栅结构使所述第二NMOS管的漏极电压稳定；通
过使所述第一PMOS管的漏极电压和所述第二NMOS管的漏极电压稳定来提高所述第一
电流路径和所述第二电流路径的电流稳定性。
所述偏置路径提供所述第一偏置电压到所述第三PMOS管的栅极，所述偏置路径
的电流输出端通过所述第一电阻接地，用以增加所述第一电阻通过的电流，从而使所
述第一电阻取更小的值就能得到所述基准电流所需的所述第一NMOS管和所述第二
NMOS管之间的栅源电压差。
进一步的改进是，所述第三NMOS管选用nativeNMOS管，所述第三NMOS管的栅
极直接连接所述第一NMOS管的栅极。
进一步的改进是，所述偏置路径包括第四PMOS管和第四NMOS管，所述第四PMOS
管的源极连接电源电压，所述第四PMOS管的栅极和漏极、所述第三PMOS管的栅极
以及所述第四NMOS管的漏极连接在一起；所述第四NMOS管的源极连接所述第二NMOS
管的源极，所述第四NMOS管的栅极连接所述第一NMOS管的栅极。
本发明通过现有第二种具有共源共栅的电流路径的基础上，通过将偏置路径的电
流通过第一电阻接地，相对于于将偏置路径的电流直接接地，本发明增加了第一电
阻的电流，使得为了在第一电阻两端获得相等电压时所需要的第一电阻的值会变小，
第一电阻的变小能使得电阻面积得到节约，所以本发明能节约电阻面积，降低成本。
同时，本发明仅是将偏置路径的电流通过第一电阻接地即可实现节约电阻面积，
不会对组成环路的两条电流路径产生任何影响，所以不会增加额外的功耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种电流偏置电路图；
图2是现有第二种电流偏置电路图；
图3是本发明实施例电流偏置电路图。
具体实施方式
如图3所示，是本发明实施例电流偏置电路图。本发明实施例电流偏置电路包括：
第一电流镜、第二电流镜和偏置路径。
所述第一电流镜包括互为镜像的第一PMOS管MP1和第二PMOS管MP2。
所述第二电流镜包括互为镜像的第一NMOS管MN1和第二NMOS管MN2。
所述第一PMOS管MP1的漏极电流通过第三PMOS管MP4和所述第一NMOS管MN1
的漏极电流连接形成第一电流路径。
所述第二PMOS管MP2的漏极电流通过第三NMOS管MN4和所述第二NMOS管MN2
的漏极电流连接形成第二电流路径。
所述第一NMOS管MN1的源极接地，所述第二NMOS管MN2的源极和地之间连接有
第一电阻R1；所述第一NMOS管MN1的漏极和栅极都连接所述第二NMOS管MN2的栅极。
所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极都接电源电压VDDA，
所述第一PMOS管MP1的栅极连接所述第二PMOS管MP2的栅极和漏极。
所述第三PMOS管MP4的源极连接所述第一PMOS管MP1的漏极，所述第三PMOS
管MP4的漏极连接所述第一NMOS管MN1的漏极电流，所述第三PMOS管MP4的栅极连
接第一偏置电压。
所述第三NMOS管MN4的源极连接所述第二NMOS管MN2的漏极，所述第三NMOS
管MN4的漏极连接所述第二PMOS管MP2的漏极电流，所述第三NMOS管MN4的栅极连
接第二偏置电压。
所述第一电阻R1使所述第一NMOS管MN1的栅源电压和所述第二NMOS管MN2的
栅源电压不相等，利用所述第一NMOS管MN1和所述第二NMOS管MN2之间的栅源电压
差以及所述第一电流路径和所述第二电流路径的电流成比例的关系使所述第一电流
镜和所述第二电流镜形成一个稳定的负反馈环路并输出和电源电压VDDA无关的基准
电流。
所述第一PMOS管MP1和所述第三PMOS管MP4组成第一共源共栅结构，所述第一
共源共栅结构使所述第一PMOS管MP1的漏极电压稳定；所述第二NMOS管MN2和所述
第三NMOS管MN4组成第二共源共栅结构，所述第二共源共栅结构使所述第二NMOS管
MN2的漏极电压稳定；通过使所述第一PMOS管MP1的漏极电压和所述第二NMOS管MN2
的漏极电压稳定来提高所述第一电流路径和所述第二电流路径的电流稳定性。
所述偏置路径提供所述第一偏置电压到所述第三PMOS管MP4的栅极，所述偏置
路径的电流输出端通过所述第一电阻R1接地，用以增加所述第一电阻R1通过的电流，
从而使所述第一电阻R1取更小的值就能得到所述基准电流所需的所述第一NMOS管
MN1和所述第二NMOS管MN2之间的栅源电压差。
本发明实施例中，所述第三NMOS管MN4选用nativeNMOS管，所述第三NMOS管
MN4的栅极直接连接所述第一NMOS管MN1的栅极。
所述偏置路径包括第四PMOS管MP3和第四NMOS管MN3，所述第四PMOS管MP3
的源极连接电源电压VDDA，所述第四PMOS管MP3的栅极和漏极、所述第三PMOS管
MP4的栅极以及所述第四NMOS管MN3的漏极连接在一起；所述第四NMOS管MN3的源
极连接所述第二NMOS管MN2的源极，所述第四NMOS管MN3的栅极连接所述第一NMOS
管MN1的栅极。
比较图2和图3可知，本发明实施例通过将偏置路径的电流通过第一电阻R1接
地，使得第一电阻R1的通过电流增加，这样在需要在第一电阻R1的两端产生相同
的电压时，本发明实施例的第一电阻R1的取值会更小，所以能够节约第一电阻R1
的面积。另外，由于第四NMOS管MN3的源极连接到第二NMOS管MN3的源极，如果
本发明实施例的偏置路径的电流和图2的取值相同的话，由于本发明实施例的第四
NMOS管MN3的栅源电压变小，这时需要增加第四NMOS管MN3的沟道的宽度和长度的
比值来使本发明实施例和图2的偏置路径的电流相同。假定，图2中的两个电流路
径的电流和偏置路径的电流相等，此时NMOS管MN1和MN2和MN3的沟道的宽度和长
度的比值为1：K：1；则如果本发明实施例中也同样需要使两个电流路径的电流和偏
置路径的电流相等时，此时NMOS管MN1和MN2和MN3的沟道的宽度和长度的比值需
要变更为1：K：K。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限
制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这
些也应视为本发明的保护范围。