《一种高频科氏质量流量计数字信号处理系统.pdf》由会员分享，可在线阅读，更多相关《一种高频科氏质量流量计数字信号处理系统.pdf（7页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104132700A43申请公布日20141105CN104132700A21申请号201410308594222申请日20140701G01F1/8420060171申请人宁波摩米创新工场电子科技有限公司地址315100浙江省宁波市鄞州区学士路298号505、510室72发明人刘霖张树民谭良54发明名称一种高频科氏质量流量计数字信号处理系统57摘要本发明涉及一种高频科氏质量流量计数字信号处理系统，包括第一信号调理模块、第二信号调理模块、第一ADC模块和第二ADC模块组成信号调理与ADC模块；DSP芯片采用TMS320C6726芯片；具有相同接口形式的外围设备FRAM存储器芯。
2、片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接，通过各自的片选信号来控制每个外围设备。针对高频科氏质量流量传感器的信号处理，采用具有强大运算能力和高处理速度的TMS320C6726芯片作为核心处理器，发明一种高频科氏质量流量计信号处理系统，实现基于过零检测与DTFT算法两套算法，解决了针对高频传感器信号提高采样频率后算法无法保证实时性的问题。51INTCL权利要求书1页说明书3页附图2页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图2页10申请公布号CN104132700ACN104132700A1/1页21一种高频科氏质量流量计数字信。
3、号处理系统，包括DSP芯片、第一信号调理模块、第二信号调理模块、恒流源、PT100铂电阻、第一ADC模块、第二ADC模块、第三ADC模块、模拟驱动模块、外扩FLASH模块、PWM输出模块、电流输出模块、外扩UART模块、HART调制模块、人机接口模块、掉电保护模块和系统软件；所述第一信号调理模块、第二信号调理模块、第一ADC模块和第二ADC模块组成信号调理与ADC模块；所述DSP芯片采用TMS320C6726芯片；具有相同接口形式的外围设备FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接，通过各自的片选信号来控制每个外围设备。2如权利要求1所述的处理系。
4、统，其特征在于所述的外扩UART模块采用SC16IS762双通道UART扩展芯片；该芯片的接口方式为SPI形式，芯片的SDI、SDO、SCLK引脚分别连接至DSP系统中SPI总线SPIDI、SPICLK、SPIDO上，片选信号连接至DSP上使能为GPIO功能的ACLKR1引脚上；电路中使用外部有源晶体振荡器；P4接口输出连接电平转换电路后，实现RS232通讯或RS485通讯；RS232通讯电平转换芯片使用TRSF3220E；RS485通讯电平转换电路使用SP384芯片。权利要求书CN104132700A1/3页3一种高频科氏质量流量计数字信号处理系统技术领域0001本发明涉及流量检测领域，具体。
5、涉及到一种高频科氏质量流量计数字信号处理系统。背景技术0002科里奥利质量流量计（以下简称科氏质量流量计）是目前研究最多、最有前途的直接式质量流量测量仪器。科氏质量流量计由一次仪表和二次仪表组成，一次仪表包括检测管或称流量管、磁电式速度传感器或者光电式位移传感器、激振器和温度传感器；二次仪表又称为变送器，主要包括驱动电路、信号调理电路和信号处理单元，主要负责对一次仪表的驱动，流量、密度等参数的计算，以及人机交互。根据检测管的形状，科氏流量计大体上可分为弯管型（包括U形管、S形管、形管、形管、B形管等）、微弯型和直管型三大类。目前发展较为成熟的弯管型科氏流量计固有频率较低，一般为70150HZ，。
6、检测管振动时产生的相位差较大，信号处理相对容易，测量精度高（U型科氏质量流量计测量精度可达到01以上）；但这种形状的流量计整机重量和尺寸大，在有些场合无法安装，使用受到限制。相比之下，微弯型和直管型科氏质量流量计具有无附加压力损失、抗干扰、防腐、易清洗、耐磨等优点，且整机结构紧凑，体积小，重量轻，便于安装使用。0003为了解决现有技术中的上述不足，本发明提出了一种新的解决方案。发明内容0004本发明的目的是提供一种高频科氏质量流量计数字信号处理系统。0005为达上述目的，本发明所采用的技术方案是提供一种高频科氏质量流量计数字信号处理系统，包括DSP芯片、第一信号调理模块、第二信号调理模块、恒流。
7、源、PT100铂电阻、第一ADC模块、第二ADC模块、第三ADC模块、模拟驱动模块、外扩FLASH模块、PWM输出模块、电流输出模块、外扩UART模块、HART调制模块、人机接口模块、掉电保护模块和系统软件；第一信号调理模块、第二信号调理模块、第一ADC模块和第二ADC模块组成信号调理与ADC模块；所述DSP芯片采用TMS320C6726芯片；具有相同接口形式的外围设备FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接，通过各自的片选信号来控制每个外围设备。0006优选的，外扩UART模块采用SC16IS762双通道UART扩展芯片；该芯片的接口方式为S。
8、PI形式，芯片的SDI、SDO、SCLK引脚分别连接至DSP系统中SPI总线SPIDI、SPICLK、SPIDO上，片选信号连接至DSP上使能为GPIO功能的ACLKR1引脚上；电路中使用外部有源晶体振荡器；P4接口输出连接电平转换电路后，实现RS232通讯或RS485通讯；RS232通讯电平转换芯片使用TRSF3220E；RS485通讯电平转换电路使用SP384芯片。0007综上所述，本发明具有以下优点根据高频微弯型和直管型科氏质量流量传感器信号的特点，搭建基于TMS320C6726芯说明书CN104132700A2/3页4片的处理系统，解决了原有C2000系列DSP芯片执行算法速度不够快的。
9、问题，从而保证了执行速度和测量精度。根据高频微弯型和直管型科氏质量流量传感器信号的特点，搭建基于TMS320C6726芯片的处理系统，解决了原有C2000系列DSP芯片执行算法速度不够快的问题，从而保证了执行速度和测量精度。附图说明0008图1为本发明系统的硬件总体框图；图2为本发明系统的SPI总线结构图；图3是DSP供电电路结构图；图4为图3的部分原理图；图5是DSP与外扩FLASH模块电路连接框图。具体实施方式0009下面结合附图对本发明的具体实施方式做详细的说明。0010参考图1，本发明的一个实施例中，提供了一种高频科氏质量流量计数字信号处理系统，包括DSP芯片、第一信号调理模块、第二信。
10、号调理模块、恒流源、PT100铂电阻、第一ADC模块、第二ADC模块、第三ADC模块、模拟驱动模块、外扩FLASH模块、PWM输出模块、电流输出模块、外扩UART模块、HART调制模块、人机接口模块、掉电保护模块和系统软件；第一信号调理模块、第二信号调理模块、第一ADC模块和第二ADC模块组成信号调理与ADC模块；所述DSP芯片采用TMS320C6726芯片；具有相同接口形式的外围设备FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接，通过各自的片选信号来控制每个外围设备。0011本发明的另一个实施例中，外扩UART模块采用SC16IS762双通道UAR。
11、T扩展芯片；该芯片的接口方式为SPI形式，芯片的SDI、SDO、SCLK引脚分别连接至DSP系统中SPI总线SPIDI、SPICLK、SPIDO上，片选信号连接至DSP上使能为GPIO功能的ACLKR1引脚上；电路中使用外部有源晶体振荡器；P4接口输出连接电平转换电路后，实现RS232通讯或RS485通讯；RS232通讯电平转换芯片使用TRSF3220E；RS485通讯电平转换电路使用SP384芯片。0012为了减小GPIO的使用，相同接口形式的外设，例如，FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接。SPI总线结构图如图2所示。需要说明的是，图1。
12、表示了发明系统的各个模块，而图2中为具体模块中的芯片，包含于图1中的各个模块。其中，掉电保护模块包含掉电监测和FRAM存储两个部分，而SPI总线只需访问FRAM存储器；人机接口模块包含液晶和按键等，但是，SPI总线只控制液晶控制器。SPIDI、SPICLK和SPIDO的时序分别由引脚AHCLKX0、AMUTE0、AHCLKX0的GPIO功能模拟。外设芯片的片选信号分别与DSP的一个GPIO功能引脚相连，通过各自的片选信号来控制每个外设。为了减小GPIO的使用，相同接口形式的外设，例如，FRAM存储器芯片、UART芯片、液晶控制器、DDS芯片和电流输出芯片，采用总线的形式连接。SPI总线结构图如。
13、图2所示。需要说明的是，图1表示了发明系统的各个模块，而图2中为具体模块中的芯片，包含于图1中的各个模块。其中，掉电保护模块包含掉电监测和FRAM存储两个部分，而SPI总线只需访问FRAM存储器；人机接口模块包含液晶和按键等，但是，SPI总线只控制液晶控制器。说明书CN104132700A3/3页5SPIDI、SPICLK和SPIDO的时序分别由引脚AHCLKX0、AMUTE0、AHCLKX0的GPIO功能模拟。外设芯片的片选信号分别与DSP的一个GPIO功能引脚相连，通过各自的片选信号来控制每个外设。0013图3是DSP供电电路结构图，图4是部分原理图。为了兼顾电源质量和效率，本发明中供电电。
14、路分为两路大电流一路采用DC/DCLDO的方案，小电流直接经过LDO转换得到。其中，使用降压型DC/DCTPS54160作为前端预降压电路，将5V降至27V，其转换效率在输出电流05A左右时可达85。使用TPS70445作为双路独立LDO转换芯片，33V输出电流可达1A，12V输出电流可达2A；同时还兼有上电复位和手动复位功能。实际测试表明，正常工作时，5V电压的输入电流约为043A，12V电压的输出电流约为056A，33V电压的输出电流约为006A，电源纹波小于20MV，计算电源效率约为40。而若采用双路LDO供电，电源效率最高为28。图3是DSP供电电路结构图，图4是部分原理图。为了兼顾电。
15、源质量和效率，本发明中供电电路分为两路大电流一路采用DC/DCLDO的方案，小电流直接经过LDO转换得到。其中，使用降压型DC/DCTPS54160作为前端预降压电路，将5V降至27V，其转换效率在输出电流05A左右时可达85。使用TPS70445作为双路独立LDO转换芯片，33V输出电流可达1A，12V输出电流可达2A；同时还兼有上电复位和手动复位功能。实际测试表明，正常工作时，5V电压的输入电流约为043A，12V电压的输出电流约为056A，33V电压的输出电流约为006A，电源纹波小于20MV，计算电源效率约为40。而若采用双路LDO供电，电源效率最高为28。0014图5是DSP与外扩F。
16、LASH模块电路连接框图。FLASH芯片为异步存储器，因此将其片选信号CE与DSP芯片EMIF模块异步存储器的使能引脚EM_CS2相连。FLASH数据线的位数决定了DSP芯片引脚EM_BA0和EM_BA1连接方式。本发明中FLASH数据线为16位，根据DSP芯片手册，将DSP的引脚EM_BA1连至FLASH的地址线A0，EM_BA0悬空。FLASH大小为128K16BIT，访问时需要16根数据总线和17根地址总线，为此，FLASH数据总线DQ150分别与DSP芯片外扩存储器数据线引脚EMD150相连。由于DSP外扩地址总线数量有限，只有EM_A120共13根地址线，加上前面的EM_BA1，最多。
17、能够访问的外部存储器容量为16K16BIT。因此，需要使用额外的4个GPIO作为高位地址总线，在配置GPIO口之前，FLSAH的初始地址应为0H，所以GPIO需要接电阻下拉。图5是DSP与外扩FLASH模块电路连接框图。FLASH芯片为异步存储器，因此将其片选信号CE与DSP芯片EMIF模块异步存储器的使能引脚EM_CS2相连。FLASH数据线的位数决定了DSP芯片引脚EM_BA0和EM_BA1连接方式。本发明中FLASH数据线为16位，根据DSP芯片手册，将DSP的引脚EM_BA1连至FLASH的地址线A0，EM_BA0悬空。FLASH大小为128K16BIT，访问时需要16根数据总线和17根地址总线，为此，FLASH数据总线DQ分别与DSP芯片外扩存储器数据线引脚EMD150相连。由于DSP外扩地址总线数量有限，只有EM_A120共13根地址线，加上前面的EM_BA1，最多能够访问的外部存储器容量为16K16BIT。因此，需要使用额外的4个GPIO作为高位地址总线，在配置GPIO口之前，FLSAH的初始地址应为0H，所以GPIO需要接电阻下拉。说明书CN104132700A1/2页6图1图2图3图4说明书附图CN104132700A2/2页7图5说明书附图CN104132700A。