《层叠陶瓷电子部件的制造方法.pdf》由会员分享，可在线阅读，更多相关《层叠陶瓷电子部件的制造方法.pdf（25页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103597563 A (43)申请公布日 2014.02.19 CN 103597563 A (21)申请号 201280028907.8 (22)申请日 2012.04.25 2011-133031 2011.06.15 JP H01G 4/30(2006.01) H01G 4/12(2006.01) H01G 4/224(2006.01) (71)申请人 株式会社村田制作所 地址 日本京都府 (72)发明人 浜中建一 伊藤英治 山下泰治 冈岛健一 松井透悟 (74)专利代理机构 中科专利商标代理有限责任 公司 11021 代理人 李逸雪 (54) 发明名称 层叠。
2、陶瓷电子部件的制造方法 (57) 摘要 本发明提供一种可通过对于层叠体芯片的侧 面具有所期望的绝缘体部的厚度而获得电气特性 稳定的高可靠性的层叠陶瓷电子部件的层叠陶 瓷电子部件的制造方法。本发明的层叠陶瓷电子 部件的制造方法包括如下工序 ： 准备形成为内部 电极的两侧端缘于侧面露出的层叠体芯片 ； 将层 叠体芯片的一个侧面及另一个侧面抵压至具有 任意体积的沟槽且在上述体积的沟槽内填充有 绝缘体部用膏的金属板， 在将层叠体芯片自金属 板拉离时使金属板向任意方向摇动， 从而形成第 一绝缘体部及第二绝缘体部 ； 进而对形成有第一 绝缘体部及第二绝缘体部的层叠体芯片进行烧 制。绝缘体部用膏的特征在于粘。
3、度为 500Pa s 2500Pas、 且无机固形物的含量 C(vol ) 满足 特定条件。 (30)优先权数据 (85)PCT国际申请进入国家阶段日 2013.12.12 (86)PCT国际申请的申请数据 PCT/JP2012/061010 2012.04.25 (87)PCT国际申请的公布数据 WO2012/172871 JA 2012.12.20 (51)Int.Cl. 权利要求书 1 页 说明书 17 页 附图 6 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书17页 附图6页 (10)申请公布号 CN 103597563 A CN 103597。
4、563 A 1/1 页 2 1. 一种层叠陶瓷电子部件的制造方法， 其包括如下工序 ： 准备层叠有多个陶瓷层和多个内部电极、 且形成为上述内部电极的两侧端缘于侧面露 出的层叠体芯片 ； 排列多个上述层叠体芯片， 将上述层叠体芯片的一个侧面抵压至具有任意体积的沟槽 且在上述体积的沟槽内填充有包含陶瓷膏的绝缘体部用膏的金属板， 在将上述层叠体芯片 自上述金属板拉离时使上述金属板或上述层叠体芯片向任意方向摇动， 从而在上述一个侧 面上涂敷上述绝缘体部用膏而形成第一绝缘体部 ； 将上述层叠体芯片的另一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内 填充有绝缘体部用膏的金属板， 在将上述层叠体芯片自。
5、上述金属板拉离时使上述金属板或 上述层叠体芯片向任意方向摇动， 从而在上述另一个侧面上涂敷上述绝缘体部用膏而形成 第二绝缘体部 ； 以及 对形成有上述第一绝缘体部及上述第二绝缘体部的层叠体芯片进行烧制， 上述绝缘体部用膏的特征在于粘度为 500Pas 2500Pas、 且无机固形物的含量 C 满足 C (St (V 2)100， 式中的 C 为无机固形物的含量且其单位为 vol， t 为绝缘层的保证厚度且其单位为 m， S 为绝缘层形成面的面积且其单位为 m2， V 为与每个芯片相对应的金属板的沟槽体 积且其单位为 m3。 2. 如权利要求 1 所述的层叠陶瓷电子部件的制造方法， 其中， 构成。
6、上述绝缘体部用膏的溶剂成分与上述层叠体芯片中所含有的粘合剂成分不相溶。 权 利 要 求 书 CN 103597563 A 2 1/17 页 3 层叠陶瓷电子部件的制造方法 技术领域 0001 本发明涉及层叠陶瓷电容器等层叠陶瓷电子部件的制造方法。 背景技术 0002 先前， 层叠陶瓷电子部件烧制前的层叠体芯片的制造是通过于陶瓷生片上纵横地 印刷多个相当于一个层叠体芯片的内部电极， 且按所需数量将该陶瓷生片层叠并压接后， 切割为单个芯片状而进行的。于该方法中， 在陶瓷生片的层叠位置的精度或用于切割为层 叠体芯片的形状的位置精度的关系上， 必需确保层叠体芯片的侧面 ( 无引出电极的面 ) 上 的绝。
7、缘体部具有一定宽度。因此， 存在因设置该绝缘体部而导致层叠体芯片的尺寸增大的 情形或由于内部电极的面积减小而使取得电容变小等问题。此外， 印刷有内部电极的部分 仅增厚相当于内部电极的厚度。 因此， 若电极层叠数增多， 则印刷有内部电极的部分与绝缘 体部之间会产生较大的高低差。 亦存在因受到该高低差的影响而于烧制后的层叠体芯片中 产生构造缺陷的问题。 0003 作为改善上述问题点的方法， 例如提出有如下所述的层叠陶瓷电容器的制造方 法。 即， 该层叠陶瓷电容器的制造方法是如下方法 ： 对陶瓷生片以条纹状印刷成为内部电极 的导电膜， 且按所需数量将该陶瓷生片层叠并压接后， 切割为单个层叠体芯片， 。
8、从而制造层 叠体芯片。而且， 在如图 7 所示那样的绝缘体部形成装置 1 中， 在水平的金属板 2 上形成绝 缘体部用膏3的涂膜， 该绝缘体部用膏3是使层叠体芯片中所使用的陶瓷材料共享、 且使用 了如不溶解层叠体那样的溶剂。其后， 对于该涂膜， 通过对由保持板 4 所保持的层叠体芯片 5 的侧面涂敷绝缘体部用膏 3， 从而在层叠体芯片 5 上形成绝缘体部 ( 参照专利文献 1)。 0004 先前技术文献 0005 专利文献 0006 专利文献 1 ： 日本专利特开昭 61-248413 号公报 发明内容 0007 发明所要解决的问题 0008 然而， 作为绝缘体部用膏， 即便设为于层叠体芯片的。
9、侧面与该层叠体中所使用的 陶瓷材料共享、 且使用了如不溶解层叠体那样的溶剂， 亦存在如下问题 ： 在通过如上所述那 样的先前的方法对层叠体芯片的侧面涂敷了绝缘体部用膏的情况下， 层叠体芯片的棱部中 的涂敷厚度超过可维持电气特性的容许范围而变薄， 或无法平滑地涂敷等。 0009 因此， 本发明的主要目的在于提供一种可通过对于层叠体芯片的侧面具有所期望 的绝缘体部的厚度， 而获得电气特性稳定的高可靠性的层叠陶瓷电子部件的层叠陶瓷电子 部件的制造方法。此外， 提供一种可获得抑制层叠陶瓷电子部件的外观质量下降的层叠陶 瓷电子部件的层叠陶瓷电子部件的制造方法。 0010 用于解决问题的技术手段 0011。
10、 本发明所涉及的层叠陶瓷电子部件的制造方法包括如下工序 ： 准备层叠有多个 说 明 书 CN 103597563 A 3 2/17 页 4 陶瓷层和多个内部电极、 且形成为内部电极的两侧端缘于侧面露出的层叠体芯片 ； 排列多 个层叠体芯片， 将层叠体芯片的一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽 内填充有包含陶瓷膏的绝缘体部用膏的金属板， 在将层叠体芯片自金属板拉离时使金属板 或层叠体芯片向任意方向摇动， 从而在一个侧面上涂敷绝缘体部用膏而形成第一绝缘体 部 ； 将层叠体芯片的另一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充 有绝缘体部用膏的金属板， 在将层叠体芯片自金属板。
11、拉离时使金属板或层叠体芯片向任 意方向摇动， 从而在另一个侧面上涂敷绝缘体部用膏而形成第二绝缘体部 ； 以及对形成有 第一绝缘体部及第二绝缘体部的层叠体芯片进行烧制， 绝缘体部用膏的特征在于粘度为 500Pas 2500Pas、 且无机固形物的含量 C(vol ) 满足 C (St/(V 2)100， 式中的 C 为无机固形物的含量 (vol )， t 为绝缘层的保证厚度 (m)， S 为绝缘层形成面 的面积 (m2)， V 为与每个芯片相对应的金属板的沟槽体积 (m3)。 0012 此外， 在本发明所涉及的层叠陶瓷电子部件的制造方法中， 构成绝缘体部用膏的 溶剂成分优选为与层叠体芯片中所含有。
12、的粘合剂成分不相溶。 0013 发明效果 0014 根据本发明所涉及的层叠陶瓷电子部件的制造方法， 通过将绝缘体部用膏的粘度 设定为 500Pas 以上且 2500Pas 以下， 且陶瓷原料的含量满足上述数式， 而在层叠体芯 片的侧面形成绝缘体部时， 可抑制该绝缘体部的涂敷厚度的不均， 从而如角状突起等的涂 敷形状无异常， 进而可制造实测厚度不低于保证厚度的层叠陶瓷电子部件。 因此， 可通过对 于层叠体芯片的侧面具有所期望的绝缘体部的厚度， 而获得电气特性稳定的高可靠性的层 叠陶瓷电子部件。 0015 此外， 在本发明所涉及的层叠陶瓷电子部件的制造方法中， 可通过对于绝缘体部 用膏中所含有的膏。
13、溶剂使用不溶解形成有层叠体芯片的陶瓷层的粘合剂成分的溶媒， 而获 得电气特性稳定的层叠陶瓷电子部件。 0016 本发明的上述目的、 其他目的、 特征及优势根据以下用于实施发明的方式的说明 而更加明确。 附图说明 0017 图 1 是表示通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶 瓷电子部件的外观的一例的简要立体图。 0018 图 2 是表示通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶 瓷电子部件的 A-A 线处的剖面的剖面图解图。 0019 图 3 是表示了在本发明所涉及的层叠陶瓷电子部件的制造方法中制造层叠体芯 片的制造工序的简要图， 图 3(a) 是在所准备的。
14、陶瓷生片上以带状印刷有导电膜的状态的 图， 图3(b)是表示了层叠第一及第二陶瓷生片的工序的图， 图3(c)是表示层叠体的简要立 体图。 0020 图 4(a) 是表示通过图 3 中所示的层叠体芯片的制造工序而制造出的层叠体芯片 的外观的一例的简要立体图， 图 4(b) 及图 4(c) 是分别用于说明内部电极的形状的平面剖 面图。 0021 图 5 是表示了在本发明所涉及的层叠陶瓷电子部件的制造方法中将绝缘体部用 说 明 书 CN 103597563 A 4 3/17 页 5 膏涂敷于层叠体芯片的工序的简要图， 图 5(a) 是表示了使层叠体芯片突入至具有沟槽的 金属板的状态的图， 图 5(b。
15、) 是表示了将层叠体芯片抵压至具有沟槽的金属板的状态的图， 图 5(c) 表示一面使层叠体芯片自具有沟槽的金属板摇动一面提拉的状态。 0022 图 6(a) 是表示通过图 5 中所示的将绝缘体部用膏涂敷于层叠体芯片的工序而制 造出的附有绝缘体部的层叠体芯片的外观的一例的简要立体图， 图 6(b) 及图 6(c) 是分别 用于说明内部电极的形状的平面剖面图。 0023 图 7 是表示在先前的层叠陶瓷电子部件的制造方法中将绝缘体部用膏涂敷于层 叠体芯片的工序的简要图。 0024 符号说明 0025 10 层叠陶瓷电子部件 0026 12 陶瓷胚体 0027 14a、 14b 外部电极 0028 1。
16、6a、 16b 陶瓷层 0029 18a 一个主面 0030 18b 另一个主面 0031 20a 一个侧面 0032 20b 另一个侧面 0033 22a 一个端面 0034 22b 另一个端面 0035 24a、 24b 内部电极 0036 26a、 26b 对置部 0037 28a、 28b 引出电极部 0038 30a、 30b 陶瓷生片 0039 32a、 32b 导电膜 0040 34a、 34b 间隙 0041 36 层叠体 0042 38 第一切割线 0043 40 第二切割线 0044 42 层叠体芯片 0045 44a、 44b 侧面部电极 0046 50 绝缘体部形成装置。
17、 0047 52 具有沟槽的金属板 0048 52a 沟槽部 0049 54 绝缘体部用膏 0050 56 保持板 0051 56a 主体部 0052 56b 保持部 0053 60 附有绝缘体部的层叠体芯片 0054 62a 第一绝缘体部 说 明 书 CN 103597563 A 5 4/17 页 6 0055 62b 第二绝缘体部 具体实施方式 0056 对通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部 件的一实施方式进行说明。图 1 表示作为由陶瓷胚体及外部电极构成的层叠陶瓷电子部件 的外观的一例的层叠陶瓷电子部件的简要立体图， 图 2 表示图 1 中所示的层叠陶瓷电。
18、子部 件的 A-A 线处的剖面的剖面图解图。 0057 通过本实施方式所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子 部件 10 包括陶瓷胚体 12、 以及形成于陶瓷胚体 12 的表面的外部电极 14a 及 14b。 0058 通过本实施方式所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子 部件 10 中所使用的陶瓷胚体 12 包括多个经层叠的陶瓷层 16a 及 16b。而且， 陶瓷胚体 12 形成为长方体状， 且具有 ： 沿长度(L)方向及宽度(W)方向延伸的一个主面18a及另一个主 面 18b、 沿长度 (L) 方向及高度 (T) 方向延伸的一个侧面 20a 及另一个侧面 2。
19、0b、 以及沿宽 度 (W) 方向及高度 (T) 方向延伸的一个端面 22a 及另一个端面 22b。此处， 层叠陶瓷电子部 件 10 在确保所需的电容的前提下， 要求其一个侧面 20a 及另一个侧面 20b 绝缘。再者， 陶 瓷胚体 12 优选在角部及棱部带有圆润度。 0059 陶瓷层 16a 及 16b 的材料可使用例如包含 BaTiO3、 CaTiO3、 SrTiO3及 CaZrO3等主 成分的电介质陶瓷。此外， 亦可使用在这些主成分中添加有 Mn 化合物、 Mg 化合物、 Si 化合 物、 Co 化合物、 Ni 化合物、 稀土类化合物等副成分的材料。此外， 亦可使用 PZT( 锆钛酸铅 。
20、) 系陶瓷等压电体陶瓷、 尖晶石系陶瓷等半导体陶瓷等。 0060 再者， 关于本实施方式所涉及的陶瓷胚体 12， 由于使用电介质陶瓷， 故而发挥电容 器的功能。 0061 陶瓷胚体12以由多个陶瓷层16a及16b夹持的方式具有多个内部电极24a及24b。 内部电极 24a 及 24b 的材料可使用例如 Ni、 Cu、 Ag、 Pd、 Ag-Pd 合金、 Au 等。烧制后的内部 电极 28a 及 28b 的厚度优选为 0.3 2.0m。此外， 烧制后的陶瓷层 16a 及 16b 的厚度优 选为 0.5 10m。 0062 内部电极 24a 具有对置部 26a 及引出电极部 28a。对置部 26a。
21、 与内部电极 24b 相 对置。引出电极部 28a 自对置部 26a 引出至陶瓷胚体 12 的一个端面 22a。而且， 内部电极 24a 的引出电极部 28a 的端部形成为延伸至陶瓷胚体 12 的一个端面 22a 而露出。 0063 此外， 内部电极 24b 与内部电极 24a 同样地， 具有与内部电极 24a 相对置的对置部 26b、 及自对置部 26b 引出至陶瓷胚体 12 的另一个端面 22b 的引出电极部 28b。内部电极 24b 的引出电极部 28b 的端部形成为延伸至陶瓷胚体 12 的另一个端面 22b 而露出。 0064 在陶瓷胚体 12 的一个端面 22a， 外部电极 14a 。
22、形成为经由引出电极部 28a 而与内 部电极 24a 电连接、 且覆盖一个端面 22a 及内部电极 24a。同样地， 在陶瓷胚体 12 的另一个 端面 22b， 外部电极 14b 形成为经由引出电极部 28b 而与内部电极 24b 电连接、 且覆盖另一 个端面 22b 及内部电极 24b。 0065 外部电极 14a 及 14b 的材料可使用例如 Cu、 Ni、 Ag、 Pd、 Ag-Pd 合金、 Au 等。其中， 优选使用例如 Cu、 Ni 等贱金属。外部电极 14a 及 14b 的厚度优选为 10 80m。 0066 其次， 对本发明所涉及的层叠陶瓷电子部件的制造方法相关的一实施方式进行说。
23、 说 明 书 CN 103597563 A 6 5/17 页 7 明。图 3(a) (c) 是表示了在本发明所涉及的一实施方式中的层叠陶瓷电子部件的制造 方法之中制造层叠体芯片的制造工序的简要图。 本发明所涉及的层叠陶瓷电子部件的制造 方法是包含如下工序的层叠陶瓷电子部件的制造方法， 即， 在多个陶瓷生片上印刷条纹状 电极并进行层叠而形成了层叠体之后， 切割该层叠体而制作于侧面部露出有电极的层叠体 芯片， 然后将层叠体芯片抵压至具有填充有绝缘体部用膏的任意体积的沟槽的金属板， 由 此在层叠体芯片上形成绝缘体部。以下进行详细说明。 0067 首先， 在制造层叠陶瓷电子部件 10 时， 将陶瓷材料。
24、粉末、 烧结助剂、 粘合剂及塑 化剂等混合而形成陶瓷浆料。陶瓷浆料例如使用刮刀成形法于承载膜上形成陶瓷生片。 继而， 准备多片陶瓷生片 30a 及 30b。粘合剂成分使用例如聚乙烯醇缩丁醛 (polyvinyl butyral)。此外， 塑化剂使用例如邻苯二甲酸二辛酯 (dioctyl phthalate)。 0068 继而， 如图 3(a) 所示， 在陶瓷生片 30a 的表面以带状互相平行地印刷多个导电膜 32a。此外， 在陶瓷生片 30b 的表面以带状互相平行地印刷多个导电膜 32b。在导电膜 32a 与导电膜 32a 之间适当地设置间隙 34a， 在导电膜 32b 与导电膜 32b 之间。
25、适当地设置间隙 34b。结果， 在陶瓷生片 30a 的表面， 导电膜 32a 形成为条纹状， 在陶瓷生片 30b 的表面， 导 电膜 32b 形成为条纹状。其次， 对印刷于陶瓷生片 30a 及 30b 的表面的导电膜 32a 及 32b 进行干燥。再者， 该导电膜 32a 成为层叠陶瓷电子部件 10 中的内部电极 24a， 导电膜 32b 成 为层叠陶瓷电子部件 10 中的内部电极 24a。导电膜 32a 及 32b 的材料包含导电成分、 粘合 剂成分及塑化剂。导电成分使用例如 Ni、 Cu、 Ag、 Pd、 Ag-Pd 合金、 Au 等。此外， 粘合剂成分 使用乙基纤维素 (ethyl ce。
26、llulose)。此外， 塑化剂使用例如醇酸树脂 (alkyd)。 0069 其后， 如图 3(b) 所示， 将呈条纹状地印刷有导电膜 32a 及 32b 的陶瓷生片 30a 及 30b 沿相对于导电膜 32a 及 32b 的印刷方向正交的方向， 以至少为了确保内部电极 24a 及 24b 中的引出电极部 28a 及 28b 所需的大小程度交替地错开而层叠。在以上述方式层叠的 陶瓷生片的上表面及下表面， 视需要堆积特定片数的未形成有导电膜的陶瓷生片。 继而， 按 压所堆积的陶瓷生片而使它们互相压接， 从而形成包含呈带状印刷的导电膜 32a 及 32b 的 层叠体 38。 0070 继而， 如图。
27、 3(c) 所示， 将所形成的层叠体 38 于长度 (L) 方向上以第一切割线 38 进行切割， 于宽度(W)方向上以第二切割线40进行切割， 由此制造层叠体芯片42。 此时， 在 层叠体芯片 42 中， 导电膜 32a 发挥作为内部电极 24a 的功能， 导电膜 32b 发挥作为内部电 极 24b 的功能。 0071 图 4(a) 是表示图 3 中所示的层叠体芯片的制造工序中所制造出的层叠体芯片的 外观的一例的简要立体图。自层叠体 38 切割出的层叠体芯片 42 与层叠陶瓷电子部件 10 同样地形成为长方体状， 且具有沿长度 (L) 方向及宽度 (W) 方向延伸的一个主面 18a 及另 一个。
28、主面 18b、 沿长度 (L) 方向及高度 (T) 方向延伸的一个侧面 20a 及另一个侧面 20b、 以 及沿宽度 (W) 方向及高度 (T) 方向延伸的一个端面 22a 及另一个端面 22b。 0072 图 4(b) 及 (c) 是分别用于说明内部电极的形状的平面剖面图。层叠体芯片 42 以 由多个陶瓷层 16a 及 16b 夹持的方式具有多个内部电极 24a 及 24b。因此， 层叠体芯片 42 是层叠多个陶瓷层 16a 及 16b 以及内部电极 24a 及 24b 而构成的。 0073 如图 4(b) 所示， 内部电极 24a 具有对置部 26a、 引出电极部 28a、 侧面部电极 4。
29、4a 及侧面部电极 44b。而且， 引出电极部 28a 自对置部 26a 引出至层叠体芯片 42 的一个端面 说 明 书 CN 103597563 A 7 6/17 页 8 22a。而且， 内部电极 24a 的引出电极部 28a 的端部形成为延伸至层叠体芯片 42 的一个端 面 22a 而露出。此外， 侧面部电极 44a 于层叠体芯片 42 的一个侧面 20a 露出， 侧面部电极 44b 于层叠体芯片 42 的另一个侧面 20b 露出。 0074 此外， 如图 4(c) 所示， 内部电极 24b 具有对置部 26b、 引出电极部 28b、 侧面部电极 44a 及侧面部电极 44b。而且， 引出。
30、电极部 28b 自对置部 26b 引出至层叠体芯片 42 的另一 个端面 22b。而且， 内部电极 24b 的引出电极部 28b 的端部形成为延伸至层叠体芯片 42 的 另一个端面 22b 而露出。此外， 侧面部电极 44a 于层叠体芯片 42 的一个侧面 20a 露出， 侧 面部电极 44b 于层叠体芯片 42 的另一个侧面 20b 露出。 0075 其次， 对用于在层叠体芯片上形成绝缘体部的工序进行说明。 通过该工序， 为了覆 盖所露出的侧面部电极 44a 及 44b， 而对通过上述方法所制造出的层叠体芯片 42 的一个侧 面 20a 及另一个侧面 20b 涂敷绝缘体部用膏。首先， 对在层。
31、叠体芯片 42 上涂敷绝缘体部用 膏的工序中所使用的绝缘体部形成装置 50 进行说明。 0076 如图 5(a) 所示， 绝缘体部形成装置 50 包括具有沟槽的金属板 52、 绝缘体部用膏 54 及保持板 56。除此以外， 虽省略了图示， 但绝缘体部形成装置 50 还包括用于将绝缘体部 用膏 54 填充至具有沟槽的金属板 52 的刮浆板 (squeegee)、 及用于使保持有层叠体芯片 42 的保持板 56 以上下左右方向等任意形式摇动或移动的保持板摇动移动机构等。 0077 绝缘体部形成装置 50 是如下装置 ： 针对绝缘体部用膏 54， 通过刮浆板动作将绝缘 体部用膏 54 填充至形成于具。
32、有沟槽的金属板 52 的沟槽部后， 使层叠体芯片 42 浸渍于填充 有该绝缘体部用膏 54 的具有沟槽的金属板 52 来形成绝缘体部， 由此制造附有绝缘体部的 层叠体芯片。 0078 具有沟槽的金属板 52 是为了供给用于向层叠体芯片 42 涂敷的绝缘体部用膏 54 而设置的。具有沟槽的金属板 52 在金属板上形成有多个沟槽部 52a。沟槽部 52a 形成为长 方体状的凹部。沟槽部 52a 在相对于层叠体芯片 42 的长度方向交叉的方向上形成为格子 状。此外， 沟槽部 52a 的体积的大小是基于涂敷绝缘体部用膏 54 的层叠体芯片 42 的侧面 面积而决定的。 0079 绝缘体部用膏 54 被。
33、用于在层叠体芯片 42 上形成绝缘体部。绝缘体部用膏 54 的 材料中包含粘合剂成分、 陶瓷原料、 塑化剂及膏溶剂。粘合剂成分使用例如聚乙烯醇缩丁 醛 (polyvinyl butyral)、 乙基纤维素 (ethyl cellulose) 及乙酸丁酸纤维素 (celhlose butyrate acetate)。陶瓷原料使用 BaTiO3、 CaTiO3、 SrTiO3、 CaZrO3等。塑化剂使用例如邻 苯二甲酸二辛酯 (dioctyl phthalate)。 0080 所使用的绝缘体部用膏 54 具有如下特征。即， 绝缘体部用膏 54 可通过改变上述 粘合剂成分的种类、 各粘合剂成分的分。
34、子量、 作为无机固形物的陶瓷原料的含量及陶瓷的 体积分数， 而改变其粘度。在本发明所涉及的实施方式中， 以绝缘体部用膏 54 在 25时 的粘度为 500Pas 以上且 2500Pas 以下的方式含有上述粘合剂成分。在粘度较低的区 域内， 绝缘体部用膏 54 易流动， 故层叠体芯片 42 的棱部中的绝缘体部的厚度变薄。另一 方面， 在粘度较高的区域内， 绝缘体部用膏 54 难以流动， 故维持刚涂敷后的形状， 从而绝缘 体部的形状异常。再者， 绝缘体部用膏在 25时的粘度是利用锥板型旋转粘度计且使用 3 R9.7mm 的锥体以剪切速度 0.2(1 s) 进行测定的。 0081 此外， 绝缘体部用。
35、膏 54 中所含有的作为无机固形物的陶瓷原料的含量必需满足 说 明 书 CN 103597563 A 8 7/17 页 9 下述数式 1。 0082 数式 1 0083 C (St/(V 2)100 0084 此处， C 为陶瓷原料的含量 (vol )， t 为第一绝缘体部 62a 或第二绝缘体部 62b 的保证厚度(m)， S为第一绝缘体部62a或第二绝缘体部62b的形成面的面积(m2)， V为 与每个层叠体芯片 40 相对应的具有沟槽的金属板 52 的沟槽部 52a 中的沟槽体积 (m3)。 再者， 所谓保证厚度， 是指形成于层叠体芯片的侧面的绝缘体部中的目标厚度。 0085 即， 在使用。
36、了具有沟槽的金属板52的情况下， 将相当于与每个层叠体芯片42相对 应的沟槽部的空间体积的 1 2 以上的绝缘体部用膏 54 涂敷于层叠体芯片 42。因此， 用于 达成所期望的保证厚度的绝缘体部用膏 54 的陶瓷原料的含量是基于保证厚度、 沟槽体积、 第一绝缘体部 62a 或第二绝缘体部 62b 的形成面的面积而决定的。 0086 此外， 对于绝缘体部用膏54所含有的膏溶剂， 使用不溶解形成层叠体芯片42的陶 瓷层 16a 及 16b 的粘合剂成分的溶媒。其原因在于 ： 在膏溶剂溶解形成层叠体芯片 42 的陶 瓷层 16a 及 16b 的粘合剂成分的情况下， 会对层叠体芯片 42 造成损坏而导。
37、致短路不良。例 如， 绝缘体部用膏 54 所含有的膏溶剂就与陶瓷生片 30a 及 30b 中所使用的膏溶剂的关系而 言， 优选使用与层叠体芯片 42 所含有的粘合剂成分不相溶的膏溶剂。该膏溶剂使用例如二 氢乙酸松油酯 (dihydroterpineol acetate)。 0087 保持板56是为了在保持层叠体芯片42后， 根据浸渍条件且通过保持板摇动 移动 机构的控制， 使层叠体芯片 42 移动成浸渍于具有沟槽的金属板 52 而设置的。保持板 56 由 主体部56a及保持部56b构成。 层叠体芯片42的一个侧面20a或另一个侧面20b由保持部 56b 保持。再者， 保持部 56b 使用例如黏。
38、着橡胶。此外， 将层叠体芯片 42 以例如 45 行 22 列排列于保持部 56b。在层叠体芯片 42 的另一个侧面 20b 由保持板 56 保持的情况下， 保持 板 56 是以如下方式由保持板摇动 移动机构控制的， 即， 通过将层叠体芯片 42 的一个侧面 20a抵压至具有沟槽的金属板52而使其浸渍于绝缘体部用膏54， 且在自具有沟槽的金属板 52拉离时， 使层叠体芯片42向上下左右方向以任意形式摇动。 同样地， 在层叠体芯片42的 一个侧面 20a 由保持板 56 保持的情况下， 保持板 56 是以如下方式由保持板摇动移动机 构控制的， 即， 通过将层叠体芯片 42 的另一个侧面 20b 。
39、抵压至具有沟槽的金属板 52 而使其 浸渍于绝缘体部用膏54， 且在自具有沟槽的金属板52拉离时， 使层叠体芯片42向上下左右 方向以任意形式摇动。 0088 其次， 使用图 5， 对在层叠陶瓷电子部件的制造方法中将绝缘体部用膏涂敷于层叠 体芯片的工序进行说明。图 5(a) (c) 是表示了在本发明所涉及的一实施方式中的层叠 陶瓷电子部件的制造方法之中将绝缘体部用膏涂敷于层叠体芯片的工序的简要图。 0089 首先， 如图5(a)所示， 使用刮浆板将绝缘体部用膏54填充至具有沟槽的金属板52 的沟槽部 52a。如图 5(b) 所示， 其次， 在如上所述那样通过保持板 56 保持了多个层叠体芯 片。
40、 42 的另一个侧面 20b 的状态下， 将层叠体芯片 42 的一个侧面 20a 抵压至填充有绝缘体 部用膏 54 的具有沟槽的金属板 52 的沟槽部 52a。继而， 如图 5(c) 所示， 在将层叠体芯片 42自具有沟槽的金属板52拉离时， 使层叠体芯片42向上下左右方向以任意形式摇动， 从而 使绝缘体部用膏 54 向层叠体芯片 42 的一个侧面 20a 润湿扩散。 0090 此外， 通过与在图 5(a) (c) 中所说明的对层叠体芯片 42 的一个侧面 20a 涂敷 说 明 书 CN 103597563 A 9 8/17 页 10 绝缘体部用膏 54 的工序相同的工序， 亦在层叠体芯片 4。
41、2 的另一个侧面 20b 涂敷绝缘体部 用膏 54。结果， 在另一个侧面 20b 形成第二绝缘体部 62b。继而， 制造附有绝缘体部的层叠 体芯片 60。 0091 图 6(a) 是表示通过图 5 中所示的将绝缘体部用膏涂敷于层叠体芯片的工序而制 造出的附有绝缘体部的层叠体芯片的外观的一例的简要立体图。 0092 通过上述制造方法而制造出的附有绝缘体部的层叠体芯片 60 与层叠陶瓷电子部 件 10 或层叠体芯片 42 同样地形成为长方体状， 且具有沿长度 (L) 方向及宽度 (W) 方向延 伸的一个主面 18a 及另一个主面 18b、 沿长度 (L) 方向及高度 (T) 方向延伸的一个侧面 2。
42、0a 及另一个侧面20b、 以及沿宽度(W)方向及高度(T)方向延伸的一个端面22a及另一个端面 22b。 0093 图 6(b) 及 (c) 是分别用于说明内部电极的形状的平面剖面图。附有绝缘体部的 层叠体芯片 60 以由多个陶瓷层 16a 及 16b 夹持的方式具有多个内部电极 24a 及 24b。 0094 如图 6(b) 所示， 内部电极 24a 具有对置部 26a、 引出电极部 28a、 侧面部电极 44a 及侧面部电极 44b。而且， 引出电极部 28a 自对置部 26a 引出至层叠体芯片 42 的一个端面 22a。而且， 内部电极 24a 的引出电极部 28a 的端部形成为延伸至。
43、层叠体芯片 42 的一个端 面 22a 而露出。另一方面， 侧面部电极 44a 由具有所期望的宽度的第一绝缘体部 62a 覆盖， 侧面部电极 44b 由具有所期望的宽度的第二绝缘体部 62b 覆盖。 0095 此外， 如图 6(c) 所示， 内部电极 24b 具有对置部 26b、 引出电极部 28b、 侧面部电极 44a 及侧面部电极 44b。而且， 引出电极部 28b 自对置部 26b 引出至层叠体芯片 42 的另一 个端面 22b。而且， 内部电极 24b 的引出电极部 28b 的端部形成为延伸至层叠体芯片 42 的 另一个端面 22b 而露出。另一方面， 侧面部电极 44a 由具有所期望。
44、的宽度的第一绝缘体部 62a 覆盖， 侧面部电极 44b 由具有所期望的宽度的第二绝缘体部 62b 覆盖。 0096 继而， 对通过上述工序而制造出的附有绝缘体部的层叠体芯片 60 进行烧制。继 而， 对经烧制的附有绝缘体部的层叠体芯片 60 的一个端面 22a 及另一个端面 22b 涂敷导电 膏， 且对涂敷有导电膏的附有绝缘体部的层叠体芯片 60 进行烧接。如此一来， 在一个端面 22a 及另一个端面 22b 分别形成外部电极 14a 及 14b， 从而制造层叠陶瓷电子部件。 0097 根据本发明所涉及的层叠陶瓷电子部件的制造方法， 由于将绝缘体部用膏的粘度 设定为 500Pas 以上且 2。
45、500Pas 以下， 且陶瓷原料的含量满足特定的条件， 故在层叠体 芯片 42 的侧面形成绝缘体部时， 可抑制该绝缘体部的涂敷厚度的不均， 从而如角状突起等 的涂敷形状无异常， 进而可制造实测厚度不低于保证厚度的层叠陶瓷电子部件。 因此， 可通 过对于层叠体芯片 42 的侧面具有所期望的绝缘体部的厚度， 而获得电气特性稳定的高可 靠性的层叠陶瓷电子部件。 进而， 根据本发明所涉及的层叠陶瓷电子部件的制造方法， 可获 得抑制层叠陶瓷电子部件的外观质量下降的层叠陶瓷电子部件。 0098 此外， 根据本发明所涉及的层叠陶瓷电子部件的制造方法， 由于对于绝缘体部用 膏 54 使用相对于层叠体芯片 42。
46、 为非相溶性的膏剂， 因此可消除由该膏剂所导致的对层叠 体芯片 42 主体的损坏。 0099 实施例 1 0100 继而， 对本发明所涉及的层叠陶瓷电子部件的制造方法相关的一实施例进行说 明。本实施例所涉及的层叠陶瓷电子部件的制造方法是如下方法 ： 在多个陶瓷生片上印刷 说 明 书 CN 103597563 A 10 9/17 页 11 条纹状的电极并进行层叠， 将该层叠体切割而制成露出有侧面部的电极的层叠体芯片， 然 后将该层叠体芯片抵压至具有填充有绝缘体部用膏的任意体积的沟槽这样的具有沟槽的 金属板， 由此制造层叠陶瓷电子部件。 0101 在本实施例中， 改变粘合剂的种类、 粘合剂的分子量。
47、、 陶瓷原料的含量及陶瓷的体 积分数， 而试制成绝缘体部用膏的粘度发生变化的绝缘体部用膏。 使用各个绝缘体部用膏， 将层叠体芯片浸渍于具有沟槽的金属板， 并一面使该层叠体芯片向上下左右方向以任意形 式摇动一面提拉， 由此在层叠体芯片的侧面形成了绝缘体部。 继而， 确认各层叠体芯片的绝 缘体部的厚度不均及绝缘体部的形状。 此外， 改变具有沟槽的金属板的空间体积， 而确认陶 瓷原料的含量与绝缘体部的厚度的关系。将结果示于表 1、 表 2、 表 3 及表 4 中。再者， 本实 施例所涉及的实验条件如下。 0102 实验条件 0103 层叠体芯片的尺寸 ： L1.0mmW0.5mmT0.5mm 010。
48、4 层叠体芯片的个数 ： 990 个 ( 在黏着橡胶上以 45 行 22 列进行配置 ) 0105 层叠体芯片的配置间隔 ： 列间距 1.0mm， 行间距 2.0mm 0106 层叠体芯片的有机成分 0107 电介质层 ： 0108 ( 粘合剂成分 ) ： 主要为聚乙烯醇缩丁醛 0109 ( 塑化剂 ) ： 邻苯二甲酸二辛酯 0110 内部电极 ( 导电膜 ) 0111 ( 粘合剂成分 ) ： 乙基纤维素 0112 ( 塑化剂 ) ： 醇酸树脂 0113 绝缘体部用膏的有机成分 0114 ( 粘合剂成分 ) ： 聚乙烯醇缩丁醛、 乙基纤维素、 乙酸丁酸纤维素 0115 ( 塑化剂 ) ： 邻苯二甲酸二辛酯 0116 ( 溶剂 ) ： 二氢乙酸松油酯 0117 具有沟槽的金属板的空间体积 ( 相当于一个层叠体芯片的沟槽部的空间体积 ) ： 0118 1.0mm1.0mm0.05mm， 1.0mm1.0mm0.10mm 0119 1.0mm1.0mm0.15mm， 1.0mm1.0mm0.20mm 0120 再者， 绝缘体部用膏的组成的粘合剂成分的粘合剂的种类及分子量的详细情况如 下。 0121 聚乙烯醇缩丁醛 ： 重量平均分子量 。