适用于TFT-LCD驱动电路的单级运算放大器技术领域
本发明涉及大规模集成电路，低压低功耗电路，TFT-LCD驱动电路，PSRR，运算放大器，
具体讲，涉及适用于TFT-LCD驱动电路的PSRR增强型单级运算放大器。
背景技术
低压低功耗高增益运算放大器始终是低功耗模拟电路很活跃的研究领域。许多高增益运
算放大器的电源抑制比(PSRR)增强技术可以广泛应用于便携式电子设备，例如：TFT-LCD
驱动、电源管理等设备中。由于高增益放大器在放大信号的同时容易导致共模信号的增强，
和对电源纹波抑制能力下降，从而导致高性能放大器的仿真和测试性能漂移。在提高放大器
的增益和带宽的同时，最好也能够提高放大器的PSRR和共模抑制比(CMRR),这是目前面临
的问题。
发明内容
本发明意在弥补现有技术的不足，在同等芯片面积条件下提高放大器的增益和PSRR，并
具有更低的功耗和更好容性负载驱动能力。本发明采取的技术方案是，适用于TFT-LCD驱动
电路的单级运算放大器,由Recyclingfoldedcascode放大级、输出电阻增强环路、跨导增
强环路和PSRR增强输出级组成，由Recyclingfoldedcascode放大级输入差模信号Vin-
和Vin+，经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode
电流镜的电流倍增作用，最终经过PSRR增强输出级到输出端Vout。
Recyclingfoldedcascode放大级包括输入跨导增强级gm1和cascode电流镜；输出电
阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；PSRR增强输出级包
括晶体管M5-M10。
Recyclingfoldedcascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、M8、
M9、M10和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成；输入跨导增强级gm1由PMOS
晶体管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体管Ma2、
Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成；cascode电流镜由NMOS晶体管M11、M12、M3a、
M3b、M4a、M4b组成。
具体的电路如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、M0c、M1a、
M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以
及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、M12、M3a、
M3b、M4a、M4b共35个MOS晶体管构成；其中：
第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电
源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、
Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS
晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、
M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、
Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；
第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管
M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；
第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b
的栅极接输入端Vn；
第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、
第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第十一至第十
二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第十三至第十四NMOS
晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接
第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的栅
极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同
接第三偏置电压Vb3；
第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS
晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共
同接输出端Vout；第十八PMOS晶体管M7的栅极接第二十一PMOS晶体管M10的漏极；第十
九PMOS晶体管M8的栅极共同接第二十PMOS晶体管M9的漏极；第十八PMOS晶体管M7的源
极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6
的漏极；
第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏
极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS
晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和
漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅
极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅
极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS
晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、
Ma6、Ma8的源极共同接地GND；
第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的
漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第
九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的
栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管
Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体
管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极，第十四PMOS晶体管
Mb5和第七NMOS晶体管Mb6的栅极共同接第十二PMOS晶体管Mb1的栅极；第五至第八NMOS
晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND；
第五PMOS晶体管M1b的漏极接第十NMOS晶体管M12的漏极；第六PMOS晶体管M2b的漏
极接第九NMOS晶体管M11的漏极。
本发明的技术特点及效果：
本发明提出了一种用于TFT-LCD驱动的输入增益增强和高PSRR增强的低功耗高增益高
PSRR单级运算放大器，基于原有的RecyclingFoldedcascode放大器，本发明采用正反馈
的环路来增强放大器的增益。然后通过折叠共源共栅的输出级的正反馈作用来抑制电源纹波。
最终实现在同等芯片面积的条件下，提高放大器的直流增益和PSRR。
附图说明
本发明上述的优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1运算放大器的电路图。
具体实施方式
本发明提出了一种用于TFT-LCD驱动的输入增益增强和高PSRR增强的低功耗高增益高
PSRR单级运算放大器，基于原有的RecyclingFoldedcascode放大器，本文采用正反馈的
环路来增强放大器的增益。然后通过折叠共源共栅的输出级的正反馈作用来抑制电源纹波。
最终实现在同等芯片面积的条件下，提高放大器的直流增益和PSRR。
本发明提出了一种用于TFT-LCD驱动的高增益高PSRR单级运算放大器，所述的放大器由
Recyclingfoldedcascode放大级、输出电阻增强环路、跨导增强环路和PSRR增强输出级
组成。Recyclingfoldedcascode放大级包括输入跨导增强级gm1和cascode电流镜。输出
电阻增强环路包括晶体管Ma1-Ma8；跨导增强环路包括晶体管Mb1-Mb8；PSRR增强输出级
包括晶体管M5-M10。
Recyclingfoldedcascode放大级由PMOS晶体管M1a、M1b、M2a、M2b、M5、M6、M7、
M8、M9、M10和NMOS晶体管M11、M12、M3a、M3b、M4a、M4b组成。输入跨导增强级gm1由
PMOS晶体管M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7和NMOS晶体
管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8组成。cascode电流镜由NMOS晶体管M11、M12、
M3a、M3b、M4a、M4b组成。
具体的实施电路原理图如下：所述的放大器由第一至第二十一PMOS晶体管M0a、M0b、
M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、Mb3、Mb5、Mb7、M5、M6、M7、M8、
M9、M10以及第一至第十四NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M11、
M12、M3a、M3b、M4a、M4b共35个MOS晶体管构成；其中：
第一至第三、第十六、第十七PMOS晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电
源VDD；所有PMOS晶体管M0a、M0b、M0c、M1a、M1b、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mb1、
Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；除了第九至第十NMOS
晶体管M11、M12外，所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、
M3b、M4a、M4b的源极共同接地GND；所有NMOS晶体管Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、
Mb8、M11、M12、M3a、M3b、M4a、M4b的衬底共同接地GND；
第一至第三PMOS晶体管M0a、M0b、M0c的栅极接第一偏置电压Vb1；第一PMOS晶体管
M0a的漏极接第四至第七PMOS晶体管M1a、M1b、M2a、M2b的源极；
第四至第五PMOS晶体管M1a、M1b的栅极接输入端Vp；第六至第七PMOS晶体管M2a、M2b
的栅极接输入端Vn；
第四、第二十PMOS晶体管M1a、M9的漏极共同接第十一NMOS晶体管M3a的漏极；第六、
第二十一PMOS晶体管M2a、M10的漏极共同接第十三NMOS晶体管M4a的漏极；第十一至第十
二NMOS晶体管M3a、M3b的栅极共同接第九NMOS晶体管M11的漏极；第十三至第十四NMOS
晶体管M4a、M4b的栅极共同接第十NMOS晶体管M12的漏极；第九NMOS晶体管M11的源极接
第十二NMOS晶体管M3b的漏极；第十NMOS晶体管M12的漏极接第十四NMOS晶体管M4b的栅
极；第九、第十NMOS晶体管M11、M12和第二十、第二十一PMOS晶体管M9、M10的栅极共同
接第三偏置电压Vb3；
第二十PMOS晶体管M9的源极和第十八PMOS晶体管M7的漏极共同接第十六、第十七PMOS
晶体管M5、M6的栅极；第二十一PMOS晶体管M10的源极和第十九PMOS晶体管M8的漏极共
同接输出端Vout；第十八PMOS晶体管M7的栅极接第二十一PMOS晶体管M10的漏极；第十
九PMOS晶体管M8的栅极共同接第二十PMOS晶体管M9的漏极；第十八PMOS晶体管M7的源
极接第十六PMOS晶体管M5的漏极；第十九PMOS晶体管M8的源极接第十七PMOS晶体管M6
的漏极；
第八至第十一PMOS晶体管Ma1、Ma3、Ma5、Ma7的源极共同接第二PMOS晶体管M0b的漏
极；第八PMOS晶体管Ma1的栅极和漏极，第一NMOS晶体管Ma2的栅极和漏极共同接第四PMOS
晶体管M1a的源极；第十一PMOS晶体管Ma7的栅极和漏极，第四NMOS晶体管Ma8的栅极和
漏极共同接第六PMOS晶体管M2a的源极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的栅
极，第十PMOS晶体管Ma5和第三NMOS晶体管Ma6的漏极共同接第十一PMOS晶体管Ma7的栅
极；第九PMOS晶体管Ma3和第二NMOS晶体管Ma4的漏极，第十PMOS晶体管Ma5和第三NMOS
晶体管Ma6的栅极共同接第八PMOS晶体管Ma1的栅极；第一至第四NMOS晶体管Ma2、Ma4、
Ma6、Ma8的源极共同接地GND；
第十二至第十五PMOS晶体管Mb1、Mb3、Mb5、Mb7的源极共同接第三PMOS晶体管M0c的
漏极；第十二PMOS晶体管Mb1的栅极和漏极，第五NMOS晶体管Mb2的栅极和漏极共同接第
九NMOS晶体管M11的漏极；第十五PMOS晶体管Mb7的栅极和漏极，第八NMOS晶体管Mb8的
栅极和漏极共同接第十NMOS晶体管M12的漏极；第十三PMOS晶体管Mb3和第六NMOS晶体管
Mb4的栅极，第十四PMOS晶体管Mb5和第七NMOS晶体管Mb6的漏极共同接第十五PMOS晶体
管Mb7的栅极；第十三PMOS晶体管Mb3和第六NMOS晶体管Mb4的漏极，第十四PMOS晶体管
Mb5和第七NMOS晶体管Mb6的栅极共同接第十二PMOS晶体管Mb1的栅极；第五至第八NMOS
晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND；
第五PMOS晶体管M1b的漏极接第十NMOS晶体管M12的漏极；第六PMOS晶体管M2b的漏
极接第九NMOS晶体管M11的漏极。
如图1所示,选取第四至第五PMOS晶体管M1a、M1b的栅极输入端Vp和第六至第七PMOS
晶体管M2a、M2b的栅极输入端Vn分别输入差模信号Vin-和Vin+，经过输出电阻增强环路级
和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经
过PSRR增强输出级到输出端Vout。从而实现同等功耗的面积条件下提高PSRR和容性负载驱
动能力的目的。