《电量变送器.pdf》由会员分享，可在线阅读，更多相关《电量变送器.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103837738 A (43)申请公布日 2014.06.04 CN 103837738 A (21)申请号 201410043471.0 (22)申请日 2014.01.29 G01R 22/10(2006.01) (71)申请人 河北工业大学 地址 300401 天津市北辰区西平道 5340 号 河北工业大学 (72)发明人 李志军 周苗苗 马军 (74)专利代理机构 天津翰林知识产权代理事务 所 ( 普通合伙 ) 12210 代理人 胡安朋 (54) 发明名称 电量变送器 (57) 摘要 本发明电量变送器， 涉及特别适用于特定功 能的数据处理设备， 是一种基于。
2、 FPGA 现场可编程 门阵列结合三模冗余技术的具备容错功能的电量 变送器， 包括三相信号采集模块、 信号调理模块、 A/D 采样模块、 频率测量模块、 FPGA 控制器模块、 CAN 总线通信模块和电源模块， 克服了现有电量 变送器在任意单相变送出错时将直接导致最终变 送结果错误， 以至引发系统开环或设备误动作， 导 致整个系统瘫痪的缺陷。 (51)Int.Cl. 权利要求书 3 页 说明书 10 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书10页 附图3页 (10)申请公布号 CN 103837738 A CN 103837738 A。
3、 1/3 页 2 1. 电量变送器， 其特征在于 ： 是一种基于 FPGA 现场可编程门阵列结合三模冗余技术的 具备容错功能的电量变送器， 包括三相信号采集模块、 信号调理模块、 A/D 采样模块、 频率测 量模块、 FPGA 控制器模块、 CAN 总线通信模块和电源模块 ； 其中， 三相信号采集模块包括三 相电压传感器和三相电流传感器， A/D 采样模块包括采样通道、 ADC 芯片和外围电路， 三相 信号采集模块中的三相电压传感器和三相电流传感器的输出端与信号调理模块的输入端 相连接， 信号调理模块输出端与 A/D 采样模块的输入端及频率测量模块的输入端相连接， A/D 采样模块中的 ADC。
4、 芯片由 FPGA 控制器模块中的 A/D 采样控制模块给予同步控制， 指使 A/D 采样模块的采样通道分别对三相电压传感器的电压信号和三相电流传感器的电流信号 进行同时采样， 所得的采样数据以并行方式送入 FPGA 控制模块， 频率测量模块的数据也输 入 FPGA 控制器模块， FPGA 控制器模块中的 CAN 总线通信控制模块对 CAN 总线通信模块进 行控制， 电源模块对信号调理模块、 A/D 采样模块、 FPGA 控制器模块和 CAN 总线通信模块提 供电力。 2. 根据权利要求 1 所述电量变送器， 其特征在于 ： 所述 FPGA 控制器模块为 FPGA 现场 可编程门阵列， 包括锁。
5、相环模块、 A/D采样控制模块、 双口RAM模块、 DFT变换模块、 数据存储 模块、 参数计算模块、 冗余容错模块和 CAN 总线输出控制模块。 3. 根据权利要求 1 所述电量变送器， 其特征在于 ： 所述三模冗余技术即三模冗余方法， 是将三相电中每一相电视为一个冗余通道， 在 FPGA 控制器模块内部分别对每相电的电压、 电流、 频率、 有功功率、 无功功率、 视在功率和功率因数参量进行并行运算， 运算结果以 “三 取二” 投票表决方式对三相参数计算结果进行相互对比， 以判断正误， 具体方法是 ： （1） 电压、 电流、 有功功率、 无功功率、 视在功率和功率因数容错设计 A、 B、 C。
6、 三相电压和电流有效值变送结果均以 16 位二进制数字量存储， 该电压和电流允 许测量最大值分别为 Umax=120v、 Imax=6A， 标准值为 Us=100v、 Is=5A， 三相允许互差值为 10%Us、 10%Is， 则电压有效值变送结果的低 11 位为允许互差位 , 因此，“三取二” 容错方法采取对三 相电压、 电流计算结果截取高 5 位进行从高至低逐位三相互比， 根据三取二表决方式完成 对单相或两相变送出错的错误屏蔽， 并对出错相以输出错误代码形式给出提示， 以 UX、 IX 表示 x 相电压、 电流的高 5 位值， UX、 IX表示 x 相电压、 电流有效值， PX表示 x 相。
7、有功功率值， 具体容错判断方法如下 ： (1.1) 三相变送均无错， 即 ： UA UB UC， IA IB IC， 则 P PA+PB+PC， S UI ； (1.2) 单相变送出错， 以 A 相变送出错为例， B、 C 同理， 即 UA UB UC或 IA IB=IC， 则 S UI，并输出错误代码 ； (1.3) 两相变送出错， 以 A、 C 相出错为例， 其它情况同理 权 利 要 求 书 CN 103837738 A 2 2/3 页 3 A 相出错 ： UA UB UC或 IA IB=IC， 且 C 相出错 ： UA=UB UC或 IA=IB IC， 则 U UB， I IB， P 3。
8、PB， S UI，并输出错误代码 ； 上述式子中， U、 I、 P、 S、 Q、分别表示最终输出的电压、 电流、 有功功率、 无功功率、 视在功率和功率因数。 （2） 频率容错设计 A、 B、 C 三相频率测量结果以 16 位数字量存储，“三取二” 容错设计截取三相频率测量结 果的高 3 位进行三相互比， 完成对测量出错通道的屏蔽， 并于出错相以输出错误代码形式 给出提示， 以 f 表示最终输出频率， fx 表示 x 相频率值的高 3 位数值， fX表示 X 相频率的 检测值， 容错方法如下 ： (2.1) 三相测量均无错， 即当三相检测均无故障时， 取三相运算结果的平均值作为最终 输出， f。
9、A fB fC， 则 (2.2) 当三相中某一相变送出错时， 以另外两相的计算结果取平均值输出， 以 A 相测量 出错为例， B、 C 相同理， 即 ： fA fB fC, 则并输出错误代码。 4. 根据权利要求 3 所述电量变送器， 其特征在于 ： 所述三模冗余方法中每相电的电压 和电流有效值计算方法采用全波傅里叶算法， 具体方法如下 ： ADC 芯片对 A、 B、 C 三相电进行同步采样得到被测量的三相电压和三相电流信号， 由于 三相电的每一相均为一个独立通道， 下面仅描述A相的电参数计算方法， B和C相与之相同， 对A相进行同步采样得到N点电压序列u(n)和电流序列i(n)， 由其构成一。
10、个复数 序列 ： x(n) u(n)+ji(n) (0 n N-1) (1) 对序列进行 DFT 离散傅里叶变换为 由 （1） 式得 对 (2) 式进行 DFT 变换， 考虑其复共轭性质， 可得到 A 相电压、 电流的频谱为 ： 权 利 要 求 书 CN 103837738 A 3 3/3 页 4 其中， N 设定为 8、 32 或 64， u(n)、 i(n) 表示 N 个采样点组成的电压、 电流信号瞬时值序 列， X(K) 和 X*(N-K) 分别是 x(n) 和 x*(n)DFT 变换后的序列， K 表示第 K 次谐波， U(K)、 I(K) 分别表示 K 次谐波电压、 电流的幅值。 在。
11、 FPGA 上采用 verilogHDL 语言及原理图设计方法设计 DFT 变换模块， 完成对 (1) 式 的 DFT 运算， 将得到的变换结果带入 (3) 式， 可得到电压和电流的频谱 ； 设 Uk为电压的第 K 次谐波的向量表示， Ik为电流第 K 次谐波的向量表示， 则电压、 电流 向量与频谱的关系为 ： 因此， 对每周期进行 N 点采样， 可得到 1 N/2-1 次谐波的电压、 电流有效值 UK,IK为 ： 其中 XR(K) 和 XI(K) 分别为 DFT 变换结果 X(K) 的实部和虚部， 由以上结果可得到 A 相 电压、 电流有效值及有功功率 ： 同理可得 B、 C 相电压、 电流。
12、有效值及有功功率。 5.根据权利要求1所述电量变送器， 其特征在于 ： 所述信号调理模块中包含采样电阻。 6. 根据权利要求 1 所述电量变送器， 其特征在于 ： 所述 A/D 采样模块中包含的 ADC 芯 片为 A/D7865 采样芯片。 7. 根据权利要求 1 所述电量变送器， 其特征在于 ： 所述频率测量模块中包含电压过零 比较器。 8. 根据权利要求 2 所述电量变送器， 其特征在于 ： 所述 CAN 总线输出控制模块是在 FPGA控制器模块内采用verilogHDL硬件描述语言设计的， 并实行对CAN总线通信的控制。 9. 根据权利要求 1 所述电量变送器， 其特征在于 ： 所述电源。
13、模块为 DC/DC 电源。 10. 根据权利要求 1 所述电量变送器， 其特征在于 ： 其输出为 CAN 总线方式输出。 权 利 要 求 书 CN 103837738 A 4 1/10 页 5 电量变送器 技术领域 0001 本发明的技术方案涉及特别适用于特定功能的数据处理设备， 具体地说是电量变 送器。 背景技术 0002 电量变送器在工业领域的电气测量、 巡回检测、 自动控制及调度等过程中具有广 泛的应用。随着工业自动控制系统复杂程度不断增大以及智能电网的产生和不断完善， 电 力系统可靠性问题开始受到世界各国的高度重视。其中， 保障电力系统可靠性的一个重要 环节即是检测变送装置的高可靠性。。
14、 0003 现有的电量变送器不具备冗余容错功能， 任意单相变送出错时将直接导致最终变 送结果错误， 而在工业闭环控制系统中， 若因电量变送器故障导致反馈信息出错， 极易引发 系统开环或设备误动作， 导致整个系统瘫痪。 此外， 现有的电量变送器仍然存在测量时效性 不强、 精度不高以及无远程网络接口的缺点。因此， 在电力系统中需要一种高精度、 高时效 性且具备冗余容错功能和网络接口的电量变送器问世。 发明内容 0004 本发明所要解决的技术问题是 ： 提供电量变送器， 是一种基于 FPGA 现场可编程门 阵列结合三模冗余技术的具备容错功能的电量变送器， 克服了现有电量变送器在任意单相 变送出错时将。
15、直接导致最终变送结果错误， 以至引发系统开环或设备误动作， 导致整个系 统瘫痪的缺陷。 0005 本发明解决该技术问题所采用的技术方案是 ： 电量变送器， 是一种基于 FPGA 现场 可编程门阵列结合三模冗余技术的具备容错功能的电量变送器， 包括三相信号采集模块、 信号调理模块、 A/D 采样模块、 频率测量模块、 FPGA 控制器模块、 CAN 总线通信模块和电源模 块 ； 其中， 三相信号采集模块包括三相电压传感器和三相电流传感器， A/D 采样模块包括采 样通道、 ADC 芯片和外围电路， 三相信号采集模块中的三相电压传感器和三相电流传感器的 输出端与信号调理模块的输入端相连接， 信号调。
16、理模块输出端与 A/D 采样模块的输入端及 频率测量模块的输入端相连接， A/D 采样模块中的 ADC 芯片由 FPGA 控制器模块中的 A/D 采 样控制模块给予同步控制， 指使 A/D 采样模块的采样通道分别对三相电压传感器的电压信 号和三相电流传感器的电流信号进行同时采样， 所得的采样数据以并行方式送入 FPGA 控 制模块， 频率测量模块的数据也输入 FPGA 控制器模块， FPGA 控制器模块中的 CAN 总线通信 控制模块对 CAN 总线通信模块进行控制， 电源模块对信号调理模块、 A/D 采样模块、 FPGA 控 制器模块和 CAN 总线通信模块提供电力。 0006 上述电量变送。
17、器， 所述FPGA控制器模块为FPGA现场可编程门阵列， 包括锁相环模 块、 A/D 采样控制模块、 双口 RAM 模块、 DFT 变换模块、 数据存储模块、 参数计算模块、 冗余容 错模块和 CAN 总线输出控制模块。 0007 上述电量变送器， 所述三模冗余技术即三模冗余方法， 是将三相电中每一相电视 说 明 书 CN 103837738 A 5 2/10 页 6 为一个冗余通道， 在 FPGA 控制器模块内部分别对每相电的电压、 电流、 频率、 有功功率、 无 功功率、 视在功率和功率因数参量进行并行运算， 运算结果以 “三取二” 投票表决方式对三 相参数计算结果进行相互对比， 以判断正。
18、误， 具体方法是 ： 0008 （1） 电压、 电流、 有功功率、 无功功率、 视在功率和功率因数容错设计 0009 A、 B、 C 三相电压和电流有效值变送结果均以 16 位二进制数字量存储， 该电压和电 流允许测量最大值分别为 Umax=120V、 Imax=6A， 标准值为 Us=100V、 Is=5A， 三相允许互差值为 10%Us、 10%Is， 则电压有效值变送结果的低 11 位为允许互差位 , 因此，“三取二” 容错方法采 取对三相电压、 电流计算结果截取高 5 位进行从高至低逐位三相互比， 根据三取二表决方 式完成对单相或两相变送出错的错误屏蔽， 并对出错相以输出错误代码形式给。
19、出提示， 以 UX、 IX表示 x 相电压、 电流的高 5 位值， UX、 IX表示 x 相电压、 电流有效值， PX表示 x 相有功 功率值， 具体容错判断方法如下 ： 0010 (1.1) 三相变送均无错， 即 ： 0011 UA UB UC， IA IB IC， 则 0012 P PA+PB+PC， 0013 S UI ； 0014 (1.2) 单相变送出错， 以 A 相变送出错为例， B、 C 同理， 即 0015 UA UB UC或 IA IB=IC， 则 0016 0017 S UI，并输出错误代码 ； 0018 (1.3) 两相变送出错， 以 A、 C 相出错为例， 其它情况同理。
20、 0019 A 相出错 ： UA UB UC或 IA IB=IC， 0020 且 C 相出错 ： UA=UB UC或 IA=IB IC， 则 0021 U UB， I IB， P 3PB， S UI，并输出错误代码 ； 0022 上述式子中， U、 I、 P、 S、 Q、分别表示最终输出的电压、 电流、 有功功率、 无功功 率、 视在功率和功率因数。 0023 （2） 频率容错设计 0024 A、 B、 C 三相频率测量结果以 16 位数字量存储，“三取二” 容错设计截取三相频率测 量结果的高 3 位进行三相互比， 完成对测量出错通道的屏蔽， 并于出错相以输出错误代码 形式给出提示， 以 f 。
21、表示最终输出频率， fx 表示 x 相频率值的高 3 位数值， fX表示 X 相频 率的检测值， 容错方法如下 ： 0025 (2.1) 三相测量均无错， 即当三相检测均无故障时， 取三相运算结果的平均值作为 最终输出， 0026 fA fB fC， 则 0027 (2.2) 当三相中某一相变送出错时， 以另外两相的计算结果取平均值输出， 以 A 相 说 明 书 CN 103837738 A 6 3/10 页 7 测量出错为例， B、 C 相同理， 即 ： 0028 fA fB fC, 则并输出错误代码 ； 0029 上述电量变送器， 所述三模冗余方法中每相电的电压和电流有效值计算方法采用 全。
22、波傅里叶算法， 具体方法如下 ： 0030 ADC 芯片对 A、 B、 C 三相电进行同步采样得到被测量的三相电压和三相电流信号， 由于三相电的每一相均为一个独立通道， 下面仅描述 A 相的电参数计算方法， B 和 C 相与之 相同， 0031 对A相进行同步采样得到N点电压序列u(n)和电流序列i(n)， 由其构成一个 复数序列 ： 0032 x(n) u(n)+ji(n) (0 n N-1) (1) 0033 对序列进行 DFT 离散傅里叶变换为 0034 0035 由 （1） 式得 0036 0037 对 (2) 式进行 DFT 变换， 考虑其复共轭性质， 可得到 A 相电压、 电流的频。
23、谱为 ： 0038 0039 其中， N 设定为 8、 32 或 64， u(n)、 i(n) 表示 N 个采样点组成的电压、 电流信号瞬时 值序列， X(K) 和 X*(N-K) 分别是 x(n) 和 x*(n)DFT 变换后的序列， K 表示第 K 次谐波， U(K)、 I(K) 分别表示 K 次谐波电压、 电流的幅值。 0040 在FPGA上采用verilogHDL语言及原理图设计方法设计DFT变换模块， 完成对(1) 式的 DFT 运算， 将得到的变换结果带入 (3) 式， 可得到电压和电流的频谱 ； 0041 设 Uk为电压的第 K 次谐波的向量表示， Ik为电流第 K 次谐波的向量。
24、表示， 则电压、 电流向量与频谱的关系为 ： 0042 0043 因此， 对每周期进行N点采样， 可得到K次谐波的电压、 电流有效值UK、 IK及有功功 率 PK为 ： 说 明 书 CN 103837738 A 7 4/10 页 8 0044 0045 0046 0047 其中 XR(K) 和 XI(K) 分别为 DFT 变换结果 X(K) 的实部和虚部， 由以上结果可得到 A 相电压、 电流有效值及有功功率 ： 0048 0049 0050 0051 同理可得 B、 C 相电压、 电流有效值及有功功率。 0052 上述电量变送器， 所述信号调理模块中包含采样电阻。 0053 上述电量变送器，。
25、 所述 A/D 采样模块中包含的 ADC 芯片为 A/D7865 采样芯片。 0054 上述电量变送器， 所述频率测量模块中包含电压过零比较器。 0055 上述电量变送器， 所述 CAN 总线输出控制模块是在 FPGA 控制器模块内采用 verilogHDL 硬件描述语言设计的， 并实行对 CAN 总线通信的控制。 0056 上述电量变送器， 所述电源模块为 DC/DC 电源。 0057 上述电量变送器， 其输出为 CAN 总线方式输出。 0058 上述电量变送器， 所述三相信号采集模块、 信号调理模块、 A/D 采样模块、 频率测量 模块、 FPGA 现场可编程门阵列、 三相电压传感器、 三。
26、相电流传感器、 CAN 总线输出控制模块 和 CAN 总线方式输出均是本技术领域所公知的。 0059 上述电量变送器， 其构成所涉及的零部件均通过商购获得。 0060 本发明的有益效果是 ： 与现有技术相比， 本发明的突出的实质性特点是 ： 0061 （1） 本发明电量变送器所用的三模冗余技术， 是用三个相同的模块分别实现相同 的功能， 最后在冗余容错模块中对三相结果进行互比， 屏蔽三个变送结果中与其它两个数 值相差较大的结果， 完成对正确变送结果的选择， 以实现容错的目的。 三个模块中只要不同 时出现两个相同的错误， 就能掩蔽掉故障模块的错误， 保证系统正确的输出， 由于三个模块 是互相独立。
27、的， 两个模块同时出现错误是极小概率事件， 故可以大大提高系统的可信性。 0062 （2） 本发明电量变送器所用的 FPGA 控制器模块即 FPGA 现场可编程门阵列， 具有 静态可重复编程和动态在系统重构的特性， 使得硬件的功能可以像软件一样通过编程来修 改。大量的 RAM 和乘法累加器等功能单元， 能胜任复杂的时序或组合逻辑， 很好的解决系 统时钟同步等问题。同一个触发脉冲下可同时进行多个乘法和加法运算， 工作频率可达 500MHz 以上， 数据并行高速处理能力强大。因此， 在 FPGA 控制器模块上实现电信号的 FFT 说 明 书 CN 103837738 A 8 5/10 页 9 处理。
28、可大大提高数据变送的时效性。 0063 与现有技术相比， 本发明的显著进步是 ： 0064 （1） 在本发明电量变送器单相变送出错的情况下仍可输出正确的结果， 尤其在闭 环控制系统中即使变送器单通道变送故障也能确保变送数据的正确性， 避免系统开环和设 备误动作， 提高了系统的稳定性和可靠性。 0065 （2） 本发明电量变送器三相变送均无误时取三相计算结果的平均值作为输出， 当 其中一相变送出错时以另外两相的变送结果取平均值作为输出， 减小了数据的变送误差， 提高了电量变送器的精度。 0066 （3） 本发明电量变送器中 FPGA 控制器的选用， 为三相电信号的同时采样提供了良 好的硬件条件，。
29、 满足了三模冗余设计的要求。此外， 采用 FPGA 控制器以纯硬件方式完成对 采样信号的计算和变送， 响应时间更短， 变送速度更快， 相比现有的电量变送器的变送时效 性更强。 0067 （4） 本发明电量变送器采用CAN总线的通信方式， 传输距离相比传统RS485接口通 讯传输距离更远， 设备兼容性和抗干扰性更强。 附图说明 0068 下面结合附图和实施例对本发明进一步说明。 0069 图 1 是本发明电量变送器总体构成的示意框图。 0070 图 2 是本发明电量变送器设计的三模冗余技术原理示意图。 0071 图 3 是本发明电量变送器的 FPGA 控制器模块内部结构示意框图。 0072 图 。
30、4 是本发明电量变送器的 FPGA 控制器模块中 DFT 变换模块的 DFT 变换方式示 意图。 0073 图 5 是本发明电量变送器的 FPGA 控制器模块中参数计算模块结构示意图。 0074 图 6 是本发明电量变送器的 FPGA 控制器模块中冗余容错模块结构示意图。 具体实施方式 0075 图 1 所示实施例表明， 本发明电量变送器， 包括三相信号采集模块、 信号调理模 块、 A/D 采样模块、 频率测量模块、 FPGA 控制器模块、 CAN 总线通信模块和电源模块 ； 其中， 三 相信号采集模块中的 A 相、 B 相、 C 相的电压传感器 PT 和电流传感器 CT 的输出与信号调理 模。
31、块的输入端相连接， 信号调理模块输出端与 A/D 采样模块的输入端及频率测量模块的输 入端相连接， 图中的表示A/D采样模块中的ADC芯片由FPGA控制器模块给予同步控制， 使 A/D 采样模块的采样通道， 分别对三相电压传感器的电压信号和三相电流传感器的电流 信号进行同时采样， 所得采样数据以并行方式送入 FPGA 控制模块， 频率测量模块的数据也 输入 FPGA 控制器模块， FPGA 控制器模块对 CAN 总线通信模块进行控制， 电源模块对信号调 理模块、 A/D 采样模块、 FPGA 控制器模块和 CAN 总线通信模块提供电力。 0076 图 2 所示实施例表明， 本发明电量变送器设计。
32、的三模冗余技术主要原理是 ： 是将 A、 B、 C 三相电中每一相电视为一个冗余通道， 在 FPGA 控制器模块内部分别对每相电的电 压、 电流、 频率、 有功功率和无功功率参量进行并行运算， A相变送结果、 B相变送结果和C相 变送结果以 “三取二” 投票表决方式对三相参数计算结果进行相互对比输出， 以判断正误。 说 明 书 CN 103837738 A 9 6/10 页 10 0077 图3所示实施例表明， 本发明电量变送器FPGA控制器模块内部结构包括锁相环模 块、 A/D 采样控制模块、 双口 RAM 模块、 DFT 变换模块、 数据存储模块、 参数计算模块、 冗余容 错模块和 CAN。
33、 总线输出控制模块 ； 锁相环模块用于实现同步等间隔的采样并完成各模块时 钟信号的生成， 双口 RAM 模块对 A/D 采样数据进行存储， DFT 变换模块完成对三相采样数据 的离散傅里叶变换， 数据存储模块对DFT变换结果进行存储， 参数计算模块根据DFT变换结 果完成对三相电压、 电流、 有功功率、 无功功率、 视在功率和功率因数进行计算， 冗余容错模 块完成对三相结果的 “三取二” 容错选择并将结果取平均值输出， CAN 总线输出控制模块完 成对 CAN 总线的输出控制。FPGA 控制器模块内部各个组成模块的连接方式是 ： 锁相环模块 中的时钟信号输出端分别与双口 RAM 模块和 A/D。
34、 采样控制模块的时钟信号输入端相连接， 从 A/D 采样模块的 A/D7865 采样芯片传来的数据并行进入双口 RAM 模块中进行存储， 双口 RAM 模块数据输出端与 DFT 变换模块的数据输入端相连， 将 64 点数据传递给 DFT 变换模块 进行 DFT 变换， DFT 变换模块数据输出端与数据存储模块的数据输入端相连接， 完成对 DFT 变换模块的变换结果的存储， 数据存储模块的数据输出端与参数计算模块的数据输入端相 连接， 将数据传送给参数计算模块， 完成各相电压、 电流有效值以及有功功率的计算， 参数 计算模块的数据输出端与冗余容错模块的数据输入端相连接， 完成对三相信号计算结果的。
35、 容错判定， 冗余容错模块的数据输出端与 CAN 总线输出控制模块的信号输入端相连接， 完 成变送结果的输出。 0078 另外， A/D 采样控制模块的输出端与 A/D 采样模块中的 A/D7865 采样芯片的控制 端口相连接， 以完成对 A/D7865 采样芯片的控制。 0079 图 4 所示实施例表明， 本发明电量变送器的 FPGA 控制器模块中 DFT 变换模块的 DFT 变换方式以调用 altera 公司的 IP 核实现， 其调用方式为 ： 每一相电压、 电流的 16 位采 样信号分别送入该相DFT模块的sink real150和sink imag150信号端， 对sink_ vali。
36、d、 source_ready 和 inverse 信号置高则启动 DFT 正变换， 给 DFT 模块传送第一个数据 时需给 sink_sop 一个正脉冲信号作为 DFT 序列开始信号， 给 DFT 模块传送最后一个数据时 需给 sink_eop 一个正脉冲信号作 DFT 序列结束信号， DFT 变换结束时 source_valid 信号 自动置高， 作为下一个模块的使能触发信号。 source_real150， source_real150为 DFT 变换结果的输出端， 连接到下一个模块的数据输入端。 0080 图5所示实施例表明， 本发明电量变送器的FPGA控制器模块中参数计算模块结构 是。
37、 ： 参数计算模块的输入端 XRk630、 XIk630 与存储器模块的数据输出端相连接， clk、 reset_n 信号分别为时钟信号和复位信号， 与 DFT 模块的时钟信号和复位信号相连， U、 I、 P 分别表示各相电压、 电流有效值及有功功率的数值， 内部结构包括采用 verilog HDL 语 言描述的定点 - 浮点相互转换函数、 altera 开方 IP 核的调用以及 64 位加法、 减法函数， 按 照上文所述算法实现对各相电压、 电流有效值及有功功率的计算。图中， 左上角 P_C 表示参 数计算模块的模块名， 左下角 inst1 为该模块的实例名。 0081 图6所示实施例表明，。
38、 本发明电量变送器的FPGA控制器模块中冗余容错模块结构 是 ： fA、 UA、 IA、 PA 分别为 A 相电的频率、 电压有效值、 电流有效值和有功功率信号， B 相和 C 相依次对应图中相应信号端， f、 U、 I、 P、 Q、 S、 PF 分别为变送器最终输出的电网频率、 电压有 效值、 电流有效值、 有功功率、 无功功率、 视在功率和功率因数的数值， ero_code50 输出 变送出错时的错误代码， 本模块按照上文所述容错设计方法完成对各电参数的三相互比及 说 明 书 CN 103837738 A 10 7/10 页 11 求平均值运算。 0082 实施例 1 0083 本实施例的。
39、电量变送器， 是一种基于 FPGA 现场可编程门阵列结合三模冗余技术 的具备容错功能的电量变送器。如图 1 所示实施例， 本实施例的电量变送器包括包括三相 信号采集模块、 信号调理模块、 A/D 采样模块、 频率测量模块、 FPGA 控制器模块、 CAN 总线通 信模块和电源模块 ； 其中， 三相信号采集模块包括三相电压传感器和三相电流传感器， A/D 采样模块包括采样通道、 ADC 芯片和外围电路， 三相信号采集模块中的三相电压传感器和三 相电流传感器的输出端与信号调理模块的输入端相连接， 信号调理模块输出端与 A/D 采样 模块的输入端及频率测量模块的输入端相连接， A/D 采样模块中的 。
40、ADC 芯片由 FPGA 控制器 模块给予同步控制， 指使 A/D 采样模块的采样通道分别对三相电压传感器的电压信号和三 相电流传感器的电流信号进行同时采样， 所得的采样数据以并行方式送入 FPGA 控制模块， 频率测量模块的数据也输入 FPGA 控制器模块， FPGA 控制器模块对 CAN 总线通信模块进行 控制， 电源模块对信号调理模块、 A/D 采样模块、 FPGA 控制器模块和 CAN 总线通信模块提供 电力。 0084 本实施例的电量变送器， 所述 FPGA 控制器模块为 FPGA 现场可编程门阵列， 如图 3 所示实施例， 所述 FPGA 控制器模块包括锁相环模块、 A/D 采样控。
41、制模块、 双口 RAM 模块、 DFT 变换模块、 数据存储模块、 参数计算模块、 冗余容错模块和 CAN 总线输出控制模块 ； 所述信 号调理模块中包含采样电阻 ； 所述 A/D 采样模块中包含 A/D7865 采样芯片及外围电路 ； 所 述 A/D7865 采样芯片的型号为 A/D7865 ； 所述频率测量模块中包含电压过零比较器 ； 所述 CAN 总线输出控制模块是在 FPGA 控制器模块内采用 verilog HDL 硬件描述语言设计的， 并 实行对 CAN 总线通信的控制 ； 所述电源模块为 DC/DC 电源 ； 本实施例的电量变送器的输出 为 CAN 总线方式输出。 0085 本实。
42、施例的电量变送器的FPGA控制器模块中DFT变换模块的DFT变换方式如图4 所示实施例 ； 本实施例的电量变送器的FPGA控制器模块中参数计算模块结构如图5所示实 施例 ； 本实施例的电量变送器的 FPGA 控制器模块中冗余容错模块结构如图 6 所示实施例。 0086 本实施例的电量变送器的三模冗余技术即三模冗余方法如图 2 所示实施例， 是将 三相电中每一相电视为一个冗余通道， 在 FPGA 内部分别对每相电的电压、 电流、 频率、 有功 功率和无功功率参量进行并行运算， 运算结果以 “三取二” 投票表决方式对三相参数计算结 果进行相互对比， 以判断正误， 具体方法是 ： 0087 （1） 。
43、电压、 电流、 有功功率、 无功功率、 视在功率和功率因数容错设计 0088 A、 B、 C 三相电压和电流有效值变送结果均以 16 位二进制数字量存储， 该电压和电 流允许测量最大值分别为 Umax=120v、 Imax=6A， 标准值为 Us=100v、 Is=5A， 三相允许互差值为 10%Us、 10%Is， 则电压有效值变送结果的低 11 位为允许互差位 , 因此，“三取二” 容错方法采 取对三相电压、 电流计算结果截取高 5 位进行从高至低逐位三相互比， 根据三取二表决方 式完成对单相或两相变送出错的错误屏蔽， 并对出错相以输出错误代码形式给出提示， 以 UX、 IX表示 x 相电。
44、压、 电流的高 5 位值， UX、 IX表示 x 相电压、 电流有效值， PX表示 x 相有功 功率值， 具体容错判断方法如下 ： 0089 (1.1) 三相变送均无错， 即 ： 0090 UA UB UC， IA IB IC， 则 说 明 书 CN 103837738 A 11 8/10 页 12 0091 P PA+PB+PC， 0092 S UI ； 0093 (1.2) 单相变送出错， 以 A 相变送出错为例， B、 C 同理， 即 0094 UA UB UC或 IA IB=IC， 则 0095 0096 S UI，并输出错误代码 ； 0097 (1.3) 两相变送出错， 以 A、 C。
45、 相出错为例， 其它情况同理 0098 A 相出错 ： UA UB UC或 IA IB=IC， 0099 且 C 相出错 ： UA=UB UC或 IA=IB IC， 则 0100 U UB， I IB， P 3PB， S UI，并输出错误代码 ； 0101 上述式子中， U、 I、 P、 S、 Q、分别表示最终输出的电压、 电流、 有功功率、 无功功 率、 视在功率和功率因数。 0102 （2） 频率容错设计 0103 A、 B、 C 三相频率测量结果以 16 位数字量存储，“三取二” 容错设计截取三相频率测 量结果的高 3 位进行三相互比， 完成对测量出错通道的屏蔽， 并于出错相以输出错误代。
46、码 形式给出提示， 以 f 表示最终输出频率， fx 表示 x 相频率值的高 3 位数值， fX表示 X 相频 率的检测值， 容错方法如下 ： 0104 (2.1) 三相测量均无错， 即当三相检测均无故障时， 取三相运算结果的平均值作为 最终输出， 0105 fA fB fC， 则 0106 (2.2) 当三相中某一相变送出错时， 以另外两相的计算结果取平均值输出， 以 A 相 测量出错为例， B、 C 相同理， 即 ： 0107 fA fB fC, 则并输出错误代码 ； 0108 本实施例的电量变送器的三模冗余方法中， 每相电的电压和电流有效值计算方法 为全波傅里叶算法， 具体方法如下 ： 。
47、0109 ADC 芯片对 A、 B、 C 三相电进行同步采样得到被测量的三相电压和三相电流信号， 由于三相电的每一相均为一个独立通道， 下面仅描述 A 相的电参数计算方法， B 和 C 相与之 相同， 0110 对A相进行同步采样得到N点电压序列u(n)和电流序列i(n)， 由其构成一个 复数序列 ： 0111 x(n) u(n)+ji(n) (0 n N-1) (4) 0112 对序列进行 DFT 离散傅里叶变换为 说 明 书 CN 103837738 A 12 9/10 页 13 0113 0114 由 （1） 式得 0115 0116 对 (2) 式进行 DFT 变换， 考虑其复共轭性质。
48、， 可得到 A 相电压、 电流的频谱为 ： 0117 0118 其中， N 设定为 8， u(n)、 i(n) 表示 N 个采样点组成的电压、 电流信号瞬时值序列， X(K) 和 X*(N-K) 分别是 x(n) 和 x*(n)DFT 变换后的序列， K 表示第 K 次谐波， U(K)、 I(K) 分 别表示 K 次谐波电压、 电流的幅值。 0119 在 FPGA 上采用 verilog HDL 语言及原理图设计方法设计 DFT 变换模块， 完成对 (1) 式的 DFT 运算， 将得到的变换结果带入 (3) 式， 可得到电压和电流的频谱 ； 0120 设 Uk为电压的第 K 次谐波的向量表示， Ik为电流第 K 次谐波的向量表示， 则电压、 电流向量与频谱的关系为 ： 0121 0122 因此， 对每周期进行 N 点采样， 可得到 K 次谐波的电压、 电流有效值 UK,IK为 ： 0123 。