射频识别中的临界场强保护系统技术领域
本发明涉及系统设计领域，特别是涉及一种射频识别中的临界场强保
护系统。
背景技术
在射频识别中，由于卡片大都是无源的，所以卡片电路的设计就相当
关键和重要。在射频识别中，不同型号的读卡机发出的场强有大有小，而
且卡片耦合到的能量也是随着距离增加而变小的，因此卡片在实际工作中
一定会遇到很多临界场强的工作环境。虽然在芯片里设置了下电报警，各
个模块也会有相应的报警电路，但是整个芯片在工作时仍然会遇到非常复
杂的情况。例如在临界场强下，由于数字电路大功耗指令的启动，就会波
及到电源电压甚至波及到天线载波，此时就可能会导致误解调或者导致其
它电路模块的瞬间失效；而一旦遇到这种情况，就非常容易增加芯片交易
数据错误的风险。同时卡片工作在临界场强下，可靠性能也会降低。
发明内容
本发明要解决的技术问题是提供一种射频识别中的临界场强保护系
统，能够避免在临界场强时进行重要数据的操作和交易，进一步提高芯片
的可靠性和安全性。
为解决上述技术问题，本发明的射频识别中的临界场强保护系统，包
括：
一线圈，用于耦合读卡机发射出来的能量和信号；
一整流稳压负载调制模块，其输入端与所述线圈的两端相连接，对输
入的信号进行整流和稳压，输出电源电压给其它电路模块使用；将卡片所
需要返回给读卡机的数据通过负载调制方式经由线圈返回给读卡机；
一电流检测模块，与所述整流稳压负载调制模块相连接，用于检测系
统中的电流大小，并根据检测阈值进行判断后给出相应报警信号；
一数字控制模块，与所述整流稳压负载调制模块和电流检测模块相连
接，当收到所述电流检测模块的报警信号后控制卡片不进行重要数据的操
作。
采用本发明的射频识别中的临界场强保护系统，当电流检测模块检测
到临界场强时就给数字控制模块发报警信号，提示系统此时不要进行重要
的数据操作以避免出错。因此，能够避免在临界场强时进行重要数据的操
作和交易，使得芯片(即卡片)工作更加稳定，交易数据更加可靠，进一
步提高了芯片的可靠性和安全性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述射频识别中的临界场强保护系统原理框图。
图2是图1中电流检测模块一实施例原理图。
具体实施方式
结合图1所示，本实施例具有与图1所示的电路完全相同的系统结构，
下面详细说明所述射频识别中的临界场强保护系统的工作原理。
所述射频识别中的临界场强保护系统，包括：一线圈、一整流稳
压负载调制模块，一电流检测模块，一数字控制模块。
所述线圈，一般由金属线绕至而成，该线圈在电路中等效于一个电感。
所述线圈用于耦合读卡机发射出来的能量和信号，该信号耦合到整流
稳压负载调制模块里面，首先对信号进行整流，把交流信号转换到直流电
平，接着由稳压电路对直流电平进行稳压，得到稳定的电源电压，从而提
供给芯片中各个模块使用。
电流检测模块，主要是负责检测泄放掉的电流大小。如果系统耦合到
10mA电流，其他负载和电路消耗掉5mA电流，那么被泄放掉的电流就是5mA；
如果其他负载和电路消耗掉8mA电流，那么被泄放掉的电流就是2mA，总之
在固定场强下，消耗掉的电流和泄放掉的电流总和是固定不变的。
再次假设系统耦合到10mA电流，有8.5mA被其他负载和电路消耗掉，
那么剩下的1.5mA就被泄放掉，如果设置电流检测模块的检测阈值为1mA，
那么电路就不会报警，如果设置电流检测模块的检测阈值为2mA，那么电路
就会报警，数字控制模块就可以根据报警信号禁止重要数据的交易。在数
字控制模块中，可以设置多档检测电流的阈值，根据实际工作情况选择一
档合适的电流检测阈值。
在完成以上数据处理后，数字控制模块就将需要返回的信号编译成相
应的控制信号去控制负载调制模块，然后将这些信号通过负载调制的方式
返回给读卡机，从而就完成了整个交流流程，当然在整个交易过程中，读
卡机和卡片是要进行多次的数据交互才能完成整个交易的。
结合图2所示，所述电流检测模块在下面的实施例中，包括：NMOS晶
体管NM1、NM2，PMOS晶体管PM1。其中，NMOS晶体管NM1的漏极与电源电
压端VDD相连接，其源极接地，其栅极作为控制端，记为VC端。PMOS晶体
管PM1的源极与电源电压端VDD相连接，其漏极与NMOS晶体管NM2的漏极
相连接，且其连接的节点作为电流检测模块的电压输出端VOUT，其栅极作
为参考电压端，记为VREF。NMOS晶体管NM2的源极接地，其栅极与VC端
相连接。
在电路中NMOS晶体管NM1中是泄流管，泄放掉电路中多余的电流，如
果NMOS晶体管NM1中没有电流，说明当前工作状态下没有多余电流。在电
路设计中，NMOS晶体管NM1的宽长比是100μm/0.18μm，对VC端的控制来
自整流稳压负载调制模块。
PMOS晶体管PM1的栅极输入参考电压VREF，用于产生PMOS晶体管PM1
的电流，在电路设计中，会设计一个适合的VREF值使得流过PMOS晶体管
PM1的电流为10μA。PMOS晶体管PM1的宽长比尺寸为2μm/1μm。NMOS晶体
管NM2的栅极同样由VC端来控制，NMOS晶体管NM2宽长比是1μm/0.18μm，
其尺寸是NMOS晶体管NM1的百分之一。也就是说流过NMOS晶体管NM1的
电流是NMOS晶体管NM2的100倍。
例如电路中多余的电流为1.5mA，那么就是流过NMOS晶体管NM1的电
流为15mA，那么流过NMOS晶体管NM2的电流就是15μA。由于PMOS晶体管
PM1的电流是10μA，流过NMOS晶体管NM2的电流是15μA，那么VOUT端就
会输出一个低电平电压，此时系统就认为电路中有多余的电流，系统没有
处于临界场强。
虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限
制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不
背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例
进行组合。