半导体存储装置 本发明涉及一种半导体存储装置，有多个被安置在半导体衬底上的存储单元用于数据内容可编程序的存储，该半导体存储装置可以在至少两种工作状态下运行，第一种工作状态被分配为从一个存储单元中删除数据内容而第二种工作状态被分配为保留一个存储单元的一个数据内容，该半导体存储装置有一个选择电路用来选择一个相关联的存储单元组，并有至少一个带有驱动线的驱动电路，驱动电路被分配到存储单元，用来选择性的应用一个删除电压和一个参考电压到所选择的存储单元组。
这种类型的半导体存储装置的一个主要应用领域是通过那些非易失性的电学上可删除的可编程序的半导体存储器而被形成的，半导体存储器由一些存储单元构成，而这些存储单元可以像所希望的那样经常地通过加上预定地某些电压而进行程序设计和被再删除掉。在这种情况下信息通过提供电荷到所谓的浮动门电极或从所谓的浮动门电极去掉电荷而被贮存。这通过加一个合适的电压到存储排布的字线和位线而被完成。在读出工作条件下，有典型地约5伏的低电压，没有电荷可以克服绝缘势垒，因此电荷一旦被储存则依然被保存。比较起来，在程序设计和删除的情况下，典型地约17伏的较高电压被加到控制门和源/漏/衬底之间。这些电压以后也被叫作高电压，因为就量值而言它们超过外加电压。由于高电场强度，电子可以隧道穿过绝缘势垒(佛勒-诺尔德哈姆Fowler-Nordheim效应)或者产生于漏附近区域的热电子可以克服绝缘(沟道热电子效应)。因为存储电路的外加电压，典型地是约5伏，因此为外部所加的或内部所产生的程序设计及删除电压提供某些驱动电路是必需的，它们可以选择性地开关这些电压到存储单元(或字线和位线)上。基于电路和技术方面的考虑，限制至少一个驱动线(位线或字线)上的电压范围低于或等于外加电压值，并且只在另一驱动线上使用高电压是有利的。作为一个结果，正的和负的高电压两者都必须选择性地被开关到这些线上用于程序设计和用于删除目的。
Y.Yatsuda等人在IEEE电气与电子工程师协会期刊《固态电路》1985年第sc-20卷第1期，144页至151页上发表的文章公开了用于正电压的一种高压驱动电路，它使用了一个外部时钟脉冲。然而，由NMOS晶体管形成的电路不能开关负的高电压。此外，电路要求一个相对大的电容C以便能够输送一个足够大的充电电流，目的在于使得负载可以在一个50至100微秒的时间内被充电。
EP320916B1公开了一种用于非易失性的电学上可删除的和可编程序的半导体的存储器的驱动电路，它是根据权利要求1的前序部分而构成的，这种电路可以开关正的和负的两种高电压并使用了外部时钟脉冲。这种电路是基于这样的原理，即，为每一个负载分配它自己的产生所要求的负的高电压的高压发生器。然而，所要求的发生器的级数随着高电压量值的增加而增加。
对于较高的电压值，这种设计要求大的面积。另一个缺点是，在删除工作(负的高电压)状态，已知的电路在未经选择的情况下不输送一个干净的零伏电位。在一种准备状态下，一个有着预定的电压值的预充电被加到了负载上。在实际的删除过程期间，电位仅通过一个串联电路被限定，该串联电路包含一个NMOS晶体管和多个，就是说多于或等于两个，PMOS晶体管。作为其结果，该已知电路由于串音也就容易受到干扰。在读出模式(5伏正电压)和写模式(15伏正电压)情况下，零伏电位也不干净。作为替代，输出电压等于PMOS晶体管的阈值电压的量值。提议使用阈值电压为零伏的晶体管使问题变得更复杂并因此是较少经济价值的技术。
本发明的目的是提供一种电路排布，在开始部分所提到的普通型的电路排布，就电路系统而言它是简单的，要求较小的面积，有一个较低的总的能量消耗并且有最小的可能的横向电流。
这一目的通过一个根据权利要求1的电路排布被达到。
根据本发明，用于驱动一组存储单元的装置被制作，该存储单元组是通过选择电路被选择的，用于删除和保留存储单元的数据内容的工作状态，一个驱动电路被提供，它被公共分配到一个存储单元组的所有存储单元并且有一条单一的驱动线用于到这被选择的一组存储单元的所有的存储单元的耦合，在这条驱动线上，删除电压和参考电压选择性的被有效地连接到这被选择的存储单元组。
根据本发明的电路设计以一种简单的方式解决了在开始部分所描述的那些问题，并且提供了一系列优于迄今所知道的解决方案的优点。通过提供一个驱动电路，它被公共分配给一个组的所有存储单元，有一条单一的驱动线用于有效地驱动或开关删除电压(负的高电压)和参者电压(例如用一个被精确限定的零伏电位)这两种电压，那么，通过就电路系统而言与驱动电路隔绝开，作为分开的电路元件来设计高电压发生电路就是可能的了。与先前的技术不同，不需要为每一个负载分配它自己的产生所要求的删除电压(负的高电压)的高压发生器，所用的术语负载指的是由驱动电路去驱动的线和被分配的电路元件(例如字线)。由于所要求的发生器的级数随着高电压的量值的增加而增加，先前所知道的设计在较高的电压值时就面积而言就是不能胜任的。比较起来，本发明允许综合产生所要求的这些高电压被公共分配到一组存储单元，而这些高电压或者由外部馈电到驱动电路或者是通过被制造在同一半导体衬底上的一个高电压发生电路而形成对驱动电路是可利用的一些高电压。驱动电路本身就电路系统而言是可以被简单地构成的，并且可以仅由少数电路元件组成。因为，为了最大限度节省面积起见，驱动电路通常应以单元格子形式被制造，具有这种用最简单可能的电路系统构成的驱动电路的优点从一种高的集成密度观点来看是有利的。同时，驱动电路仅有一个低的能量消耗，并且基本上没有横向电流，而横向电流会对能量损失有贡献。特别是对于使用n型阱CMOS技术的产品，这些优点获得了极大的重要性，因为所有的NMOS晶体管都有一个公共衬底终端(地)，并且因此可能仅用PMOS晶体管来开关这负电压。
根据本发明的驱动电路实现了经过一条单一的驱动线选择性地，例如作为一个对应信号的函数，把删除电压(负的高电压)和参考电压(零伏电位)两者以规定的形式加到这些存储单元并且没有损失。因为这些存储单元形成了一种比较大的电容性负载，所以用最小的时间延迟有效地开关接通电压是合意的，借助根据本发明的驱动电路这一点被实现了。
为了辩别是一组存储单元被指定要被删除还是它们的数据内容要被保留，以本发明的一种发展形式的装置可以这样被构成，即用于选择连接到驱动线上的删除电压和参考电压的驱动电路通过一个选择信号来控制，而选择信号是在被连接到驱动电路上游的一个选择信号电路中产生的。方便地，这选择信号电路被连接到地址译码器的下游，通常在半导体存储器中已经存在，或者被设计是集成在半导体存储器里的。这使得不仅完全删除更大的半导体存储器的面积是可能的，而且使得在那些更大的删除周期内去仅保留被选择的特殊的那些存储单元组的数据内容也是可能的，作为它的一个结果，数据处理程序的编排方式的复杂性被减小了。一个另外的优点由这样的事实被提供，即，因为参考电压就量值而言小于删除电压，所以驱动电路为开关参考电压要求比为开关删除电压更少的时间。通过仔细的选择要被删除的存储单元，所要求的用于一个删除过程的时间可以被缩短。
在本发明的一个特别优选的结构中，装置可以这样被构成，即，为把删除电压和参考电压有效的开关到驱动线上，驱动电路有一个泵电路，作为选择信号的函数，它象所希望的那样开关删除电压和参考电压，基本上没有改变电压值或者没有局部地产生这些电压。
在本发明的一种发展中，装置可以这样被构成，即半导体存储装置可以在第三种工作状态被运行，正如所希望的那样，这第三种工作状态被分配给程序设计，读出和保留存储单元的数据内容，半导体存储装置有一个程序设计电压发生电路，经过一个开关器件被耦合到驱动电路，用来把一个程序设计电压提供给驱动电路，该程序设计电压有着与删除电压相反的符号并且超过外加电压值，用于程序设计一个存储单元，并且被分配给驱动电路的开关器件，用于要被加到驱动电路的程序设计电压的选择性输出，用于要被加到驱动电路的读出电压的选择性输出，或者用于要被加到驱动电路的参考电压的选择性输出，它们是通过一条到被选择的存储单元组的状态选择线来进行控制的。其结果是，所有的电压，它们是为程序设计，读出，删除和保留存储单元的数据内容所要求的，都是经过一条单一的线被加上去的。
为了加上由程序设计电压发生电路所提供的这些电压，或者为了加上这些就其量值而言是小的符号相同的电压，装置可以这样被构成，即，连接在程序设计电压发生电路的下游的一个激励电路被连接在开关器件的上游并给开关器件输出一些电压电位，这些电压电位被分配给第三种工作状态用于程序设计，读出和保留存储单元的数据内容。这就使得加上任意数目的与删除电压符号相反的电压在原则上是可能的。在这种情况下，这些电压电位的稳定性基本上取决于激励电路的质量。
为了把激励电路耦合到驱动电路，装置可以这样被构成，即，驱动电路有一个被耦合到开关器件的第一电压输入，参考电压在第一种和第二种工作状态被加到它上面，而由激励电路输出的电压电位在第三种工作状态被加到它上面。
为了把删除电压发生电路耦合到驱动电路，装置可以这样被构成，即，驱动电路有一个被耦合到删除电压发生电路的第二电压输入，删除电压在第一种和第二种工作状态被加到它上面，并且删除电压，或者一个就其量值而言小于或等于程序设计电压的电压在第三种工作状态被加到它上面。
为了有效的开关参考电压并为了把激励电路耦合到驱动线，装置可以这样被构成，即，驱动电路有一个第一泵电路，它经过一个第一内部时钟脉冲输入将被启动并被连接在第一电压输入与驱动线之间，它在第一种工作状态阻塞在第一电压输入与驱动线之间，它在第二种工作状态作为从第一电压输入到驱动线的泵电路而运行，并且在第三种工作状态作为耦合到第一电压输入的激励电路与驱动线之间的一个泵电路,而运行。正如所希望的那样，第一泵电路可以完成两种不同的功能。一方面，装置可以这样被构成，即通过使用一个泵装置使参考电压被有效地开关接通，以便防止由于漏电流或干扰造成的参考电压的衰减，而漏电流或干扰引起曾经被加上的一种电荷的减少。此外，装置也可以这样被构成，即，第一泵电路把由激励电路所提供的那些与删除电压有相反符号的电压耦合到驱动线上。
为了有效的开关删除电压，装置可以这样被构成，即，驱动电路有一个第二泵电路，它经过一个第二内部时钟脉冲输入被启动并被连接在第二电压输入与驱动线之间，它在第一种工作状态作为从第二电压输入到驱动线的泵电路而运行，并且它在第二种和第三种工作状态作为一个在第二电压输入与驱动线之间的阻塞电路而运行。在这种情况下，第二泵电路有通过使用一种泵装置有效地开关接通删除电压的作用，以便防止由于漏电流或干扰造成删除电压的衰减，而漏电流或干扰引起曾经被加的一种电荷的减少，此外在有效的开关接通参考电压的情况下，或者在耦合由激励电路提供的电压的情况下，第二泵电路还具有阻塞删除电压的作用。
为了工作的可靠性起见，装置可以这样被构成，即，第一泵电路有一个被耦合到外部可驱动的复位输入的复位开关，因此第一泵电路在第一种工作状态作为阻塞电路而可靠地进行工作。在由一个地址译码器所发出的一个地址改变的情况下，装置可以构成去驱动复位输入，因此第一泵电路在最初就可靠地阻塞了。
可以被提供的另一个判据是，第二泵电路有一个去启动开关，它可以经过第一内部时钟脉冲输入而被驱动，于是在第二种和第三种工作状态第二泵电路作为一个阻塞电路而可靠地工作。这也就确保了，在有效的开关接通参考电压的情况下或者在耦合由激励电路提供的电压的情况下，删除电压是被阻塞的。
对于电压产生电路，装置可以这样被构成，即，对于存储单元的一条字线的或一条位线的至少一个相关联的存储单元组，半导体存储装置有一个单一的删除电压发生电路和一个单一的程序设计电压发生电路，它们被分配到至少一个驱动电路，而那些存储单元在半导体衬底上以矩阵形式被布置在那些字线与位线的交点上。这就允许使用这些综合地产生的电压，它们既可以在半导体衬底上被产生又可以从外部被提供。在这两种情况下，与以前所知道的电路相比较，这就导致了面积上的节省。
为了启动第一和第二泵电路，装置可以这样被构成，即，一个选择电路被分配给驱动电路并且，作为被加到选择输入的选择信号的函数，分配一个被加到一个外部时钟脉冲输入的外部时钟脉冲信号给第一或给第二内部时钟脉冲输出。为了启动泵电路，一个时钟脉冲信号可以被提供，它被选择性地馈送到第一泵电路或者馈送到第二泵电路。
在这种情况下，为了启动第一和第二泵电路，装置可以例如这样被构成，即，对于在选择输入的逻辑0，选择电路把外部时钟脉冲信号以相反相位加到第一内部时钟脉冲信号输出，并设置第二内部时钟脉冲输出到逻辑1，并且，对于在选择输入的逻辑1，选择电路把外部时钟脉冲信号以相反相位加到第二内部时钟脉冲输出，并设置第二内部时钟脉冲输出到逻辑0。
对于选择电路到驱动电路的耦合，装置可以这样被构成，即，在第一种和第二种工作状态下，选择电路的第一内部时钟脉冲输出被耦合到第一内部时钟输入，而选择电路的第二内部时钟脉冲输出被耦合到第二内部时钟脉冲输入。因为在第一种和第二种工作状态的每一种工作状态下两个泵电路中有一个是运行的，所以在这些工作状态下时钟脉冲信号可以被提供。
对于激励电路经过驱动电路到存储单元的耦合，装置可以这样被构成，即，第一和第二泵电路的开关及分配到第二泵电路的去启动开关各自都有MOSFET晶体管，这些晶体管有一个公共的外部可驱动的衬底终端。其结果，半导体衬底可以是处在不同的电势，这就使得耦合由激励电路提供的电压成为是可能的，这些电压有着与删除电压相反的符号。
在一个泵电路的实施例中，它在电路系统上是简单的，装置可以这样有利地被构成，即，一个第一电容器被连接到第一内部时钟脉冲输入的下游，并且一个第二电容器被连接到第二内部时钟脉冲输入的下游。
对于激励电路要提供的不同电压电位的选择，装置可以这样被构成，即，在一个第一工作模式下，激励电路输出用于程序设计的电压电位，或者用于保留数据内容的电压电位，正如所要求的那样作为被加到主动选择输入的一个主动选择信号的函数，并且，在一个第二工作模式下，输出用于读出的电压电位。这就使得这是可能的，即，只作为不需要任何特殊的电能的信号的函数，把不同的信号电压加到一个单一驱动线上，两种符号的电压可能超过外加电压。
在一种被发展了的结构中，装置可以这样被构成，即，在第一种和第二种工作状态参考电压被加到公共的外部可驱动的衬底终端，程序设计电压在第三种工作状态和第一工作模式被加上，而读出电压在第三种工作状态和第二工作模式被加上。
为了使其能有快的开关时间，装置可以这样被构成，即，有着预定的时间长度的时钟脉冲信号在开关到第三种工作状态以后立刻在第三种工作状态被加到第一内部时钟脉冲输入，在第三种工作状态下，仅以起始相位加上时钟脉冲信号并在而后保持在这样一个电位即它保持第一泵电路开关打开就足够了。
在另一个更优选的实施例中，装置可以这样被构成，即，为了加上一个第二外部时钟脉冲信号，与外部时钟脉冲信号分开，选择电路有一个第二外部时钟脉冲输入，并且一个幅度倍增器电路被分配到第二内部时钟脉冲输出及被分配到这两个时钟脉输入，对于在选择输入的一个逻辑0，幅度倍增器电路把外部时钟脉冲信号以相反相位加到第一内部时钟脉冲输出并设置第二内部时钟脉冲输出到逻辑1，并且，对于在选择输入的一个逻辑1，幅度倍增器电路把与外部时钟脉冲信号相比有着被增大了的幅度的外部时钟脉冲信号以相反相位加到第二内部时钟脉冲输出并设置第一内部时钟脉冲输出到逻辑0，在另一个实施列中，特别是在第二泵电路实施例中，装置可以被构成去加上超过外加电压的时钟脉冲信号，以便可靠地去驱动泵电路的那些开关。
考虑到要被采用的技术，以及考虑到存储单元的实际结构，装置可以这样被构成，即，参考电压表现为一个零电压，外加电压有一个大约+5伏的电压值，删除电压有一个大约-12伏的电压值，而程序设计电压有一个大约+18伏的电压值。
本发明的一些其它特性，优点和有利特征借助附图通过下面所给出的实施例的说明被给出，其中：
图1A和图1B给出一种非易失性的电学上可删除的可编程序的半导体存储器的一个存储单元结构简图；
图2给出了存储单元的排布以及它们到位线和字线的耦合；
图3给出了一个驱动电路的第一种说明性实施例的简略电路图，它有一个带有幅度倍增器的选择电路；
图4给出了一个用于正电压的激励电路的简略电路图；
图5给出了电压作为时间的函数的一种模拟结果的一个简略图形，电压是在一个删除电压和参考电压加到一条字线上以后被加到选择输入和被加到驱动线上的；
图6给出了电压作为时间的函数的一种模拟结果的一个简略图形，电压是在一个删除电压和参考电压加到一条字线上以后被加到选择输入，被加到驱动电路，被加到第二内部时钟脉冲输入及被加到第二泵电路的泵开关晶体管的控制输入上的；
图7给出了电压作为时间的函数的一种模拟结果的一个简略图形，电压是在一个程序设计电压和参考电压加到一条字线上以后被加到选择输入，被加到激励电路的输出及被加到驱动线上的；
图8给出了电压作为时间的函数的一种模拟结果的一个简略图形，电压是在一个读出电压和参考电压加到一条字线上的期间被加到选择输入，被加到激励电路的输出及被加到驱动线上的；
图9给出一个驱动电路的第二种说明性实施例的简略电路图，驱动电路有一个不带幅度倍增器的选择电路，以及
图10给出了一个驱动电路的第三种说明性实施例的简略电路图，驱动电路有一个不带幅度倍增器的选择电路。
借助图1A和图1B的帮助，将首先给出半导体存储器的结构说明和工作模式说明，该半导体存储器是电学上可编程序的和可删除的，它有大量的存储单元SZ。每一个存储单元SZ都由一个控制电极1，一个浮动电极2，一个源区3，一个漏区4，一个衬底区5及绝缘层6和7组成。绝缘层6被安置在控制电极1与浮动电极2之间，而绝缘层7被安置在浮动电极2，在一方面，与源区3，漏区4及衬底区5，在另一方面，之间。浮动电极2被绝缘层6和7包围着被放置在控制电极1与源区3及漏区4之间。信息项目的存储对应着把电荷提供给浮动电极2和从浮动电极2移走电荷。这一点通过在控制电极1与漏区4之间加上合适的电压即可被做到。为了读出，一个正的电压被加到控制电极1，该电压典型地约为+2.5伏并且因而是外加电压的量级并且这对于电子或者空穴能够去克服绝缘而进入漏区4而言不是足够的。为了程序设计，一个正的高电压，它典型地约为+18伏并因而超过外加电压，被加到控制电极1以便注入电子到浮动电极2中。为了删除，一个负的高电压，它典型地约为-12伏并因而就其量值而言超过外加电压，被加到控制电极1以便注入空穴到浮动电极2中。在程序设计及删除期间，由于高的电场强度，电子或空穴遂道穿过绝缘层7的势垒(佛勒-诺尔德哈姆Fowler-Nordheim效应)，或者产生于漏区4附近的热电子能够克服绝缘层7(“沟道热电子效应”)是可能的。
在根据图2的一种典型的存储排布情况下，当贮存的数据内容从存储单元SZ中被读出时，一条位线8被开关接通到单元的源终端或者保持是被断开的。被分配到位线8上，有检测放大器(没有更详细的表示出来)，它以流过存储单元SZ的电流为证据探测单元状态或者以相应的位线8上电势改变为证据。参照数字9表示字线，它用于存储单元SZ的寻址，被连接到一个地址译码器电路(没有更详细的表示出来)。这类存储器的排布和工作模式的详细情况对在这方面训练有素的人是熟悉的，因此这里不再更说细地进行描述。
图3给出了根据本发明的电路排布的第一种说明性的实施例，它有一个选择电路10和一个驱动电路11。选择电路10有一个选择输入12，一个第一外部时钟脉冲输入13，一个第二外部时钟脉冲输入14，一个第一内部时钟脉冲输出15及一个第二内部时钟脉冲输出16。而且，选择电路10由一个否定的与门17和一个否定的或门18组成。两个门17和18的相应的第一输入都被耦合到选择输入12，而两个门17和18的相应的第二输入都被耦合到第一外部时钟脉冲输入13。否定的与门17的输出对应着选择电路10的第一内部时钟脉冲输出15。否定的或门18的输出经过电容器21被连接到选择电路10的第二内部时钟脉冲输出16。而且在第二内部时钟脉冲输出16有以串联方式被连接的两个晶体管20的耦合点。外加电压VPP被加到由两个晶体管20组成的串联电路上。两个晶体管20中的一个的控制输入直接被连接到时钟脉中输入14，而两个晶体管20中的另一个的控制输入经过一个非门19被连接到第二外部时钟脉冲输入14。因此被相互转换的数字信号总是被加到两个晶体管20的控制输入上。元件19至21形成了一个幅度倍增器电路。驱动电路11有5个输入22、23、26、33、34和一个单一的输出35。输入22和23表示驱动电路11的内部时钟脉冲输入，它们被耦合到选择电路10的内部时钟脉冲输出15,16。输入26是一个外部可驱动的复位输入。作为开关器件36的一个函数，第一电压输入33或者，在第一种和第二种工作状态，被耦合到地，它在所有的说明性实施例中都表示参考电压的电势，或者，在第三种工作状态，被耦合到一个提供正电压的激励电路37。第二电压输入34被耦合到一个删除电压发生电路，删除电压发生电路产生负的高电压。存储单元SZ的控制电极1通过驱动线35和对应和字线9(见图2)被驱动。第一内部时钟脉冲输入22通过电容器24被连接到晶体管31的控制输入，晶体管31作为一个泵开关而运行。晶体管27，作为一个复位开关而运行并且它的控制输入被接地，被连接在晶体管31的控制输入和复位输入26之间。第二内部时钟脉冲输入23经过电容器25被连接到晶体管32的控制输入，晶体管32作为一个泵开关而运行。一个晶体管28，它作为一个去启动开关而运行并与晶体管31有公共的控制输入，被连接在第一电压输入33与晶体管31的控制输入之间。一个晶体管30，它作为一个反馈开关而运行并且它的控制输入也被耦合到驱动线35，被连接在驱动线35与晶体管32的控制输入之间。晶体管28,30,31和32有公共的外部可驱动的衬底终端29。在所有的说明性实施例中，装置可以这样被构成，即，由激励电路37所提供的正电压，在第三种工作状态被加到第一电压输入33，而零伏电位在第一种和第二种工作状态被加到第一电压输入33。同样，在所有的说明性实施例中，装置可以这样被构成，即，由删除电压发生电路提供的负的高电压在第一种和第二种工作状态被加到输入34，并且或者由删除电压发生电路提供的负的高电压，或者一个就其量值而言小于或等于程序设计电压的电压，在第三种工作状态被加到输入34。这些电压都是由电压发生电路来提供的，这些电压发生电路或者是外部的或者是被安排在半导体衬底5上的并且在图中没有被更详细地表示出来。在这种情况下，原则上只需要两个电压发生电路，一个提供用于读出的正电压和用于程序设计的正的高电压，另一个提供用于删除的负的高电压。
下面将借助图3给出的第一种说明性实施例对工作模式进行解释。驱动电路11在已经被提到过的三种工作状态运行。在第一种和第二种工作状态下，第一电压输入33通过开关器件36被连接到地。如果一个对应第一种工作状态的信号被加到选择输入12，那么被加到第二电压输入34的大约-12伏的负的高电压经过被分配到对应的存储单元SZ的驱动线35和字线9被加到控制电极1，以便为了删除的目的去注入空穴到存储单元SZ的浮动电极2。如果一个对应第二种工作状态的信号被加到选择输入12，那么被加到第一电压输入33的地电势经过被分配到对应的存储单元SZ的驱动线35和字线9被开关接通到对应的存储单元SZ的控制电极1。在第三种工作状态下，被加到第一电压输入33的并经过开关器件36由激励电路37所提供的正电压被开关接通到驱动线35。在第一种工作状态下，零电压被加到选择输入12，作为其结果，被加到第一外部时钟脉冲输入13的时钟脉冲信号以加倍的幅度U23，最大最大被开关接通到第二内部时钟脉冲输出16并因此被接通到第二内部时钟脉冲输入23。为了可靠地驱动晶体管32，需要有幅度倍增器电路，它由非门19，两个晶体管20和电容器21构成。在第二内部时钟脉冲输入23，有一个幅度为U23，最大的时钟脉冲信号U23加到这一端是必需的，U23，最大超过晶体管32的阈值压U23，最小的两倍。为了满足幅度倍增器电路19,20,21，两个分开的时钟脉冲信号，一个5伏的高电压电位和一个0伏的低电压电位，被加到两个外那时钟脉冲输入13,14。借助被加到第二内部时钟脉冲输入23上的时钟脉冲信号U23，第二泵电路，它由电容器25和晶体管32组成，被启动并分组开关被加到第二电压输入34上的负的高电压。被加到晶体管32的控制输入上的电压U23最初由加到驱动线35上的电压U35和晶体管32的阈值电压U32，最小的量值构成
U32=U35+｜U32，最小｜并且当在第二内部时钟脉冲输入23使用幅度为U23，最大的时钟脉冲信号U23时，被加到晶体管32的控制输入上的电压U32按差值
dU=U23，最大-2*｜U32，最小｜而被减小，差值dU介于被加到第二内部时钟脉冲输入23上的时钟脉冲信号幅度U23，最大与晶体管32的阈值电压U32，最小的两倍量值之间：
U36→U35-dU。
然而，只有在电容器25的电容C25比杂散电容及晶体管30和32的电容C30和C32大的条件下上述等式才成立。第一内部时钟脉冲输出15，并因此也是第一内部时钟脉冲输入22，由于第一泵电路的泵开关31造成在第一电压输入33与驱动线35之间的阻塞的作用而被去启动。除在地址改变期间外，复位输入26始终被接地。在地址改变期间，外加电压简单地被加到复位输入26以便设置晶体管28和31的控制输入到一个非负电势。否则，通过桥接，晶体管28和31的控制输入可以获得一个负电势，作为其结果，晶体管28和31会变成为是永久地打开的。在第二种工作状态下，一个5伏电位被加到选择输入12，作为其结果，被加到第一外部时钟脉冲输入13上的时钟脉冲信号被开关接通，被转换，到第一内部时钟脉冲输出15并因此被接通到第一内部时钟脉冲输入22。第一泵电路，它由电容器24和晶体管31组成，通过时钟脉冲信号被启动并有效地开关接通被加到第一电压输入33上的零电压。相反地，第二内部时钟脉冲输出16，并因此也是第二内部时钟脉冲输入23，被去启动，作为其结果，第二泵电路的泵开关32造成第二电压输入34与驱动线35之间阻塞。在第三种工作状态下，一个5伏电位同样被加到选择输入12上，作为其结果，加到第一外部时钟脉冲输入13的时钟脉冲信号被开关接通到第一内部时钟脉冲输入22。第一泵电路，它由电容器24和晶体管31组成，通过时钟脉冲信号被启动，并且有效地开关接通正电压，该正电压被加到第一电压输入33并且它是由激励电路37经过开关器件36被提供的。作为加到两个激励选择输入43,44的信号的函数，程序设计电压，读出电压或者零电压由激励电路37被加到第一电压输入33。同样，在第三种工作状态下，同样的电压由激励电路37像被加到第一电压输入33那样被加到外部可驱动的衬底终端29。为了使其能有快的开关时间，仅以起始相位接通时钟脉冲是合理的，并且此后把它保持在较低的电位。其结果，晶体管31的控制输入保持在负的电势，作为其结果，晶体管31仍保持打开。第二内部时钟脉冲输出16，并因此也是第二内部时钟脉冲输入23，被去启动，作为其结果，第二泵电路的泵开关32造成在第二电压输入34与驱动线35之间阻塞。
图4给出了激励电路37的更多的细节，它被连接在一个程序设计电压发生电路的下游，经过开关器件36被耦合到驱动电路11,39,40,并且提供正电压到驱动电路11,39,40。电路37有三个输入42,43,44和一个输出45。输出45被用作经过开关器件36到驱动电路11的第一电压输入33的耦合。激励电路37由四个晶体管，两个p沟道FET场效应晶体管46,47和两个n沟道FET场效应晶体管48,49组成。输入42是一个电压输入用于耦合一个程序设计电压发生电路或者用于加上一个正的高电压，其典型地是约+18伏。输入43和44是激励选择输入。作为被加到激励选择输入43,44上的信号的函数，激励电路开关接通，提供到输出45上并因此也是提供到驱动电路11,39,40的第一电压输入33上，或者是被加到输入42的正高电压用于程序设计，或者是一个被减小了的高电压用于读出，典型地约为+2.5伏，或者是一个零伏电位用于保留数据内容。
图5至图8表示出了电压的时间关系曲线，而电压是加到图3中所表示出的电路的不同选择点上的。
图5给出了信号50和信号51的电压时间关系曲线，信号50被加到选择输入12，而信号51被加到驱动线35。驱动选择输入12在第一种工作状态和第二种工作状态之间开关。在选择输入12，零伏电位对应第一种工作状态，而5伏电位对应第二种工作状态。如果5伏电位被加到选择输入12，那么被加到第一电压输入33的零伏电位被开关接通到驱动线35，而第一电压输入33经过开关器件36被耦合到地。在选择输入12为零伏电位的情况下，删除电压被开关接通到驱动线上，而删除电压是被加到第二电压输入34上的并且在这里大约等于-12伏。在达到预定的电压之前泵过程持续大约5微秒。比较起来，在选择输入的一个转换之后，在参考电压被加到驱动线之前它只持续大约2微秒。
图6中绘出的电压时间关系曲线52,53,54,55再现了如图5中所示的同样的过程。图6中所绘出的图线52和53对应来自图5的图线50或51。此外，图6绘出了在第二内部时钟脉冲输入23的电压时间关系曲线54和在第二泵开关32的控制输入和电压时间关系曲线55。在这两点上，电压以时钟脉冲信号的频率振荡。在第一种工作状态的情况下，信号54,55两者的幅度都是大约7伏，而在第二种工作状态的情况下，信号54,55两者的幅度都是大约4伏。被加到第二泵开关32的控制输入的信号55对应信号53，而信号53是被加到驱动线35上的并且在第二时钟脉冲输入23处被信号54幅度调制。
图7绘出了图线56,57,58，它们表示在第三种工作状态下在选择输入12的电压时间关系曲线56，在第一电压输入33的电压时间关系曲线57，及在驱动线38的电压时间关系曲线58。选择输入12是永久地处在5伏，因为被加到那里的那些信号56只对前两种工作状态是适当的。把在第一电压输入33的电压时间关系曲线57与在驱动线35的电压时间关系曲线58进行比较显示出，驱动电路11实际上没有延迟地开关接通由激励电路37所提供的正的高电压。延迟时间小于约1微秒。
以与图7类似的方式，图8绘出了在第三种工作状态下开关接通的由激励电路37提供的一种正电压，有描绘出的在选择输入12的电压时间关系曲线59，在第一电压输入33的电压时间关系曲线60和在驱动线38的电压时间关系曲线61。代替大约是+18伏的程序设计电压，这里被加上的是大约+2.5伏的读出电压。在这种情况下，同样，延迟时间大约是与加程序设计电压时的同一量级，并且小于约1微秒。
在图9中给出的依据本发明的第二种说明性实施例驱动电路39基本上有与第一种说明性实施例的驱动电路11相类似的结构。在这种情况下，选择电路38给出了选择电路10的一种变型，在这里选择电路10中的幅度倍增器电路19,20,21及第二外部时钟脉冲输入14被简化掉了。选择电路38由选择输入12，第一外部时钟脉冲输入13，否定的与门17，否定的或门18及内部时钟脉冲输出15和16组成。第二种说明性实施例的驱动电路39同样给出了一个对应依据第一种说明性实施例的电路11的被简化了的电路变型。晶体管28，它作为一个去启动开关而运行，被省掉了并且，就晶体管32来说，与驱动电路11相对比，控制输入被换成为被耦合到驱动线35的电极。晶体管30,31，和32有一个公共的外部可驱动的衬底终端29。
幅度倍增器电路19,20,21对驱动电路39不再被需要，因为在第二内部时钟脉冲输入23的任意小的电压电位U23，最大足够用来驱动晶体管32。在被加到第二内部时钟脉冲输入23的时钟脉冲信号U23，最大的每一周期内，贮存在电容器25中的电荷均匀地被分配在电容器25与被驱动的存储单元SZ，作用如同一个电容性负载Csz，之间，贮存在电容器25中的电荷是与加到第二内部时钟脉冲输入23的时钟脉冲信号的幅度U23，最大和电容器25的电容C25的乘积成比例的。
U32=U35→U32=U35-(C25*U23，最大)/(C25+Csz)
对于驱动电路39，一方面，有小的幅度U23，最大的时钟脉冲信号在第二内部时钟脉冲输入23处是足够的并且，另一方面，在不合适的电容比例的情况下，由于电容器25的电容C25与被驱动的存储单元SZ的电容Csz相比是小的，那么只有一个小的电流流经驱动线35，这就造成了一个持续时间比较长的泵过程。这一缺点仅通过用一个具有大的电容C25的电容器25及一个伴随的对半导体衬底5的大的面积要求即可被消除。
在图10中给出的第三种说明性实施例由驱动电路40和与第二种说明性实施例同样的选择电路38组成。驱动电路40是一个实施例，它有着来自前两种说明性实施例的驱动电路11和39的元件。与第二种说明性实施例的驱动电路39相比较，这第三种说明性实施例的驱动电路40有另外的晶体管32，它以串联的方式与晶体管41相连接并同后者有一个公共的控制输入。这两个一个挨着一个被连接的晶体管32和41的耦合点被连接到第二电压输入34。晶体管41的远离晶体管32的那个电极被耦合到电容器25。与第二种说明性实施例的驱动电路39不一样的是，晶体管30，作为一个反馈元件而工作，被连接在晶体管32和41的公共控制终端与晶体管41到电容器25的耦合点之间。晶体管28,30,31,32和41有一公共的外部可驱动的衬底终端29。
与驱动电路11,39相比较，驱动电路40在第一种工作状态下的运行如下所述。像在驱动电路39的情况下那样，为了启动第二泵电路25,32,41，幅度倍增器电路19,20,21对驱动电路40也是不需要的。借助两个晶体管32和41，输出负载的性能被改善了，特别是与驱动电路39相比是这样。在被加到第二内部时钟脉冲输入23的时钟脉冲信号U23的每一周期内，贮存在电容器25中的电荷均匀地被分配在电容器25与晶体管32和41的控制输入，作用如同电容性负载C32,41，之间，它的作用是去引起被加到驱动线35上的电压U35的下述变化：
U35→U35-(C25*U23，最大)/(C25+C32,41)≌U35-U23，最大
由于晶体管32和41的被耦合的控制输入的电容C32,41比较小，电容器25不要求太大的电容C25并因此在半导体衬底5上不要求非常大的面积。用一个小的电容器25就可以实现一个快的泵过程。在第二种和第三种工作状态下，驱动电路40像驱动电路13和39那样运行。总的来说，驱动电路40体现了驱动电路13和39的一种综合特性。