《可变电阻存储器件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《可变电阻存储器件及其制造方法.pdf（30页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103378290 A (43)申请公布日 2013.10.30 CN 103378290 A *CN103378290A* (21)申请号 201310094941.1 (22)申请日 2013.03.22 10-2012-0043788 2012.04.26 KR H01L 45/00(2006.01) H01L 27/24(2006.01) G11C 13/00(2006.01) (71)申请人 爱思开海力士有限公司 地址 韩国京畿道 (72)发明人 李相昑 李宰渊 孙东熙 (74)专利代理机构 北京弘权知识产权代理事务 所 ( 普通合伙 ) 11363 代理人。
2、 俞波 石卓琼 (54) 发明名称 可变电阻存储器件及其制造方法 (57) 摘要 本发明公开了一种可变电阻存储器件及其制 造方法。可变电阻存储器件包括 ： 从衬底垂直地 伸出的垂直电极 ； 沿着垂直电极层叠的第一水平 电极 ； 沿着垂直电极层叠的第二水平电极 ； 插入 在垂直电极与第一和第二水平电极之间的可变电 阻层， 其中所述第一和第二水平电极布置在彼此 交叉的方向上。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 9 页 附图 19 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书9页 附图19页 (10)申请公布号 CN 1。
3、03378290 A CN 103378290 A *CN103378290A* 1/1 页 2 1. 一种可变电阻存储器件， 包括 ： 垂直电极， 所述垂直电极从衬底垂直地伸出 ； 第一水平电极， 所述第一水平电极沿着所述垂直电极层叠 ； 第二水平电极， 所述第二水平电极沿着所述垂直电极层叠 ； 以及 可变电阻层， 所述可变电阻层插入在所述垂直电极与所述第一水平电极和所述第二水 平电极之间， 其中， 所述第一水平电极和所述第二水平电极布置在彼此交叉的方向上。 2. 如权利要求 1 所述的可变电阻存储器件， 其中， 所述第一水平电极和所述第二水平 电极构成的各个对平行布置， 在所述第一水平电极。
4、和所述第二水平电极之间插入有所述垂 直电极。 3. 如权利要求 1 所述的可变电阻存储器件， 其中， 所述可变电阻层包围所述垂直电极 的侧表面。 4. 如权利要求 1 所述的可变电阻存储器件， 还包括 ： 选择元件， 所述选择元件插入在所述第一水平电极和所述第二水平电极与所述可变电 阻层之间。 5. 如权利要求 1 所述的可变电阻存储器件， 其中， 所述可变电阻层具有因氧空位或离 子迁移或者物质相变而改变的电阻。 6.如权利要求1所述的可变电阻存储器件， 其中， 所述可变电阻层具有磁性隧道结MTJ 结构， 所述磁性隧道结结构具有根据磁场或自旋转移力矩 STT 而改变的电阻。 7. 如权利要求 。
5、1 所述的可变电阻存储器件， 其中， 在平行于衬底方向上截取的所述垂 直电极的截面具有长方形或椭圆形的形状。 8. 如权利要求 1 所述的可变电阻存储器件， 其中， 所述第一水平电极通过位于所述第 一水平电极之间的第一层间电介质层彼此电隔离， 以及所述第二水平电极通过位于所述第 二水平电极之间的第二层间电介质层彼此电隔离。 9. 如权利要求 8 所述的可变电阻存储器件， 其中， 所述垂直电极包括与所述第一层间 电介质层和所述第一水平电极相对应的第一垂直电极以及与所述第二层间电介质层和所 述第二水平电极相对应的第二垂直电极。 10. 如权利要求 9 所述的可变电阻存储器件， 其中， 所述第二垂直。
6、电极的侧表面相比于 所述第一垂直电极的侧表面侧向地伸出。 权 利 要 求 书 CN 103378290 A 2 1/9 页 3 可变电阻存储器件及其制造方法 0001 相关申请的交叉引用 0002 本申请要求在 2012 年 4 月 26 日提交的韩国专利申请 No.10-2012-0043788 的优 先权， 其全部内容通过引用并入本文。 技术领域 0003 本发明的示例性实施例涉及一种可变电阻存储器件及其制造方法， 更具体地， 涉 及具有一种具有自衬底层叠多个存储器单元的三维结构的可变电阻存储器件及其制造方 法。 背景技术 0004 可变电阻存储器件是指基于在不同电阻状态之间实现变换功能的。
7、特性而储存数 据的器件， 每个电阻状态根据外部激励而改变。可变电阻存储器件包括阻变随机存取存储 器 （resistive random access memory， ReRAM） 、 相变 RAM（phase change RAM， PCRAM） 和 旋转转移力矩 -RAM（spin transfer torque-RAM， STT-RAM） 。可变电阻存储器件因能够形 成为简单结构而被研究。 而且， 可变电阻存储器件可以具有诸如非易失性等各种优异性能。 0005 在可变电阻存储器件中， ReRAM 包括可变电阻层和形成在可变电阻层之上和之下 的电极， 可变电阻层由可变电阻物质例如基于钙钛矿的。
8、物质或过渡金属氧化物形成。根据 施加给电极的电压， 在可变电阻层中细丝电流路径 （filament current path） 产生或消失。 当可变电阻层变为低电阻状态时， 细丝电流路径产生。 否则， 如果可变电阻层变为高电阻状 态， 则细丝电流路径消失。从高电阻状态变换到低电阻状态被称为设定操作。相反， 从低电 阻状态变换到高电阻状态被称为复位操作。 0006 同时， 为了提高这种可变电阻存储器件的集成度， 已经提出了所谓的交叉点单元 阵列结构 （cross point cell array structure） 。交叉点单元阵列结构包括多个存储单 元， 所述多个存储单元位于沿一个方向延伸的。
9、多个位线和沿与位线交叉的另一个方向延伸 的多个字线之间的交叉点处。 0007 但是， 为了形成交叉点单元阵列结构， 存在制造方法复杂且制造成本提高的问题， 因为必须重复多个掩模工艺来将位线和字线图案化到最小临界尺寸。 发明内容 0008 本发明的实施例涉及一种可变电阻存储器件及其制造方法， 所述可变电阻存储器 件包括用于提高存储器单元的集成度的电极， 所述可变电阻存储器件经由简化的制造工艺 通过数量减少的掩模工艺而形成。 0009 根据本发明的一个实施例， 一种可变电阻存储器件可以包括 ： 从衬底垂直伸出的 垂直电极 ； 沿着垂直电极层叠的第一水平电极 ； 沿着垂直电极层叠的第二水平电极 ； 。
10、以及 插入在垂直电极与第一和第二水平电极之间的可变电阻层， 其中第一和第二水平电极布置 在彼此交叉的方向上。 说 明 书 CN 103378290 A 3 2/9 页 4 0010 根据本发明的另一个实施例， 一种可变电阻存储器件的制造方法可以包括以下步 骤 ： 在衬底上交替层叠多个第一层间电介质层和多个第一牺牲层 ； 限定出沿一个方向与第 一层间电介质层和第一牺牲层交叉而延伸的第一沟槽 ； 在第一沟槽内形成第一电介质层 ； 选择性刻蚀第一电介质层， 以及限定出将第一牺牲层和衬底暴露的第一孔 ； 沿着第一孔的 侧壁顺序地形成第一可变电阻层和第一垂直电极 ； 在第一沟槽的两侧限定出沿着与第一沟 。
11、槽相同的方向与第一层间电介质层和第一牺牲层交叉而延伸的第二沟槽 ； 去除经由第二沟 槽暴露出的第一牺牲层 ； 以及在因去除了第一牺牲层而产生的空间中形成第一水平电极。 0011 根据本发明的又一个实施例， 一种可变电阻存储器件的制造方法可以包括以下步 骤 ： 在衬底上交替层叠多个第一层间电介质层和多个第一牺牲层 ； 限定出沿着一个方向与 第一层间电介质层和第一牺牲层交叉而延伸的第一沟槽 ； 在第一沟槽中形成第一电介质 层 ； 在第一沟槽的两侧限定出在与第一沟槽相同的方向上与第一层间电介质层和第一牺牲 层交叉而延伸的第二沟槽 ； 去除经由第二沟槽暴露出的第一牺牲层 ； 在因去除了第一牺牲 层而产。
12、生的空间中形成第一水平电极 ； 选择性刻蚀第一电介质层并且限定出将第一水平电 极和衬底暴露的第一孔 ； 以及沿着第一孔的侧壁顺序地形成第一可变电阻层和第一垂直电 极。 0012 根据以上描述的实施例， 电极被共用， 以提高存储器单元的集成度。 掩模工艺的数 量减少以简化制造工艺， 由此降低制造成本。 附图说明 0013 图1A至1J是解释根据本发明的第一实施例的可变电阻存储器件及其制造方法的 立体图。 0014 图2A至2H是解释根据本发明的第二实施例的可变电阻存储器件及其制造方法的 立体图。 0015 图3A和3B是解释根据本发明的第三实施例的可变电阻存储器件及其制造方法的 立体图。 001。
13、6 图 4 是示出应用根据本发明的一个实施例的可变电阻存储器件的信息处理系统 的框图。 具体实施方式 0017 下面将参照附图更详细地描述本发明的示例性实施例。然而， 本发明可以用不同 的方式实施， 而不应解释为限于本文所提供的实施例。 确切地说， 提供这些实施例使得本说 明书清楚且完整， 并向本领域技术人员充分地传达本发明的范围。 在说明书中， 相同的附图 标记在本发明的不同附图和实施例中表示相似的部分。 0018 附图并非按比例绘制， 在某些情况下， 为了清楚地示出实施例的特征可能对比例 进行了夸大处理。当提及第一层在第二层 “上” 或在衬底 “上” 时， 其不仅涉及第一层直接 形成在第二。
14、层上或在衬底上的情况， 还涉及在第一层与第二层之间或在第一层与衬底之间 存在第三层的情况。 0019 图1A至1J是解释根据本发明的第一实施例的可变电阻存储器件及其制造方法的 立体图。具体地， 图 1J 是说明根据本发明的第一实施例的可变电阻存储器件的立体图。图 说 明 书 CN 103378290 A 4 3/9 页 5 1A 至 1I 是说明图 1J 的可变电阻存储器件的制造方法的工艺的立体图。 0020 参照图 1A， 在具有预定下层结构 （未示出） 的衬底 100 上交替层叠多个第一层间电 介质层 105 和多个第一牺牲层 110。衬底 100 可以是由诸如单晶硅的物质形成的半导体衬 。
15、底。第一层间电介质层 105 可以由基于氧化物的物质形成。 0021 第一牺牲层 110 是在后续工艺中被去除以提供用于形成第一水平电极的空间的 层。第一牺牲层 110 可以由相对第一层间电介质层 105 具有不同的刻蚀选择性的物质例如 基于氮化物的材料形成。 虽然在这个截面图中示出了三个第一牺牲层110， 但是三个第一牺 牲层 110 仅仅是为了说明目的。第一牺牲层 110 的数量可以大于或小于三。 0022 参照图 1B， 使用线形状的掩模图案 （未示出） 作为刻蚀掩模来刻蚀第一层间电介质 层 105 和第一牺牲层 110。线形状的掩模图案在第一方向上延伸。因此， 限定出第一沟槽 T1。多。
16、个第一沟槽 T1 可以布置成彼此平行。在此工艺之后保留的第一层间电介质层 105 和第一牺牲层 110 分别称为第一层间电介质层图案 105A 和第一牺牲层图案 110A。 0023 然后， 在第一沟槽 T1 中形成第一电介质层 115。可以通过沉积相对第一牺牲层图 案110A具有不同刻蚀选择性的物质例如基于氧化物的物质到填充第一沟槽T1的厚度然后 执行平坦化工艺例如化学机械抛光 （CMP） 直至暴露出第一层间电介质层图案 105A 的上表 面， 来形成第一电介质层 115。 0024 参照图 1C， 通过选择性刻蚀第一电介质层 115， 限定出第一孔 H1， 使得暴露出第一 牺牲层图案110。
17、A和衬底100。 多个第一孔H1可以以矩阵形式布置。 从平行于衬底100的方 向上截取的第一孔 H1 的截面可以具有正方形或圆形的形状或者长方形或椭圆形的形状。 0025 接着， 在第一孔 H1 的侧壁上形成第一可变电阻层 120。第一可变电阻层 120 可以 包括因氧空位或离子的迁移或物质的相变而改变的电阻。另外， 第一可变电阻层 120 可以 包括磁性隧道结 （magnetic tunnel junction， MTJ） 结构， 其中电阻根据磁场或自旋转移力 矩 （spin transfer torque， STT） 而改变。 0026 包括因氧空位或离子的迁移而改变的电阻的层可以包括基于。
18、钙钛矿的物质， 例如 STO（SrTiO3） 、 BTO（BaTiO3） 和 PCMO（Pr1-xCaxMnO3） ， 或者二元氧化物， 包括过渡金属氧化物 （TMO） 例如氧化钛 （TiO2） 、 氧化铪 （HfO2） 、 氧化锆 （ZrO2） 、 氧化铝 （Al2O3） 、 氧化钽 （Ta2O5） 、 氧 化铌 （Nb2O5） 、 氧化钴 （Co3O4） 、 氧化镍 （NiO） 、 氧化钨 （WO3） 和氧化镧 （La2O3） 。包括因物质的 相变而改变的电阻的层可以包括通过热在晶态与非晶态之间改变的物质， 如基于硫族化物 的物质， 例如包括以预定比混合的锗、 锑和碲的 GST（GeSbT。
19、e） 。 0027 磁性隧道结 （MTJ） 结构可以具有自由铁磁层、 钉扎铁磁层和插入在自由铁磁层与 钉扎铁磁层之间的势垒层。自由铁磁层和钉扎铁磁层可以包括铁磁物质， 例如铁 （Fe） 、 镍 （Ni） 、 钴 （Co） 、 钆 （Gd） 、 镝 （Dy） 、 或其化合物。 势垒层可以包括氧化镁 （MgO） 、 氧化铝 （Al2O3） 、 氧化铪 （HfO2） 、 氧化锆 （ZrO2） 或氧化硅 （SiO2） 。 0028 之后， 在形成有第一可变电阻层 120 的第一孔 H1 中形成第一垂直电极 125。第一 垂直电极 125 可以包括导电物质， 如掺杂的多晶硅、 金属氮化物或金属。金属氮化。
20、物可以 包括氮化钛 （TiN） 、 氮化钽 （TaN） 和氮化钨 （WN） 。金属可以包括钨 （W） 、 铝 （Al） 、 铜 （Cu） 、 金 （Au） 、 银 （Ag） 、 铂 （Pt） 、 镍 （Ni） 、 铬 （Cr） 、 钴 （Co） 、 钛 （Ti） 、 钌 （Ru） 、 铪 （Hf） 和锆 （Zr） 。 0029 参照图 1D， 基于用作刻蚀掩模的线形状的掩模图案 （未示出） ， 来刻蚀在第一沟槽 T1 的两侧的第一层间电介质层图案 105A 和第一牺牲层图案 110A。线形状的掩模图案沿着 说 明 书 CN 103378290 A 5 4/9 页 6 与第一沟槽 T1 相同的方。
21、向延伸。因此， 限定出第二沟槽 T2。多个第二沟槽 T2 可以彼此平 行布置。 0030 接着， 去除由第二沟槽T2暴露出的第一牺牲层图案110A。 为了去除第一牺牲层图 案110A， 可以利用相对于第一层间电介质层图案105A和第一电介质层115的不同刻蚀选择 性， 来执行湿法刻蚀工艺。 0031 参照图 1E， 在去除了第一牺牲层图案 110A 的空间中形成第一水平电极 130。第一 水平电极 130 可以包括导电物质， 例如金属氮化物、 金属或掺杂的多晶硅。金属氮化物可以 包括氮化钛 （TiN） 、 氮化钽 （TaN） 和氮化钨 （WN） 。金属可以包括钨 （W） 、 铝 （Al） 、 。
22、铜 （Cu） 、 金 （Au） 、 银 （Ag） 、 铂 （Pt） 、 镍 （Ni） 、 铬 （Cr） 、 钴 （Co） 、 钛 （Ti） 、 钌 （Ru） 、 铪 （Hf） 和锆 （Zr） 。 0032 具体地， 可以按照如下所述来执行第一水平电极 130 的形成。首先， 通过经由化学 气相沉积 （CVD） 或者原子层沉积 （ALD） 保形地沉积导电物质， 形成用于第一水平电极的导 电层 （未示出） 以填充包括去除了第一牺牲层图案 110A 的空间的第二沟槽 T2。其次， 通过 刻蚀形成在第二沟槽 T2 中的用于第一水平电极的导电层直至暴露出第一层间电介质层图 案 105A 的侧表面， 用于。
23、第一水平电极的导电层由第二沟槽 T2 分隔开。该工艺的结果是， 在 第一层间电介质层图案 105A 之间形成第一水平电极 130。 0033 随即， 在第二沟槽 T2 中形成第二电介质层 135。可以通过沉积相对第二牺牲层具 有不同刻蚀选择性的物质例如基于氧化物的物质来形成第二电介质层 135， 以填充第二沟 槽 T2。然后， 执行平坦化工艺例如化学机械抛光 （CMP） 直至暴露出第一层间电介质层图案 105A 的上表面。 0034 参照图 1F， 在包括第二电介质层 135 的所得结构上交替地层叠多个第二牺牲层 140 和多个第二层间电介质层 145。第二层间电介质层 145 可以由基于氧化。
24、物的物质形成。 0035 在后续工艺中去除第二牺牲层 140 以提供用于形成第二水平电极的空间。第二牺 牲层140可以由相对第二层间电介质层145具有不同的刻蚀选择性的物质例如基于氮化物 的物质来形成。 虽然在本截面图中示出了三个第二牺牲层140， 但是三个第二牺牲层140仅 仅用于说明目的。第二牺牲层 140 的数量可以大于或小于三。 0036 参照图 1G， 基于用作刻蚀掩模的线形状的掩模图案 （未示出） 刻蚀第二层间电介质 层 145 和第二牺牲层 140。线形状的掩模图案在与第一沟槽 T1 交叉的方向， 即第二方向上 延伸。因此， 限定出第三沟槽 T3。多个第三沟槽 T3 可以彼此平行。
25、布置。在此工艺之后保留 的第二牺牲层 140 和第二层间电介质层 145 分别称为第二牺牲层图案 140A 和第二层间电 介质层图案 145A。 0037 然后， 在第三沟槽 T3 中形成第三电介质层 150。通过沉积相对第二牺牲层图案 140A 具有不同刻蚀选择性的物质例如基于氧化物的物质来形成第三电介质层 150 以填充 第三沟槽 T3。然后， 执行平坦化工艺例如化学机械抛光 （CMP） 直至暴露出第二层间电介质 层图案 145A 的上表面。 0038 参照图 1H， 通过选择性刻蚀第三电介质层 150， 限定出第二孔 H2 使得第二牺牲层 图案 140A 和第一垂直电极 125 暴露出来。
26、。多个第二孔 H2 可以以矩阵的形式布置。从与衬 底100平行的方向截取的第二孔H2的截面可以具有正方形、 圆形、 长方形或椭圆形的形状。 具体地， 可以通过将第二孔 H2 限定为在与衬底 100 平行的方向上具有比第一孔 H1 大的宽 度， 来充分保证工艺余量 （process margin） 。 说 明 书 CN 103378290 A 6 5/9 页 7 0039 接着， 在第二孔 H2 的侧壁上形成第二可变电阻层 155。第二可变电阻层 155 可以 包括因氧空位或离子的迁移或物质的相变而改变的电阻。另外， 第二可变电阻层 155 可以 包括磁性隧道结 （MTJ） 结构， 其包括根据磁。
27、场或自旋转移力矩 （STT） 而改变的电阻。第二可 变电阻层 155 可以由与第一可变电阻层 120 相同的物质形成。 0040 之后， 在形成有第二可变电阻层155的第二孔H2中形成第二垂直电极160， 以便与 第一垂直电极 125 连接。第二垂直电极 160 可以包括导电物质例如金属氮化物、 金属、 或掺 杂的多晶硅。第二垂直电极 160 可以由与第一垂直电极 125 相同的物质构成。 0041 参照图1I， 基于用作刻蚀掩模的线形状的掩模图案 （未示出） 刻蚀位于第三沟槽T3 两侧的第二层间电介质层图案 145A 和第二牺牲层图案 140A。线形状的掩模图案在与第三 沟槽 T3 相同的方。
28、向上延伸。因此， 限定出第四沟槽 T4。多个第四沟槽 T4 可以彼此平行布 置。 0042 接着， 去除经由第四沟槽T4暴露出的第二牺牲层图案140A。 为了去除第二牺牲层 图案 140A， 可以利用相对于第一和第二层间电介质层图案 105A 和 145A 以及第一至第三电 介质层 115、 135 和 150 的不同的刻蚀选择性， 来执行湿法刻蚀工艺。 0043 参照图 1J， 在去除了第二牺牲层图案 140A 的空间中形成第二水平电极 165。第二 水平电极165可以包括导电物质例如金属氮化物、 金属或掺杂的多晶硅。 第二水平电极165 可以由与第一水平电极 130 相同的物质形成。 00。
29、44 具体地， 可以按照如下所述形成第二水平电极 165。首先， 通过经由化学气相沉积 （CVD） 或者原子层沉积 （ALD） 保形地沉积导电物质， 形成用于第二水平电极的导电层 （未示 出） 以填充包括去除了第二牺牲层图案 140A 的空间的第四沟槽 T4。其次， 通过刻蚀形成在 第四沟槽T4中的用于第二水平电极的导电层直至暴露出第二层间电介质层图案145A的侧 表面， 用于第二水平电极的导电层由第四沟槽 T4 分隔开。此工艺的结果是， 在第二层间电 介质层图案 145A 之间形成第二水平电极 165。 0045 随即， 在第四沟槽 T4 中形成第四电介质层 170。可以通过沉积电介质物质例。
30、如基 于氧化物的物质来形成第四电介质层 170 以填充第四沟槽 T4。然后， 执行平坦化工艺例如 化学机械抛光 （CMP） 直至暴露出第二层间电介质层图案 145A 的上表面。 0046 虽然在图 1J 中示出了水平电极 （参见第一和第二水平电极 130 和 165） 层叠为六 层， 但是本发明并不局限于这样的水平电极。 层叠的水平电极的数量可以大于或小于六。 具 体而言， 通过形成至少两个层的垂直电极 （参见第一和第二垂直电极 125 和 160） ， 与垂直电 极以相同高度同时形成的现有存储器单元相比较， 可以提高存储器单元的集成度并且可以 降低加工难度。 0047 此外， 通过形成在彼此。
31、交叉的不同方向上延伸的第一水平电极 130 和第二水平电 极 165， 存在可以有效地设置外围电路的优点。可以将第一水平电极 130 和第二水平电极 165形成为交替地布置。 在这种情况下， 可以减小水平电极之间的寄生电容。 可以提高可变 电阻存储器件的操作速度。 0048 通过如上描述的制造方法， 可以制造如图 1J 所示的根据本发明第一实施例的可 变电阻存储器件。 0049 参照图 1J， 根据本发明第一实施例的可变电阻存储器件可以包括 ： 从衬底 100 垂 直伸出的第一垂直电极 125 ； 沿着第一垂直电极 125 交替层叠的多个第一层间电介质层图 说 明 书 CN 103378290。
32、 A 7 6/9 页 8 案105A和多个水平电极130 ； 第一可变电阻层120， 所述第一可变电阻层120插入在第一垂 直电极 125 与第一水平电极 130 之间 ； 第二垂直电极 160， 所述第二垂直电极 160 与第一垂 直电极 125 连接并在与衬底 100 垂直的方向上延伸 ； 沿着第二垂直电极 160 交替层叠的多 个第二层间电介质层图案145A和多个第二水平电极165 ； 以及第二可变电阻层155， 所述第 二可变电阻层 155 插入在第二垂直电极 160 与第二水平电极 165 之间。 0050 第一水平电极 130 和第二水平电极 165 可以在彼此交叉的方向上延伸。第。
33、一水平 电极 130 和第二水平电极 165 构成的各个对可以平行地延伸， 在第一水平电极 130 和第二 水平电极 165 之间插入有第一垂直电极 125 和第二垂直电极 160。在平行于衬底 100 的方 向上截取的第一垂直电极 125 和第二垂直电极 160 的截面可以具有长方形或椭圆形的形 状。第二垂直电极 160 的侧表面相比于第一垂直电极 125 的侧表面可以侧向地伸出。 0051 第一可变电阻层120和第二可变电阻层155可以包括因氧空位或离子迁移或者物 质的相变而改变的电阻。 另外， 第一可变电阻层120和第二可变电阻层155可以包括磁性隧 道结 （MTJ） 结构， 其中电阻根。
34、据磁场或自旋转移力矩 （STT） 改变。第一可变电阻层 120 和第 二可变电阻层 155 可以具有包围第一垂直电极 125 和第二垂直电极 160 的侧表面的形状。 0052 图2A至2H是解释根据本发明的第二实施例的可变电阻存储器件及其制造方法的 立体图。 在描述本实施例时， 将省略与前述第一实施例基本相同的组成部件的具体描述。 首 先， 在以与第一实施例相同的方式执行图 1A 和 1B 的工艺之后， 执行图 2A 的工艺。 0053 参照图2A， 使用线形状的掩模图案 （未示出） 作为刻蚀掩模来刻蚀位于第一沟槽T1 两侧的第一层间电介质层图案 105A 和第一牺牲层图案 110A。线形状。
35、的掩模图案在与第一 沟槽 T1 相同的方向上延伸。因此， 限定出第二沟槽 T2。多个第二沟槽 T2 可以彼此平行布 置。 0054 接着， 去除经由第二沟槽T2暴露出的第一牺牲层图案110A。 为了去除第一牺牲层 图案110A， 可以利用相对第一层间电介质层图案105A和第一电介质层115不同的刻蚀选择 性， 来执行湿法刻蚀工艺。 0055 参照图 2B， 在去除了第一牺牲层图案 110A 的空间中形成第一水平电极 130。第一 水平电极 130 可以包括导电物质， 例如金属氮化物、 金属或掺杂的多晶硅。 ， 可以通过经由 化学气相沉积 （CVD） 或原子层沉积 （ALD） 保形地沉积导电物质。
36、， 形成用于第一水平电极的 导电层 （未示出） 以填充包括去除了第一牺牲层图案 110A 的空间的第二沟槽 T2， 并且刻蚀 用于第一水平电极的导电层直至暴露出第一层间电介质层图案 105A 的侧表面， 来形成第 一水平电极 130。 0056 随即， 在第二沟槽 T2 中形成第二电介质层 135。可以通过沉积相对第二牺牲层具 有不同刻蚀选择性的物质例如基于氧化物的物质以填充第二沟槽 T2 来形成第二电介质层 135。然后， 执行平坦化工艺例如化学机械抛光 （CMP） 直至暴露出第一层间电介质层图案 105A 的上表面。 0057 参照图 2C， 通过选择性刻蚀第一电介质层 115， 限定出第。
37、一孔 H1 以暴露出第一水 平电极 130 和衬底 100。多个第一孔 H1 可以以矩阵形式布置。从平行于衬底 100 的方向上 截取的第一孔 H1 的截面可以具有正方形、 圆形、 长方形或椭圆形的形状。 0058 接着， 在第一孔 H1 的侧壁上形成第一可变电阻层 120。第一可变电阻层 120 可以 包括因氧空位或离子迁移或物质相变而改变的电阻。另外， 第一可变电阻层 120 可以包括 说 明 书 CN 103378290 A 8 7/9 页 9 磁性隧道结 （MTJ） 结构， 磁性隧道结 （MTJ） 结构具有根据磁场或自旋转移力矩 （STT） 改变的 电阻。 0059 随后， 在形成有第。
38、一可变电阻层 120 的第一孔 H1 中形成第一垂直电极 125。第一 垂直电极 125 可以包括导电物质例如金属氮化物、 金属或掺杂的多晶硅。 0060 参照图 2D， 在包括第一垂直电极 125 的所得结构上交替层叠多个第二牺牲层 140 和多个第二层间电介质层 145。第二层间电介质层 145 可以由基于氧化物的物质形成。在 后续工艺中去除第二牺牲层 140 以提供用于形成第二水平电极的空间。第二牺牲层 140 可 以由相对第二层间电介质层 145 具有不同的刻蚀选择性的物质例如基于氮化物的物质形 成。 0061 参照图 2E， 基于用作刻蚀掩模的线形状的掩模图案 （未示出） 来刻蚀第二。
39、层间电介 质层145和第二牺牲层140。 线形状的掩模图案在与第一沟槽T1交叉的方向即第二方向上 延伸。因此， 限定出第三沟槽 T3。多个第三沟槽 T3 可以彼此平行布置。在此工艺之后保留 的第二牺牲层 140 和第二层间电介质层 145 分别称为第二牺牲层图案 140A 和第二层间电 介质层图案 145A。 0062 然后， 在第三沟槽 T3 中形成第三电介质层 150。可以通过沉积相对第二牺牲层图 案140A具有不同刻蚀选择性的物质例如基于氧化物的物质以填充第三沟槽T3来形成第三 电介质层 150。然后， 执行平坦化工艺例如化学机械抛光 （CMP） 直至暴露出第二层间电介质 层图案 145。
40、A 的上表面。 0063 参照图 2F， 使用线形状的掩模图案 （未示出） 作为刻蚀掩模而在第三沟槽 T3 两侧 刻蚀第二层间电介质层图案 145A 和第二牺牲层图案 140A。线形状的掩模图案沿着与第三 沟槽 T3 相同的方向延伸。因此， 限定出第四沟槽 T4。多个第四沟槽 T4 可以彼此平行布置。 0064 接着， 去除经由第四沟槽T4暴露出的第二牺牲层图案140A。 为了去除第二牺牲层 图案 140A， 可以利用相对第一和第二层间电介质层图案 105A 和 145A 以及第一至第三电介 质层 115、 135 和 150 的不同的刻蚀选择性， 来执行湿法刻蚀工艺。 0065 参照图 2G。
41、， 在去除了第二牺牲层图案 140A 的空间中形成第二水平电极 165。第二 水平电极 165 可以包括导电物质例如金属氮化物、 金属或掺杂的多晶硅。可以通过经由化 学气相沉积 （CVD） 或原子层沉积 （ALD） 保形地沉积导电物质来形成第二水平电极 165。形 成用于第二水平电极的导电层 （未示出） 以填充包括去除了第二牺牲层图案 140A 的空间的 第四沟槽 T4。刻蚀用于第二水平电极的导电层直至暴露出第二层间电介质层图案 145A 的 侧表面。 0066 随即， 在第四沟槽 T4 中形成第四电介质层 170。可以通过沉积电介质物质例如基 于氧化物的物质来形成第四电介质层 170 以填充。
42、第四沟槽 T4。然后， 执行平坦化工艺例如 化学机械抛光 （CMP） 直至暴露第二层间电介质层图案 145A 的上表面。 0067 参照图 2H， 通过选择性刻蚀第三电介质层 150， 限定出第二孔 H2 以暴露出第二水 平电极 165 和第一垂直电极 125。多个第二孔 H2 可以以矩阵形式布置。从平行于衬底的方 向上截取的第二孔 H2 的截面可以具有正方形、 圆形、 长方形或椭圆形的形状。具体地， 可以 通过将第二孔 H2 限定为在与衬底 100 平行的方向上具有比第一孔 H1 大的宽度， 来充分保 证工艺余量。 0068 接着， 在第二孔 H2 的侧壁上形成第二可变电阻层 155。第二可。
43、变电阻层 155 可以 说 明 书 CN 103378290 A 9 8/9 页 10 包括因氧空位或离子迁移或物质相变而改变的电阻。另外， 第二可变电阻层 155 可以包括 磁性隧道结 （MTJ） 结构， 磁性隧道结结构具有根据磁场或自旋转移力矩 （STT） 而变化的电 阻。第二可变电阻层 155 可以由与第一可变电阻层 120 相同的物质构成。 0069 其后， 在形成有第二可变电阻层155的第二孔H2中形成第二垂直电极160， 以与第 一垂直电极 125 连接。第二垂直电极 160 可以包括导电物质例如金属氮化物、 金属或掺杂 的多晶硅。第二垂直电极 160 可以由与第一垂直电极 125。
44、 相同的物质形成。 0070 在第二实施例中， 由于在形成水平电极之后形成可变电阻层， 所以可以防止可变 电阻层在去除牺牲层图案的过程中损坏。 0071 图3A和3B是解释根据本发明第三实施例的可变电阻存储器件及其制造方法的立 体图。在描述第三实施例时， 将省略与上述第一实施例和第二实施例相同的组成部件的详 细描述。首先， 在执行第一个实施例的图 1A 和图 1B 的工艺或者第二实施例的图 2A 和图 2B 的工艺之后， 执行图 3A 的工艺。 0072 参照图 3A， 通过选择性刻蚀第一电介质层 115， 限定出第一孔 H1 以暴露出第一层 间电介质层图案 105A 的侧表面和衬底 100。。
45、可以以矩阵形式布置多个第一孔 H1。 0073 然后， 在第一孔 H1 的侧壁上顺序地形成第一选择元件 S1 和第一可变电阻层 120。 第一选择元件S1可以包括二极管例如使用金属氧化物或硅的PN二极管、 肖特基二极管等。 另外， 可以使用能够在单极性电压和双极性电压下进行阈值电压变换的选择元件。第一可 变电阻层 120 可以包括因氧空位或离子的迁移或者物质相变而改变的电阻。另外， 第一可 变电阻层 120 可以包括磁性隧道结 （MTJ） 结构， 磁性隧道结结构具有根据磁场或自旋转移 力矩 （STT） 而改变的电阻。 0074 随后， 在形成有第一可变电阻层 120 的第一孔 H1 中形成第一。
46、垂直电极 125。第一 垂直电极 125 可以包括导电物质例如金属氮化物、 金属或掺杂的多晶硅。 0075 参照图 3B， 在执行第一实施例的图 1D 至 1G 的工艺或者第二实施例的图 2D 至 2G 的工艺之后， 通过选择性刻蚀第二电介质层 150， 限定出第二孔 H2 以暴露出第二层间电介 质层图案 145A 的侧表面和第一垂直电极 125。可以以矩阵形式布置多个第二孔 H2。 0076 然后， 在第二孔 H2 的侧壁上顺序地形成第二选择元件 S2 和第二可变电阻层 155。 关于第二选择元件 S2， 可以使用与第一选择元件 S1 相同的二极管或者能够在双极性电压 下进行阈值电压变换的选。
47、择元件。第二可变电阻层 155 可以由与第一可变电阻层 120 相同 的物质构成。 0077 之后， 在形成有第二可变电阻层155的第二孔H2中形成第二垂直电极160， 以与第 一垂直电极 125 连接。第二垂直电极 160 可以由与第一垂直电极 125 相同的物质形成。 0078 接着， 可以采用与第一实施例相同的方式执行图 1I 和图 1J 的工艺。 0079 以上描述的第三实施例与第一和第二实施例的区别在于， 在第一水平电极 130 与 第一可变电阻层 120 之间以及在第二水平电极 165 与第二可变电阻层 155 之间插入有第一 选择元件 S1 和第二选择元件 S2。 0080 图 。
48、4 是示出应用根据本发明的一个实施例的可变电阻存储器件的信息处理系统 的框图。 0081 参照图4， 信息处理系统1000可以包括存储系统1100、 中央处理单元1200、 用户接 口 1300 和电源单元 1400。根据本发明实施例的可变电阻存储器件被嵌入在信息处理系统 说 明 书 CN 103378290 A 10 9/9 页 11 1000 中。这些组成部件可以经由总线 1500 而相互实施数据通信。 0082 存储系统1100可以包括可变电阻存储器件1110和存储器控制器1120。 由中央处 理单元 1200 处理的数据或者经由用户接口从外部输入的数据可以储存在可变电阻存储器 件 11。
49、10 中。 0083 这种信息处理系统 1000 可以构成各种需要储存数据的电子设备。例如， 信息处理 系统 1000 可以应用于存储卡、 固态硬盘 （SSD） 、 诸如智能手机等的各类移动设备中。 0084 从以上描述显然可知， 在根据本发明实施例的可变电阻存储器件及其制造方法 中， 垂直电极被共用， 使得可以提高存储器单元的集成度。 数量减少的掩模工艺可以简化制 造工艺。制造成本可以降低。 0085 尽管已经参照具体的实施例描述了本发明， 但是对本领域技术人员显然的是， 在 不脱离所附权利要求所限定的本发明的精神和范围的情况下， 可以进行各种变化和修改。 说 明 书 CN 103378290 A 11 1/19 页 12 图 1A 图 1B 说 明 书 附 图 CN 103378290 A 12 2/19 页 13 图 1C 说 明 书 附 图 CN 103378290 A 13 3/19 页 14 图 1D 说 明 书 附 图 CN 1033。