产生正负电压源的电源电路 本发明涉及产生正负电压源的电源，具体涉及电源电路的控制，该电源电路产生的电压源的极性与提供给半导体器件源极电压的极性相反。
闪速存储器日益广泛地被用作为非易失性存储器件，用来存放程序和数据。在对闪速存储器中的存储单元进行编程或擦除时，通常加在存储单元源极和控制栅极之间的电位差高达16～18V。
直至最近，一般在闪速存储器中仅使用正电压源。在该闪速存储器中，存储器三极管的源极电位维持在0V时，其控制栅极所加的电压为16～18V，在这种情况下，与控制栅极连接的线路不得不承受16～18V的电压，由于为了获得较大的电压承受力使单元的规模较大，从而导致芯片尺寸较大。
最近，为降低加在控制栅极正电压源的电位，在闪速存储器中也使用负电压源。例如，若源极电压为-4V，在控制栅极上加12V的电压就足以获得16V的电位差。这使控制栅极以及用于控制栅极的控制电路所承受的电压显著地降低，从而减小了闪速存储器的单元规模和芯片尺寸。由于这个原因，在有闪速存储器地半导体器件中通常需要负电压源。
图1A和图1B分别表示由使用众所周知的Fowler-Nordheim(F-N)隧道效应对闪速存储器的存储单元进行编程和擦除所提供的电压。在编程过程中，由于在控制栅极加-9V电压，在源极加6V电压，所以从浮置栅极抽出电子，而在擦除过程中，在控制栅极加12V电压，在源极和接收存储单元的阱加-4V电压，所以向浮置栅极注入电子。
如果由于负电压源的不稳定特性使得负电压-9V或-4V波动，则从浮置栅极注入或抽出的电子总数随着负电压的波动而变化。例如，如果提供的电压在-4V左右，注入的电子总数比设计量小，则随着时间的推移，由于电子泄漏引起存储单元的擦除状态变为编程状态。为防止生成错误数据，在半导体器件中必须通过稳定负电压源来克服这个缺点。
日本专利公开JP-A-7-231647中建议在闪速存储器中使用如图2所示的电源电路。该电源电路包括产生正电压源的正电源部分14A和产生负电压源的负电源部分13A。正电源部分有一个电荷泵17和一个比较器CP2，以对分压器19A的输出和参考电压Vref2进行比较，用于对电荷泵17进行反馈控制，分压器19A包括的电容C3和C4对电荷泵17的输出进行分压。正电源部分14A产生例如12V的正电压。
负电源部分13A有控制单元10、电荷泵11和包括有串联的电容器C1和C2的分压器12A。控制单元10含比较器CP1,CP1对分压器12A的输出与参考电压Vref1进行比较，分压器12A对电荷泵17和电荷泵11之间的电位差进行分压，电容器C1和C2的电容设计为使分压器12A的输出为正。
如果分压器12A的输出电压高于参考电压Vref1，则启动电荷泵11以降低电荷泵11的输出电压，反之，如果分压器12A的输出电压低于参考电压Vref1，则不启动电荷泵11以阻止其输出电压的降低。
根据上述操作，负电源部分13A的输出电压NVpp被箝位在一个恒定的负电压值NVpp上，以便用于对闪速存储器内存储单元进行编程或擦除。
在图2所示的电源电路中，负电源部分13A的输出电压NVpp由分压器12A的输出反馈控制。在反馈回路中，正电源部分14A的输出电压不稳定，该不稳定从为电源电路所提供的电源被启动起要经过相当长的持续时间。由于负电源部分13A在正电源部分14A的输出变稳定之前启动，在电源开启之后的过渡过程期间，正电源部分14A和负电源部分13A的输出都不稳定，这样就延长了电源稳定的持续时间，在稳定状态下电源电路产生恒定的负输出电压NVpp。
进一步说，如果在对闪速存储器进行擦除操作时选择了大量的存储单元，则有一个大电流从电源电路的输出端OUT流入这些存储单元，从而引起负输出电压NVpp的波动。尽管这个波动经较长的持续时间后能被比较器CP1扼制，但在过渡状态期间，负输出电压NVpp的波动通过分压器12A被传送到正电源部分14A的输出，同时该输出也被传送到比较器CP2的同相输入端和电荷泵17的输入端，因此这个传递的电压波动进一步拖延了负输出电压NVpp稳定的时间。
本发明的一个目的是提供一种电源电路，该电源电路产生用于闪速存储器的输出电压源，例如上述的负电压源，该输出电压源具有稳定和精确的电压值。
本发明提供电源电路包括：第一电源部分，用于产生具有第一极性的第一电压源；第二电源部分，用于产生具有与第一极性相反的第二极性的第二电压源；阻抗变换器，用于接收第二电压源，以产生输出阻抗与第一电压源的输出阻抗不同的第三电压源；第一分压器，用于对第三电压源和第一电压源之间的电压差进行分压，以产生有第二极性的第一分压；控制单元，把第一分压维持在控制第一参考电压值以控制第一电压源的电压。
根据本发明的电源电路，阻抗变换器扼制第一分压器输出的变化，因此第一电压源的波动能在给电源电路供电的电源导通后，于很短的时间内被稳定下来。
参考附图，从以下的描述中，本发明的上述目的和其他目的，以及本发明特征和优点将更加明显。
图1是说明给闪速存储器中存储器单元进行编程和擦除提供电压的电路图；
图2是产生负电压源的常规电源电路图；
图3是根据本发明实施例的电源电路图；
图4是图3中的电荷泵实例的电路图；
现在参考附图对本发明进行更详细的描述。附图中相同结构的部件用相同或相关的参考数字来定义。
参考图3，根据本发明实施例的电源电路用于闪速存储器，它包括正电源部分14、负电源部分13和阻抗变换部分15。正电源部分14包括一个差动放大器18、一个输出晶体管TR1、含有一个漏极与栅极连接在一起的N-沟道晶体管TR3的电压补偿器16、含有串联电阻R3和R4的分压器19。输出晶体管TR1、电压补偿晶体管TR3和分压器19串联接在电源线和地线之间。差动放大器18的反相输入端接到分压器19的输出，其同相输入端接正相参考电压Vref2，其输出端接输出晶体管TR1的栅极。
阻抗变换部分15由源极跟随器形式的N-沟道晶体管TR2来实现，输出晶体管TR1的漏极把正电源部分14的输出电压传送给阻抗变换部分15中的晶体管TR2的栅极。
负电源部分13包括一个由比较器CP1实现的控制单元10、分压器12和电荷泵11。分压器12包括的串联电阻R1和R2以及阻抗变换部分15中的N-沟道晶体管TR2顺序串联接在电源线和电荷泵11的输出端之间。比较器CP1的反相输入端接参考电压Vref1，其同相输入端接分压器12的输出，其输出端接电荷泵11的控制输入端，电荷泵11的输出构成负电源部分13的输出端OUT。分压器12的输出是一个正电压，该正电压是由对晶体管TR2的漏极和负电源部分13的输出极之间的电位差进行分压得到的。晶体管TR2源极电位等于正电源部分14的输出减去源极跟随器晶体管TR2的阈值电压Vth，晶体管TR2的阈值电压等于晶体管TR3的阈值电压。
电压补偿晶体管TR3对源极跟随器晶体管TR2两端的电压下降进行补偿，通常漏极和栅极连接在一起的MOS晶体管的源极电压等于栅极电压减去MOS晶体管的阈值电压Vth。尽管差动放大器18的作用是不经电压补偿器16而维持输出节点“C”的电位或输出晶体管TR1的源极电压，源极跟随器晶体管TR2源极电压或节点“A”的电位也随着源极跟随器晶体管TR2的阈值电压Vth变化而变化，通常TR2的阈值电压随着制造工艺和电源电路的环境温度而变化。通过引入漏极和栅极接在一起的电压补偿晶体管TR3，尽管节点“C”的电位随着晶体管TR3的阈值电压Vth变化而变化，节点“A”和节点“B”的电位一起被维持在恒定值。
参考图4，图3中所示的电荷泵11包括多个串联的、顺序接在地线和负电源部分13输出端之间的MOS晶体管Q1、Q2、…Qn，多个电容器C1、C2、…Cn相应于晶体管Q1、Q2、…Qn排列，各MOS晶体管Q1、Q2、…Qn的源极和栅极接在一起。各奇数编号的电容器C1、C3、…Cn-1连接在与Q1、Q3、…Qn-1中相应的一个晶体管的源极和接收时钟信号φn的第一时钟线之间，而各偶数编号的电容器C2、C4、…Cn连接在与Q2、Q4、…Qn相应的一个晶体管的源极和反相接收时钟信号/φn的第二时钟线之间，反相时钟信号/φn与时钟信号φn是互补的。
在电荷泵11的操作中，如果假设图3中的比较器CP1的输出为高电平，当在比较器CP1的输出维持高电平的间隔期间，时钟信号φn和/φn分别提供给电容器C1、C3、…Cn-1和电容器C2、C4、…Cn。
当时钟信号φn从低电平上升为高电平时，时钟信号φn的上升暂时通过奇数编号电容器C1、C3、…Cn-1被传送，因此节点I、K…的电位或奇数编号晶体管Q1、Q3、…Qn-1的源极电压随着时钟信号φn中时钟脉冲的振幅从原来的电位值上升，在此瞬间，如果节点I的电位上升的比地电平高，则晶体管Q1导通，把存储在电容器C1中的电荷传输到地。同样，如果节点K的电位高于节点J的电位，则晶体管Q3导通，把存储在电容器C3中的电荷传输到电容器C2。
当时钟信号/φn从低电平上升为高电平时，节点J电位按照时钟信号/φn中时钟脉冲的振幅从原来的电位值上升，在此瞬间，如果节点J的电位高于节点I的电位，则晶体管Q2导通，把存储在电容器C2中的电荷传输到电容器C1，同样，存储在电容器Ci中的电荷被传输到电容器Ci-1。
重复上述操作，由于电荷泵11的泵送(pumping)功能，电荷被从输出端OUT传输到地，从而产生一个负电压源NVpp。
返回图3，比较器CP1将分压器12的输出与反相参考电压Vref1进行比较，如果分压器12的输出比参考电压Vref1高，则CP1传送高电平，其结果电荷泵11启动，以降低负输出电压NVpp。如果分压器12的输出比参考电压Vref1低，则CP1传送低电平，因此电荷泵11停止工作。在这些操作中，负电压源部分13的输出电压NVpp趋于例如-9V并被保持在该电压值，以用于对闪速存储器中存储单元的编程或擦除。
在上述实施例中，接在正电源线和分压器12之间的阻抗变换晶体管TR2构成的源极跟随器结构的作用是降低正电压源的输出阻抗。因此流过分压器12的电流在电压源部分14的输出电压中产生的变化较小。
另外，由于在正电压源部分14中不包括常规电源电路中使用的电荷泵，所以正电压源部分14的输出在电源电路启动后的短时间内变为稳定，因此负电压源部分13的输出电压也在短时间内变为稳定。
阻抗变换部分15作为缓冲放大器工作，因此，由于仅对负电压源部分13的输出电压的变化的影响进行限制，负电压源部分13输出端OUT的瞬间电位变化对正电压源部分14的输出电压的影响较小，结果，若由于外部因素导致输出负电压NVpp变化，输出负电压可在短时间内趋于并稳定在设计电位。
以下具体描述电压补偿部分16的功能。在正电压源部分14中，差动放大器18的反相输入端的电位在包括差动放大器18的反馈回路的作用下，精确地趋于参考电压Vref2，所以，正电压源部分14的输出等于参考电压Vref2、电阻R3两端的压降以及电压补偿晶体管TR3阈值电压Vth的总和。因此，阻抗变换部分15的晶体管TR2的源极电位等于正电压源部分14的输出减去晶体管TR2的阈值电压Vth,TR2的阈值电压设计为与晶体管TR3阈值电压相等，所以，阻抗变换部分15的输出电位等于阈值电压Vth加上电阻R3两端的压降，不论电源电路的加工工艺条件或环境温度如何，也不会发生波动。
在上述实施例中，如果阻抗变换部分15的源极跟随器晶体管的阈值电压Vth变化很小，则电压补偿晶体管TR3可以省略。在这种情况下，考虑到由阈值电压Vth引起的晶体管TR2的输出电压降低，电阻R3和R4的分压比值可能被改变，从而节点“A”的电位保持与上述实施例的电位情况相等。
在上述实施例中，由外部半导体器件给电源电路提供正电压源，因此控制单元10和差动放大器18在正电压源下工作以产生负的输出电压。反之，如果由半导体器件外部给电源电路提供负电压源，控制单元10和差动放大器18被设计为在负电压源下工作，以和电荷泵一起产生正的输出电压。另外，在本实施例中使用的MOS晶体管可用双极晶体管替换。在这种情况下，本文中使用“漏极”、“栅极”和“源极”指的是双极晶体管的“集电极”、“基极”和“发射极”。因此，例如阻抗变换部分15的源极跟随器晶体管可被射极跟随器晶体管替代。
由于上述实施例仅作为例子，本发明不被上述实施例所限定，在不超出本发明范围的情况下，本领域中熟练的技术人员可对本发明容易地作出各种改进或替换。