检测锯齿摆动信号以再现光盘上记录的信息的方法和设备.pdf

提供一种检测STW信号以再现记录在光盘上的信息的设备和方法。根据该方法，从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量，将所述正弦分量和具有与所述正弦分量相同周期的正弦分量相乘。其后，对相乘结果累加，并随后检测累加结果的符号。

1、  一种用于检测STW(锯齿摆动)信号以再现在光盘上记录的信息的方法，该方法包括：
从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量；
将所述正弦分量和具有与所述正弦分量相同周期的正弦分量相乘；
对相乘结果进行累加；以及
检测累加结果的符号。

2、  如权利要求1所述的方法，其中，提取正弦分量的步骤包括：
从输入摆动信号中去除DC分量；将已去除DC分量的信号延迟预定的程度，从而从已去除DC分量的信号中去除余弦分量；以及
将已去除DC分量的信号和延迟的信号相加，以提取正弦分量。

3、  如权利要求1所述的方法，其中，正弦分量的相乘的步骤包括：由锁相环(PLL)基于以通过输入摆动信号而同步的计数器提供具有与所述正弦分量相同周期的正弦分量。

4、  一种用于检测STW信号以再现记录在光盘上的信息的设备，该设备包括：
正弦分量提取单元，被布置为从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量；
正弦分量乘法单元，被布置为将提取的正弦分量和具有与所述提取的正弦分量相同周期的正弦分量相乘；
累加器，被布置为对相乘结果进行累加；以及
符号检测器，被布置为检测表示正号和负号中的一个的累加结果的符号。

5、  如权利要求4所述的设备，其中，正弦分量提取单元包括：
减法器，从输入摆动信号中减去累加的输入摆动信号的信号，从而去除输入摆动信号的DC分量；
延迟器，将已去除DC分量的信号延迟预定程度，从而从自减法器输出的已去除DC分量的信号中去除余弦分量；以及
加法器，将来自减法器的已去除DC分量的信号和来自延迟器的延迟信号相加，以提取正弦分量。

6、  如权利要求4所述的设备，其中，正弦分量乘法单元包括：
锁相环(PLL)，被布置为接收输入摆动信号；
计数器，被布置为从PLL接收PLL信号，以执行同步；以及
正弦分量存储装置，基于计数器的计数来提供基于与提取的正弦分量相同周期的正弦分量。

7、  一种检测输入摆动信号承载的信息的设备，包括：
正弦分量提取单元，被布置为接收包含正弦分量和余弦分量的输入摆动信号，并从输入摆动信号中提取正弦分量；
正弦分量乘法单元，被布置为接收包含正弦分量和余弦分量的输入摆动信号，并将提取的正弦分量和具有与所述提取的正弦分量相同周期的参考正弦分量相乘；以及
检测单元，被布置为将相乘结果累加，以检测累加的结果是否表示正号和负号中的一个。

8、  如权利要求7所述的设备，其中，当所述累加结果表示正号时，输入摆动信号承载的信息表示逻辑1(“1”)，而当累加结果表示负号时，输入摆动信号承载的信息表示逻辑0(“0”)。

9、  如权利要求8所述的设备，其中，正弦分量提取包括：
减法器，被布置为从输入摆动信号中减去已累加输入摆动信号的信号，从而去除输入摆动信号的DC分量；
延迟器，将已去除DC分量的信号延迟预定时间，从而从自减法器输出的已去除DC分量的信号中去除余弦分量；以及
加法器，将来自减法器的已去除DC分量的信号和来自延迟器的延迟信号相加，以仅从输入摆动信号中提取正弦分量。

10、  如权利要求8所述的设备，其中，正弦分量乘法单元包括：
锁相环(PLL)，被布置为接收输入摆动信号；
计数器，被布置为从PLL接收PLL信号以执行同步；
正弦分量存储装置，基于通过使输入摆动信号经过PLL而同步的计数器来提供具有与提取的正弦分量相同周期的参考正弦分量；以及
乘法器，被布置为将提取的正弦分量和具有与提取的正弦分量相同周期的参考正弦分量相乘。

11、  如权利要求10所述的设备，其中，检测单元包括：
累加器，累加来自乘法单元的正弦分量的乘法器的输出信号；
符号检测器，检测来自累加器的输出信号的符号；以及
D触发器，存储来自符号检测器的输出信号，并根据同步信号提供输出。

检测锯齿摆动信号以再现光盘上记录的信息的方法和设备
本申请要求于2005年11月3日提交到韩国知识产权局的第2005-104935号韩国专利申请的优先权，该申请公开于此以资参考。
                        技术领域
本发明涉及一种光盘，更具体地说，涉及一种检测锯齿摆动(STW)信号以再现记录在光盘上的信息的设备和方法。
                        背景技术
STW信号是一种具有记录在光盘上的具有锯齿形状的摆动信号，可根据记录的信息是“0”还是“1”而表示为cos(at)-0.25sin(2at)和cos(at)+0.25sin(2at)中的一个。一种用于检测STW信号的设备被配置为确定输入信号是cos(at)-0.25sin(2at)还是cos(at)+0.25sin(2at)，以检测使用摆动信号记录的数字信息，并根据所述确定来检测记录的信息表示“0”还是“1”。
图1是检测STW信号的设备的示意图。参照图1，设备100包括乘法器110、锁相环(PLL)120，累加器130、存储装置140、比较器150和零信号源160。
PLL 120选择输入摆动信号的载波。乘法器110将输入摆动信号与来自PLL 120的输出信号相乘。累加器130对来自乘法器110的输出信号进行累加。存储装置140存储来自累加器130的输出信号，比较器150对来自存储装置140的输出信号和来自零信号源160的零信号进行比较。
用于检测STW信号的设备100的输入信号可根据记录的信息是“0”还是“1”而表示为cos(at)-0.25sin(2at)和cos(at)+0.25sin(2at)中的一个。当记录的信息为“1”时，输入信号可表示为cos(at)+0.25sin(2at)，其波形如图2A所示。参照图2A，信息“1”的波形具有从区域(+)到区域(-)陡峭下降而从区域(-)到区域(+)平缓上升的边沿。当记录的信息为“0”时，输入信号可表示为cos(at)-0.25sin(2at)。在此情况下，信息“0”的波形具有从区域(+)到区域(-)平缓下降而从区域(-)到区域(+)陡峭上升的边沿，这与图2A所示的波形不同。如图1所示的设备100分析输入信号的波形，从而检测记录的信息是“0”还是“1”。
来自PLL 120的输出信号的频率是2ω。该信号由PLL 120的可控振荡器生成。因为来自可控振荡器的输出信号包含高阶谐波，所以这样的输出信号不是理想的。
假设用于检测STW信号的设备的输入信号是cos(at)+0.25sin(2at)，该输入信号的曲线在图2A中示出。此外，PLL 120的输出信号的曲线在图2B中示出。摆动输入信号和来自PLL 120的输出信号的相乘结果在图2C中示出。图2C所示的来自乘法器110的输出信号包含DC分量和选择性分量。有用信息包含在DC分量中，选择性分量不具有任何有效信息。
累加器130对DC分量进行累加，具体地说，抑止输入信号的选择性信号。当然，噪声确实包括在所有信号中，但图2A至2C并未示出噪声。当累加图2C所示的信号时，在区域(+)中(例如区域210、230和250)，信号的大小相对较大，而在区域(-)中(例如区域220、240和260)，信号的大小相对较小。因此，当累加这些信号时，得到(+)结果。结果，如图1所示的用于检测STW信号的设备可判断记录的信息为“1”。然而，这是理想情况。实际上，由于来自乘法器110的输出信号包含(+)分量和(-)分量，因此当信号稍微变形时，累加的信号可能具有不同的符号。
在读取信息的每一循环的开始，输入重置信号可重置累加器130。在读取信息的每一循环的结束，存储装置140存储累加器130的输出信号。其后，比较器150对存储的信号与来自零信号源160的零电平信号进行比较。
然而，在如图1所示的检测STW信号的设备的输出中可能产生错误。该错误取决于输入信号的噪声电平和来自PLL 120的输出信号的质量。具体地说，具有频率4ω、6ω和8ω的PLL信号的存在生成附加到累加器130的输出的DC分量，最终增大了错误概率。
此外，图1所示的检测STW信号的已知设备具有其它缺点，包括对包含在输入信号中的噪声十分敏感以及接收不完整的PLL 120输出信号。因此，输入噪声和PLL输出信号的不完整增加了可能错误地检测记录的信息的概率。
                        发明内容
本发明的示例实施例的一些方面提供一种在用于再现记录在光盘上的信息的系统中检测STW信号，同时保证减少错误概率的设备和方法。
本发明的其它方面和/或优点将部分地在以下描述中阐述，并将从描述中变得清楚或可通过本发明的实践而理解。
根据本发明实施例，一种检测STW信号以再现记录在光盘上的信息的方法，包括：从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量；将所述正弦分量和具有与所述正弦分量的相同周期的正弦分量相乘；对相乘结果进行累加；以及检测累加结果的符号。
根据本发明一方面，提取正弦分量的步骤可包括：从输入摆动信号中去除DC分量；将已去除DC分量的信号延迟预定的程度，从而从已去除DC分量的信号中去除余弦分量；以及将已去除DC分量的信号和延迟的信号相加，以提取正弦分量。
根据本发明一方面，正弦分量的相乘的步骤包括：基于通过使输入摆动信号经过锁相环(PLL)而同步的计数器提供具有与所述正弦分量相同周期的正弦分量。
根据本发明另一实施例，一种用于检测STW信号以再现记录在光盘上的信息的设备，包括：正弦分量提取单元，从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量；正弦分量乘法单元，将提取的正弦分量和具有与所述提取的正弦分量相同周期的正弦分量相乘；累加器，对相乘结果进行累加；以及符号检测器，检测累加结果的符号。
根据本发明一方面，正弦分量提取单元可包括：减法器，从输入摆动信号中减去累加输入摆动信号的信号，从而去除输入摆动信号的DC分量；延迟器，将已去除DC分量的信号延迟预定程度，从而从自减法器输出的已去除DC分量的信号中去除余弦分量；以及加法器，将来自减法器的已去除DC分量的信号和来自延迟器的延迟信号相加，以提取正弦分量。
根据本发明一方面，正弦分量乘法单元可包括：锁相环(PLL)，接收输入摆动信号；计数器，从PLL接收PLL信号，以执行同步；以及正弦分量存储装置，基于计数器的计数来提供基于与提取的正弦分量相同周期的正弦分量。
除了上述示例实施例和方面之外，本发明的其它方面和实施例将通过参照附图以及以下描述的研究而变得清楚。
                        附图说明
当结合附图阅读时，从以下示例实施例的详细描述和权利要求中将更好地理解本发明，上述所有部分形成本发明的公开的部分。虽然以下记载和示出的公开关注于公开本发明的示例实施例，但应清楚地理解，仅通过示出和示例来描述该方法，而本发明不受限于此。本发明的精神和范围仅由所附权利要求限定。下面表示附图的简要描述，其中：
图1是检测由来自光盘的STW信号承载的信息的典型设备的示意图；
图2A至2C是示出在图1所示的用于检测由STW信号承载的信息的设备的不同的阶段的信号的波形图；
图3是根据本发明实施例的用于检测由STW信号承载的信息的设备的示意图；
图4A至4D是示出在图3所示的用于检测由STW信号承载的信息的设备的不同的阶段的信号的波形图；以及
图5是根据本发明实施例的用于检测由STW信号承载的信息的方法的流程图。
                      具体实施方式
现将详细参照本发明的当前实施例，其实施例在附图中示出，其中，相同的标号始终表示相同的部件。以下描述实施例以通过参照附图解释本发明。
如上所述，用于检测STW信号的设备分析输入信号，并根据记录的信息是cos(at)-0.25sin(2at)还是cos(at)+0.25sin(2at)而将输入信号确定为“0”或“1”。
对记录的信息为“0”的表示为cos(at)-0.25sin(2at)的信号和对记录信息为“1”的表示为cos(at)+0.25sin(2at)的信号之间的差别在于正弦分量不同。为了检测输入STW信号，本发明从输入STW信号中去除余弦分量，并仅提取正弦分量来分析正弦分量，从而检测STW信号是“0”还是“1”。
现参照图3，示出根据本发明实施例的用于检测STW信号的示例设备的示意图。参照图3，用于检测STW信号的设备300包括：正弦分量提取单元310，被布置为去除余弦分量并仅从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量；正弦分量乘法单元320，被布置为将从正弦分量提取单元310提取的正弦分量和具有与提取的正弦分量相同周期的正弦分量相乘；以及检测单元330，被布置为对相乘结果累加并检测累加结果的符号。
正弦分量提取单元310包括减法器312、第一累加器314、延迟器316和加法器318。减法器312从输入STW信号中减去第一累加器314的输出，其中，第一累加器314选择来自减法器312的输出信号的DC分量。按照该方式，减法器312可从输入STW信号中减去累加的信号，从而从输入STW信号中去除DC分量。延迟器316用于改变来自减法器312的输入STW信号的相位，从而从自减法器312输出的已去除DC分量的信号中去除余弦分量。加法器318用于将从减法器312输出的已去除DC分量的信号与来自延迟器316的延迟信号相加，从而补偿来自延迟器316的延迟信号的第一谐波，并从延迟信号中提取正弦分量。
正弦分量乘法单元320包括锁相环(PLL)322、同步计数器324、正弦波存储装置326和乘法器328。PLL 322从输入STW信号获得载波信号。同步计数器324被布置为从PLL 322接收输出信号以执行同步。正弦波存储装置326基于同步计数器324提供与从正弦分量提取单元310提取的正弦分量相同周期的正弦分量。乘法器328被布置为将来自正弦分量提取单元310的加法器318的输出信号与来自正弦波存储装置326的输出信号相乘。
检测单元330包括：第二累加器332、符号检测器334和D类型触发器336。第二累加器332对来自正弦分量乘法单元320的乘法器328的输出信号进行累加。其后，符号检测器334检测来自第二累加器332的输出信号的符号，D类型触发器336存储来自符号检测器334的输出信号。
现将参照以下在此图4A至4D中示出的波形示出图3的设备300的操作。
设备300的输入连接到减法器301的输入。
在理想情况下，设备300的输入信号可表示为cos(at)-0.25sin(2at)和cos(at)+0.25sin(2at)中的一个。图4A示出根据cos(at)+0.25sin(2at)的波形。
然而，实际上，设备300的输入信号可包括低频分量，并可包含DC分量和噪声分量。DC分量和噪声分量在第一累加器314被累加，由减法器312从输入STW信号中减去来自第一累加器314的输出信号。结果，来自减法器312的输出信号不包含DC分量。
将来自减法器312的已去除DC分量的输出信号提供给延迟器316的输入。延迟时间是π/ω。
当延迟器316的输入信号表示为U₁＝cos(at)+0.25sin(2at)时，延迟器316的输出信号可表示为：
U₂＝cos(ω(t-π/ω))+0.25sin(2ω(t-π/ω))＝-cos(at)+0.25sin(2at)
因此，加法器318的输出可表示为：
U₃＝U₁+U₂＝0.5sin(2at)
延迟器316的输入信号和输出信号的比较表明余弦分量(即无意义的第一谐波)具有彼此相反的相位。也就是说，U1的余弦分量cos(at)和U2的余弦分量-cos(at)彼此抵消，从而由加法器318去除余弦分量。
正弦分量(即具有信息的第二谐波)具有相同相位。也就是说，U1的正弦分量0.25sin(2at)和U2的正弦分量0.25sin(2at)由加法器318相加，从而第二谐波的幅度增加两倍。图4B示出加法器318的输出信号。
加法器318将延迟器316的输入和输出噪声相加。噪声相位为无穷，因此包含在来自加法器318的输出中的噪声的增加是。当与减法器312的输出信号比较时，包含在来自加法器318的输出信号中的信噪(R/N)比的最终改善为/2。
正弦波存储装置326用于生成具有频率2ω的理想对称正弦波。同步计数器324生成用于正弦波存储装置326的控制码。
来自322的输出信号用于对同步计数器324进行同步。图4C示出正弦波存储装置326的输出信号。也就是说，正弦波存储装置326的输出信号与加法器318的输出信号具有相同周期，如图4B所示，并且如图4C所示幅度为1。
图4D示出将来自加法器318的输出信号与来自正弦波存储装置326的信号相乘的来自乘法器328的输出信号。如图4D所示，来自乘法器328的输出信号总是具有正值。因此，当累加来自乘法器328的输出信号时，总是输出正值。来自乘法器328的输出信号中不存在负分量，从而改进了来自第二累加器332的输出信号的线性。重置信号用于在具有信息的信号开始时重置第二累加器332。
此外，由于输入摆动信号表示为cos(at)+0.25sin(2at)，如图4A所示，因此得到的来自乘法器的输出信号从0改变为0.5。然而，输入摆动信号表示为cos(at)-0.25sin(2at)时，得到的来自乘法器的输出信号从0改变为-0.5。因此，即使当乘法器的输出信号更多或更少地变形时，在输入摆动信号表示为cos(at)+0.25sin(2at)的情况下，来自乘法器328的输出信号也总是具有正值。此外，在输入摆动信号表示为cos(at)-0.25sin(2at)的情况下，来自乘法器328的输出信号总是具有负值。该现象减少了从正到负或从负到正的错误输出的概率。
符号检测器334和D类型触发器336用于检测并存储在输入摆动信号的结束时间来自第二累加器332的输出信号的符号。当D类型触发器336输入时钟时，同步信号确定结束时间。
图5是根据本发明实施例的用于检测STW信号的方法的流程图。
首先，在操作510，从包含正弦分量和余弦分量的输入摆动信号中提取正弦分量。
在操作520，将具有与所述正弦分量相同周期的正弦分量与所述正弦分量相乘。其后，在操作530，累加通过乘法获得的信号。
接下来，在操作540检测累加结果的符号。当符号为正时，记录的摆动信号的信息确定为“1”。当符号为负时，记录的摆动信号的信息确定为“0”。
如前所述，本发明有利地提供一种用于检测参考正弦信号的精确形状并改进信噪比的电路。结果，实现较好的检测精度，并可抑止输入信号的DC分量和低频分量。
虽然已参照其示例实施例示出和描述了本发明，但本领域技术人员应理解，在不脱离本发明的精神和范围的情况下，可在形式和细节上进行各种改变。例如，只要可实现图3所示的正弦分量提取单元310的、正弦分量乘法单元320和检测单元330的部件的功能，就可被对其进行不同的布置。此外，图3所示的设备可合并为记录设备的部分，或可选地用于执行关于存储介质的记录和/或再现功能的单个设备。相似地，CPU可实现为具有固件的芯片，或可选地，编程以执行所述例如参照图5的方法的通用或专用计算机。因此，本发明不限于所公开的各种示例实施例，本发明包括落入所附权利要求范围内的所有实施例。