《用于合并掩码模式的指令.pdf》由会员分享，可在线阅读，更多相关《用于合并掩码模式的指令.pdf（46页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104040487A43申请公布日20140910CN104040487A21申请号201180075827322申请日20111223G06F9/30200601G06F9/305200601G06F9/3820060171申请人英特尔公司地址美国加利福尼亚州72发明人J考博尔圣阿德里安MJ克莱格德DR布拉德福德JC霍尔AT福塞斯74专利代理机构上海专利商标事务所有限公司31100代理人张东梅54发明名称用于合并掩码模式的指令57摘要描述了一种方法，包括获取指令和解码该指令。该方法还包括从该指令标识的第一掩码寄存器空间位置获取第一掩码矢量。该方法还包括从该指令标识的第二掩码。
2、寄存器空间位置获取第二掩码矢量。该方法还包括通过将第一和第二掩码矢量合并到单个数据结构并导致单个数据结构写入该指令标识的存储器位置来执行指令。85PCT国际申请进入国家阶段日2014062386PCT国际申请的申请数据PCT/US2011/0671992011122387PCT国际申请的公布数据WO2013/095635EN2013062751INTCL权利要求书2页说明书21页附图22页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书21页附图22页10申请公布号CN104040487ACN104040487A1/2页21一种在半导体芯片上的处理核，包括A掩码寄存器空间，。
3、用于保持掩码矢量；B流水线，具有I矢量执行单元，所述掩码矢量用于所述矢量执行单元的至少一个掩码层；II所述流水线的执行单元之一内的指令执行逻辑，用于通过执行单个指令来执行以下获取所述掩码寄存器空间内的第一和第二掩码矢量；将所述第一和第二掩码矢量合并成单个数据结构；导致所述单个数据结构被写入存储器。2如权利要求1所述的处理核，其特征在于，所述单个指令单独地指定所述掩码寄存器空间内的所述第一掩码矢量的地址，所述掩码寄存器空间内的所述第二掩码矢量的地址；以及所述单个数据结构被写入的存储器地址。3如权利要求1所述的处理核，其特征在于，所述第一掩码矢量是以下尺寸中的任一个8位；16位；32位；64位。4。
4、如权利要求1所述的处理核，其特征在于，所述第一和第二掩码矢量具有相同尺寸。5如权利要求1所述的处理核，其特征在于，所述单个指令具有指定第一和第二掩码寄存器的尺寸的操作码字段。6如权利要求1所述的处理核，其特征在于，所述指令执行逻辑在加载/存储单元内。7一种方法，包括获取指令；解码所述指令；从所述指令标识的第一掩码寄存器空间位置获取第一掩码矢量；从所述指令标识的第二掩码寄存器空间位置获取第二掩码矢量；通过将所述第一和第二掩码矢量合并到单个数据结构并导致所述单个数据结构被写入由所述指令标识的存储器位置来执行所述指令。8如权利要求7所述的方法，其特征在于，所述指令包括定义所述第一和第二掩码矢量的尺寸。
5、的操作码。9如权利要求8所述的方法，其特征在于，所述第一和第二掩码矢量的尺寸相同10如权利要求7所述的方法，其特征在于，所述指令为可扩展格式，以单独标识用于矢量指令的三个不同的源操作数和目的地。11如权利要求7所述的方法，其特征在于，由执行所述指令的获取、所述指令的解码、所述第一和第二掩码矢量的获取以及所述执行的流水线的加载/存储单元执行所述方法。12如权利要求7所述的方法，其特征在于，所述单个数据结构是以下中的任一个16位；32位；权利要求书CN104040487A2/2页364位；128位。13一种在半导体芯片上的处理核，包括A掩码寄存器空间，用于保持掩码矢量；B流水线，具有I矢量执行单元。
6、，所述掩码矢量用于所述矢量执行单元的至少一个掩码层；II所述流水线的执行单元之一内的指令执行逻辑，用于通过执行单个指令来执行以下获取所述掩码寄存器空间内的第一和第二掩码矢量；将所述第一和第二掩码矢量合并成单个数据结构；导致所述单个数据结构被写入存储器；III重排序缓冲器单元。14如权利要求13所述的处理核，其特征在于，所述单个指令单独地指定所述掩码寄存器空间内的所述第一掩码矢量的地址，所述掩码寄存器空间内的所述第二掩码矢量的地址；以及所述单个数据结构被写入的存储器地址。15如权利要求13所述的处理核，其特征在于，所述第一掩码矢量是以下尺寸中的任一个8位；16位；32位；64位。16如权利要求1。
7、3所述的处理核，其特征在于，所述第一和第二掩码矢量具有相同尺寸。17如权利要求13所述的处理核，其特征在于，所述单个指令具有指定第一和第二掩码寄存器的尺寸的操作码字段。18如权利要求13所述的处理核，其特征在于，所述指令执行逻辑在加载/存储单元内。权利要求书CN104040487A1/21页4用于合并掩码模式的指令技术领域0001本发明的领域一般涉及计算系统，且尤其涉及用于合并掩码模式的指令。背景技术0002图1示出了在半导体芯片上用逻辑电路实现的处理核100的高级图。该处理核包括流水线101。该流水线由各自被设计成在完全执行程序代码指令所需的多步骤过程中执行特定步骤的多个级组成。这些级通常包。
8、括至少1指令获取和解码；2数据获取；3执行；4写回。执行级将由例如，在上述步骤1中所获取和解码的指令所标识出的特定操作对由相同指令标识出并在另一先前级例如，上述步骤2中被获取的数据执行。被操作的数据通常是从通用寄存器存储空间102中获取的。在该操作完成时所创建的新数据通常也被“写回”寄存器存储空间例如，在上述级4。0003与执行级相关联的逻辑电路通常由多个“执行单元”或“功能单元”103_1至103_N构成，这些单元各自被设计成执行其自身的唯一操作子集例如，第一功能单元执行整数数学操作，第二功能单元执行浮点指令，第三功能单元执行自/至高速缓存/存储器的加载/存储操作等等。由所有这些功能单元执行。
9、的所有操作的集合与处理核100所支持的“指令集”相对应。0004两种类型的处理器架构在计算机科学领域中被广泛认可“标量”和“矢量”。标量处理器被设计成执行对单个数据项进行操作的指令，然而矢量处理器被设计成执行对多个数据项进行操作的指令。图2A和图2B呈现比较性示例，该比较性示例展示标量处理器与矢量处理器之间的基本差异。0005图2A示出标量AND与指令的示例，其中单个操作数集A和B被加在一起以产生奇异或“标量”结果C即，ABC。相比之下，图2B示出矢量AND指令的示例，其中两个操作数集A/B和D/E并行地分别加在一起以同时产生矢量结果C和F即，AANDBC和DANDEF。根据术语学，“矢量”是。
10、具有多个“元素”的数据元素。例如，矢量VQ，R，S，T，U具有五个不同元素Q，R，S，T和U。示例性矢量V的“大小”为五因为它具有五个元素。0006当执行矢量指令时即数据的各获取和写回项的对应于矢量而不是标量的指令，通常期望改变矢量内要由指令实际操作的元素的数量。例如，可能期望仅增加两个矢量V1A,B,C,D,E和V2Q,R,S,T,U的第二和第四元素即结果BR,DT。0007“掩码”是定义要对矢量的哪个元素进行操作的数据结构。例如，参考矢量V1和V2的第二和第四元素相加的上述示例，可将掩码M0,1,0,1,0用于标识矢量V1和V2的第二和第四元素。注意，掩码M本身是矢量。0008附图简述00。
11、09本发明是作为示例说明的，而不仅限制于各个附图的图形，在附图中，类似的参考编号表示类似的元件，其中0010图1示出处理核；说明书CN104040487A2/21页50011图2A和2B比较标量和矢量操作；0012图3示出现有技术的用于合并掩码模式的过程；0013图4示出用于合并掩码模式的改进过程；0014图5示出合并掩码模式的指令的不同实施例；0015图6A例示了示例性AVX指令格式；0016图6B示出来自图6A的哪些字段构成完整操作码字段和基础操作字段；0017图6C示出来自图6A的哪些字段构成寄存器索引字段；0018图7A7B是示出根据本发明的实施例的通用矢量友好指令格式及其指令模板的框。
12、图；0019图8是示出根据本发明的实施例的示例性专用矢量友好指令格式的框图；0020图9是根据本发明的一个实施例的寄存器架构的框图；0021图10A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的无序发布/执行流水线两者的框图；0022图10B是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；0023图11AB示出了更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一包括相同类型和/或不同类型的其他核；0024图12是根据本发明的实施例的可具有一个以上核、可具有集成存储器控制器、并且可具有集成图。
13、形的处理器的框图；0025图13是根据本发明的实施例的示例性系统的框图；0026图14是根据本发明的实施例的第一更具体的示例性系统的框图；0027图15是根据本发明的实施例的第二更具体的示例性系统的框图；0028图16是根据本发明的实施例的SOC的框图；0029图17是根据本发明的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换成目标指令集中的二进制指令的框图。具体实施方式0030再次参考图1，在处理核100包括矢量处理执行单元的情况下，注意在矢量功能单元103_1至103_N的相应输入和来自矢量功能单元103_1至103_N的输出处存在读掩码逻辑104_1至104_N和写掩码逻辑1。
14、05_1至105_N。注意各矢量处理器架构可包括这些掩码层中的仅一个。这里，对于采用掩码的任何指令，读掩码逻辑104_1至104_N和/或写掩码逻辑105_1至105_N可用于控制针对该矢量指令对哪些元素进行有效地操作。这里，掩码矢量从掩码寄存器空间106中被读取例如，连同从寄存器存储空间102中被读取的输入数据矢量一起并且被呈现给掩码逻辑104、105层中的至少一者。0031注意，在执行矢量程序代码的过程中，每一矢量指令无需要求全数据字。例如，对于某些指令的输入矢量可以仅是8个元素，对于其他指令的输入矢量可以是16个元素，对于其他指令的输入矢量可以是32个元素等等。这样，由处理器用于执行这些。
15、指令的掩码矢量的尺寸可类似地改变例如，8位、16位、32位等。典型地，利用矢量的较低阶位。例如，如果处理器支持64元素数据字，但当前的指令仅处理8元素矢量，则将在掩码矢量的最低说明书CN104040487A3/21页6阶的8位中反映指令的掩码。0032掩码寄存器空间106保持处理器期望保持并再使用的不同掩码矢量。此处，当掩码对应于在程序代码的执行过程中处理器可处理的各矢量指令的相关元素的模式时，从掩码寄存器空间106获取适当的掩码允许容易地对期望的掩码模式进行访问例如，与从头计算期望的掩码模式相反。然而，掩码寄存器空间106是有限的。0033在掩码寄存器空间106中不存在空间的掩码模式可“溢出。
16、”到高速缓存107或存储器108。当掩码模式本身较小时，掩码模式溢出到高速缓存/存储器可能尤其效率低。例如，如果矢量处理器支持64个元素的最大矢量尺寸且仅8位宽的掩码模式溢出到高速缓存/存储器，实质上“溢出”8位掩码矢量所采取的事务实际浪费56位数据的价值。即，在原始带宽方面，处理器可处理高达64位大小的掩码数据的溢出。利用这种硬件对仅8位掩码数据进行溢出对应于能够溢出56位的资源未使用。0034如此，先前的实现已经尝试将掩码寄存器空间106中存储的掩码模式级联成单个数据结构。例如，可将不同掩码存储空间位置中的两个16位掩码模式级联以形成32位掩码模式。0035如图3所观察到的，现有技术的解决。
17、方案包括两个指令序列，包括I第一指令301，该指令将待合并的掩码模式M1、M2从掩码寄存器空间106读出并且将它们合并至通用寄存器空间102作为合并的矢量M；II第二指令302然后从通用寄存器空间读取合并的矢量M并且将合并的矢量M写入高速缓存/存储器。0036在图4中描绘了新方法。图4中观察到的方法利用相对最近的指令格式技术，该技术可单独定义目的地地址和两个不同的源地址。传统的指令格式技术将目的地地址和源地址之一重叠。例如，传统的ADD指令可采用ADDXY的形式。在执行指令时，处理器将1读取在寄存器地址X处的第一输入操作数；II读取在寄存器地址Y处的第二输入操作数；以及III将两个输入操作数相。
18、加的结果写回寄存器地址X。因此，结果被存储在先前存储输入操作数之一的同一寄存器中。0037相对新的商业技术例如，来自英特尔公司的VEX指令技术和/或AVX指令技术采用可单独指定两个输入操作数的地址和目的地地址的新指令格式。例如，存储在寄存器X和Y中的操作数的加法可替代地利用指令形式ADDZXY来执行。在这种情况下，如前所述，处理器将I读取在寄存器地址X处的第一输入操作数；以及II读取在寄存器地址Y处的第二输入操作数。然而，并非将结果存回源操作数寄存器之一，而是替代地将结果存储到地址Z处的第三寄存器。VEX和扩展VEXEVEX技术还包括指定四个操作数的能力例如，3个输入操作数和目的地。以下进一步。
19、提供VEX和EVEX的讨论。0038图4中观察到的方法利用如上刚刚描述的目的地/源_1/源_2指令地址格式。具体地，指令采用KCONCATSTORERZXY形式，其中X是掩码寄存器文件中保持第一“较小”的掩码模式的寄存器的地址，Y是掩码寄存器文件中保持第二“较小”的掩码模式的另一个寄存器的地址。指令合并两个掩码模式以创建随后被存储在存储器中的地址Z处的新掩码模式。具体地，执行指令的执行单元创建导致对存储器的地址Z处进行写入的数据结构作为其结果。0039KCONCATSTORER中的“R”对应于对于相同的整体指令类存在不同操作码，其中定义掩码模式尺寸被具体地定义。例如，如图5中观察到的，KCON。
20、CATSTOREB对应于将两说明书CN104040487A4/21页7个8位掩码模式合并成16位掩码模式的指令，KCONCATSTOREW对应于将两个16位掩码模式合并成32位掩码模式的指令，KCONCATSTORED对应于将两个32位掩码模式合并成64位掩码模式的指令，以及KCONCATSTOREQ对应于将两个64位掩码模式合并成128位掩码模式的指令。本领域的技术人员将意识到掩码模式尺寸的各种组合，包括利用同一KCONCATSTORE指令合并不同尺寸的掩码模式也是可能的。0040再次参考图1，在执行KCONCATSTORERZXY指令时，从掩码寄存器空间106读取分别存储在地址X和Y处的掩。
21、码模式，并将其呈现给合并两个掩码模式的处理器流水线101的执行级中的功能单元之一。在又一个实施例中，掩码模式被呈现给加载/存储执行单元。加载/存储单元将两个掩码模式合并并创建导致合并后的模式存储在存储器中的地址Z处的所得数据结构。在替换实施例中，参数R用于指定进一步的操作码，该操作码取代将合并的模式存储到存储器，而是将合并的模式存储回到掩码寄存器空间。在这种情况下，Z对应于掩码寄存器空间中的目的地地址。指令可由各种执行单元之一来实施，各种执行单元包括加载/存储单元具有ALU功能或ALU单元。0041如上所述，掩码模式被合并并存储，使得它们在稍后可被再次使用。当产生对已经合并的掩码模式的需求时，。
22、从存储它的位置例如，存储器读取合并的掩码数据结构。从合并的掩码数据结构最终获取期望的掩码模式，且再次用于需要它的矢量操作。0042在实施例中，该过程利用第一指令和第二指令来完成，第一指令从存储器读取合并的掩码结构并将其存储在通用寄存器空间，第二指令从通用寄存器空间读取合并的掩码结构，将该结构划分成其构成性的掩码模式并将它们单独存储到分离的相应掩码寄存器存储空间。此处，英特尔的AVX指令格式允许单个源操作数的标识和两个不同的目的地的标识。0043示例性指令格式0044本文中所描述的指令的实施例可以不同的格式体现。例如，本文描述的指令可体现为VEX、通用矢量友好或其它格式。以下讨论VEX和通用矢量。
23、友好格式的细节。另外，在下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限于详述的系统、架构、以及流水线。0045VEX指令格式0046VEX编码允许指令具有两个以上操作数，并且允许SIMD矢量寄存器比128位长。VEX前缀的使用提供了三个操作数或者更多句法。例如，先前的两个操作数指令执行盖写源操作数的操作诸如AAB。VEX前缀的使用使操作数能够执行非破坏性操作，诸如ABC。0047图6A示出示例性AVX指令格式，包括VEX前缀602、实操作码字段630、MODR/M字节640、SIB字节650、位移字段662以及IMM8672。图6B示出来自图。
24、6A的哪些字段构成完整操作码字段674和基础操作字段642。图6C示出来自图6A的哪些字段构成寄存器索引字段644。0048VEX前缀字节02602以三字节形式进行编码。第一字节是格式字段640VEX字节0，位70，该格式字段640包含明确的C4字节值用于区分C4指令格式的唯一值。第二第三字节VEX字节12包括提供专用能力的大量位字段。具体地，REX字段605VEX字节1，位75由VEXR位字段VEX字节1，位7R、VEXX位字段VEX字说明书CN104040487A5/21页8节1，位6X以及VEXB位字段VEX字节1，位5B组成。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三位R。
25、RR、XXX以及BBB进行编码，由此RRRR、XXXX以及BBBB可通过增加VEXR、VEXX以及VEXB来形成。操作码映射字段615VEX字节1，位40MMMMM包括对隐含的领先操作码字节进行编码的内容。W字段664VEX字节2，位7W由记号VEXW表示，并且取决于该指令提供了不同的功能。VEXVVVV620VEX字节2，位63VVVV的作用可包括如下1VEXVVVV对以反转1补码的形式指定第一源寄存器操作数进行编码，且对具有两个或两个以上源操作数的指令有效；2VEXVVVV针对特定矢量位移对以1补码的形式指定的目的地寄存器操作数进行编码；或者3VEXVVVV不对任何操作数进行编码，保留该字。
26、段，并且应当包含1111B。如果VEXL668大小的字段VEX字节2，位2L0，则它指示128位矢量；如果VEXL1，则它指示256位矢量。前缀编码字段625VEX字节2，位10PP提供了用于基础操作字段的附加位。0049实操作码字段630字节3还被称为操作码字节。操作码的一部分在该字段中指定。0050MODR/M字段640字节4包括MOD字段642位76、REG字段644位53、以及R/M字段646位20。REG字段644的作用可包括如下对目的地寄存器操作数或源寄存器操作数RFFF中的RRR进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段646的作用可包括如下对引用。
27、存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。0051缩放、索引、基址SIB缩放字段650字节5的内容包括用于存储器地址生成的SS652位76。先前已经针对寄存器索引XXXX和BBBB参考了SIBXXX654位53和SIBBBB656位20的内容。0052位移字段662和立即数字段IMM8672包含地址数据。0053通用矢量友好指令格式0054矢量友好指令格式是适于矢量指令例如，存在专用于矢量操作的特定字段的指令格式。尽管描述了其中通过矢量友好指令格式支持矢量和标量操作两者的实施例，但是替换实施例只通过矢量友好指令格式使用矢量操作。0055图7A7B是示出根。
28、据本发明的实施例的通用矢量友好指令格式及其指令模板的框图。图7A是示出根据本发明的实施例的通用矢量友好指令格式及其A类指令模板的框图；而图7B是示出根据本发明的实施例的通用矢量友好指令格式及其B类指令模板的框图。具体地，针对通用矢量友好指令格式700定义A类和B类指令模板，两者包括无存储器存取705的指令模板和存储器存取720的指令模板。在矢量友好指令格式的上下文中的术语通用指不绑定到任何专用指令集的指令格式。0056尽管将描述其中矢量友好指令格式支持以下64字节矢量操作数长度或大小与32位4字节或64位8字节数据元素宽度或大小并且由此，64字节矢量由16双字大小的元素或者替换地8四字大小的元。
29、素组成、64字节矢量操作数长度或大小与16位2字节或8位1字节数据元素宽度或大小、32字节矢量操作数长度或大小与32位4字节、64位8字节、16位2字节、或8位1字节数据元素宽度或大小、以及16字节矢量操作数长度或大小与32位4字节、64位8字节、16位2字节、或8位1字节数据元素宽度或大小的本发明的实施例，但是替换实施说明书CN104040487A6/21页9例可支持更大、更小、和/或不同的矢量操作数大小例如，256字节矢量操作数与更大、更小或不同的数据元素宽度例如，128位16字节数据元素宽度。0057图7A中的A类指令模板包括1在无存储器存取705的指令模板内，示出无存储器存取的全部舍入。
30、ROUND控制型操作710的指令模板、以及无存储器存取的数据变换型操作715的指令模板；以及2在存储器存取720的指令模板内，示出存储器存取的时间725的指令模板和存储器存取的非时间730的指令模板。图7B中的B类指令模板包括1在无存储器存取705的指令模板内，示出无存储器存取的写掩码控制的部分舍入控制型操作712的指令模板以及无存储器存取的写掩码控制的VSIZE型操作717的指令模板；以及2在存储器存取720的指令模板内，示出存储器存取的写掩码控制727的指令模板。0058通用矢量友好指令格式700包括以下列出以在图7A7B中示出顺序的如下字段。结合以上讨论，考虑KCONCATSTOREZX。
31、Y指令，在实施例中，参考以下在图7AB和8中提供的格式细节，利用存储器存取指令类型720。在以下描述的寄存器地址字段744中指定第一和第二输入操作数XY对应于两个掩码寄存器地址和目的地Z对应于存储器写地址。0059格式字段740该字段中的特定值指令格式标识符值唯一地标识矢量友好指令格式，并且由此标识指令在指令流中以矢量友好指令格式出现。由此，该字段在无需只有通用矢量友好指令格式的指令集的意义上是任选的。0060基础操作字段742其内容区分不同的基础操作。0061寄存器索引字段744其内容直接或者通过地址生成指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PXQ例。
32、如，32X512、16X128、32X1024、64X1024个寄存器文件选择N个寄存器。尽管在一个实施例中N可高达三个源和一个目的地寄存器，但是替换实施例可支持更多或更少的源和目的地寄存器例如，可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源中的一个源还用作目的地，可支持高达两个源和一个目的地。0062修饰符MODIER字段746其内容将以指定存储器存取的通用矢量指令格式出现的指令与不指定存储器存取的通用矢量指令格式出现的指令区分开；即在无存储器存取705的指令模板与存储器存取720的指令模板之间。存储器存取操作读取和/或写入到存储器等级在一些情况下，使用寄存。
33、器中的值来指定源和/或目的地地址，而非存储器存取操作不这样例如，源和/或目的地是寄存器。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替换实施例可支持更多、更少或不同的方式来执行存储器地址计算。0063扩充操作字段750其内容区分除基础操作以外要执行各种不同操作中的哪一个操作。该字段是上下文专用的。在本发明的一个实施例中，该字段被分成类字段768、字段752、以及字段754。扩充操作字段750允许在单一指令而非2、3或4个指令中执行多组共同的操作。0064缩放字段760其内容允许用于存储器地址生成例如，用于使用2缩放索引基址的地址生成的索引字段的内容的缩放。00。
34、65位移字段762A其内容用作存储器地址生成的一部分例如，用于使用2缩放索引基址位移的地址生成。0066位移因数字段762B注意，位移字段762A直接在位移因数字段762B上的并置指说明书CN104040487A7/21页10示使用一个或另一个其内容用作地址生成的一部分，它指定由存储器存取的大小N缩放的位移因数，其中N是存储器存取中的字节数量例如，用于使用2缩放索引基址缩放的位移的地址生成。忽略冗余的低阶位，并且因此位移因数字段的内容乘以存储器操作数总大小N以生成在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段774稍候在本文中描述和数据操纵字段754C确定。位移字。
35、段762A和位移因数字段762B在它们不用于无存储器存取705的指令模板和/或不同的实施例可实现两者中的仅一个或均未实现的意义上是任选的。0067数据元素宽度字段764其内容区分使用多个数据元素宽度中的哪一个在一些实施例中用于所有指令，在其他实施例中只用于一些指令。该字段在如果支持仅一个数据元素宽度和/或使用操作码的某一方面支持数据元素宽度则不需要的意义上是任选的。0068写掩码字段770其内容在每一数据元素位置的基础上控制目的地矢量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并写掩码，而B类指令模板支持合并写掩码和归零写掩码两者。当合并的矢量掩码允许在执行任何操。
36、作由基础操作和扩充操作指定期间保护目的地中的任何元素集免于更新时，在另一实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零矢量掩码允许在执行任何操作由基础操作和扩充操作指定期间使目的地中的任何元素集归零时，在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制执行的操作的矢量长度的能力即，从第一个到最后一个要修改的元素的跨度，然而，修改的元素连续是不必要的。由此，写掩码字段770允许部分矢量操作，包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段770的内容选择大量写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器并且由此写掩码字段770的内。
37、容间接地标识要执行的那个掩码的本发明的实施例，但是替换实施例相反或另外允许掩码写字段770的内容直接地指定要执行的掩码。0069立即数字段772其内容允许对立即数的规范。该字段在实现不支持立即数的通用矢量友好格式中不存在且在不使用立即数的指令中不存在的意义上是任选的。0070类字段768其内容在指令的不同的类之间进行区分。参考图7AB，该字段的内容在A类和B类指令之间进行选择。在图7AB中，圆角方形用于指示专用值存在于字段中例如，在图7AB中分别用于类字段768的A类768A和B类768B。0071A类指令模板0072在A类非存储器存取705的指令模板的情况下，字段752被解释为其内容区分要执。
38、行不同扩充操作类型中的哪一种例如，针对无存储器存取的舍入型操作710和无存储器存取的数据变换型操作715的指令模板分别指定舍入752A1和数据变换752A2的RS字段752A，而字段754区分要执行指定类型的操作中的哪一种。在无存储器存取705指令模板中，缩放字段760、位移字段762A以及位移缩放字段762B不存在。0073无存储器存取的指令模板全部舍入控制型操作0074在无存储器存取的全部舍入控制型操作710的指令模板中，字段754被解释为其内容提供静态舍入的舍入控制字段754A。尽管在本发明的所述实施例中舍入控制字段754A包括抑制所有浮点异常SAE字段756和舍入操作控制字段758，但。
39、是替换实施例可支持、可将这些概念两者都编码成相同的字段或者只有这些概念/字段中的一个或另一个说明书CN104040487A108/21页11例如，可只有舍入操作控制字段758。0075SAE字段756其内容区分是否停用异常事件报告；当SAE字段756的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。0076舍入操作控制字段758其内容区分执行一组舍入操作中的哪一个例如，向上舍入、向下舍入、向零舍入、以及就近舍入。由此，舍入操作控制字段758允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字。
40、段750的内容覆盖该寄存器值。0077无存储器存取的指令模板数据变换型操作0078在无存储器存取的数据变换型操作715的指令模板中，字段754被解释为数据变换字段754B，其内容区分要执行多个数据变换中的哪一个例如，无数据变换、拌和、广播。0079在A类存储器存取720的指令模板的情况下，字段752被解释为驱逐提示字段752B，其内容区分要使用驱逐提示中的哪一个在图7A中，为存储器存取时间725指令模板和存储器存取非时间730的指令模板分别指定时间752B1和非时间752B2，而字段754被解释为数据操纵字段754C，其内容区分要执行多个数据操纵操作也称为基元PRIMITIVE中的哪一个例如，。
41、无操纵、广播、源的向上转换、以及目的地的向下转换。存储器存取720的指令模板包括缩放字段760、以及任选的位移字段762A或位移缩放字段762B。0080矢量存储器指令使用转换支持来执行来自存储器的矢量负载并将矢量存储到存储器。如同有规律的矢量指令，矢量存储器指令以数据元素式的方式与存储器来回传输数据，其中实际传输的元素由选为写掩码的矢量掩码的内容阐述。0081存储器存取的指令模板时间0082时间数据是可能很快地重新使用足以从高速缓存受益的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。0083存储器存取的指令模板非时间0084非时间数据是不可能很快地重新使用足以从。
42、第一级高速缓存中的高速缓存受益且应当给予驱逐优先级的数据。然而，这是提示且不同的处理器可以不同的方式实现它，包括完全忽略该提示。0085B类指令模板0086在B类指令模板的情况下，字段752被解释为写掩码控制Z字段752C，其内容区分由写掩码字段770控制的写掩码应当是合并还是归零。0087在B类非存储器存取705的指令模板的情况下，字段754的一部分被解释为RL字段757A，其内容区分要执行不同扩充操作类型中的哪一种例如，针对无存储器存取的写掩码控制部分舍入控制类型操作712的指令模板和无存储器存取的写掩码控制VSIZE型操作717的指令模板分别指定舍入757A1和矢量长度VSIZE757A。
43、2，而字段754的其余部分区分要执行指定类型的操作中的哪一种。在无存储器存取705指令模板中，缩放字段760、位移字段762A以及位移缩放字段762B不存在。0088在无存储器存取的写掩码控制的部分舍入控制型操作710的指令模板中，字段754的其余部分被解释为舍入操作字段759A，并且停用异常事件报告给定指令不报告任说明书CN104040487A119/21页12何种类的浮点异常标志且不唤起任何浮点异常处理程序。0089舍入操作控制字段759A只作为舍入操作控制字段758，其内容区分执行一组舍入操作中的哪一个例如，向上舍入、向下舍入、向零舍入、以及就近舍入。由此，舍入操作控制字段759A允许在。
44、每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段750的内容覆盖该寄存器值。0090在无存储器存取的写掩码控制VSIZE型操作717的指令模板中，字段754的其余部分被解释为矢量长度字段759B，其内容区分要执行多个数据矢量长度中的哪一个例如，128字节、256字节、或512字节。0091在B类存储器存取720的指令模板的情况下，字段754的一部分被解释为广播字段757B，其内容区分是否要执行广播型数据操纵操作，而字段754的其余部分被解释为矢量长度字段759B。存储器存取720的指令模板包括缩放字段760、以及任选的位移字段7。
45、62A或位移缩放字段762B。0092针对通用矢量友好指令格式700，示出完整操作码字段774，包括格式字段740、基础操作字段742以及数据元素宽度字段764。尽管示出了其中完整操作码字段774包括所有这些字段的一个实施例，但是完整操作码字段774包括在不支持所有这些字段的实施例中的少于所有的这些字段。完整操作码字段774提供操作码OPCODE。0093扩充操作字段750、数据元素宽度字段764以及写掩码字段770允许这些特征在每一指令的基础上以通用矢量友好指令格式指定。0094写掩码字段和数据元素宽度字段的组合创建各种类型的指令，其中这些指令允许基于不同的数据元素宽度应用该掩码。0095在。
46、A类和B类内找到的各种指令模板在不同的情形下是有益的。在本发明的一些实施例中，不同处理器或者处理器内的不同核可只有支持仅A类、仅B类、或者可支持两类。举例而言，期望用于通用计算的高性能通用无序核可只支持B类，期望主要用于图形和/或科学吞吐量计算的核可只支持A类，并且期望用于两者的核可支持两者当然，具有来自两类的模板和指令的一些混合的核，但是并非来自两类的所有模板和指令都在本发明的权限内。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的类。举例而言，在具有分离的图形和通用核的处理器中，图形核中的期望主要用于图形和/或科学计算的一个核可只支持A类，而通用核中的一个或多个可。
47、以是和期望用于通用计算的支持B类的无序执行和寄存器重命名的高性能通用核。没有分离的图形核的另一处理器可包括支持A类和B类两者的一个或多个通用有序或无序核。当然，在本发明的不同实施例中，来自一类的特征还可在其他类中实现。以高级语言撰写的程序可被输入例如，仅仅按时间编译或者统计编译到各种不同的可执行形式，包括1只有用于执行的目标处理器支持的类的指令的形式；或者2具有使用所有类的指令的不同组合而撰写的替换例程且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代码的形式。0096示例性专用矢量友好指令格式0097图8是示出根据本发明的实施例的示例性专用矢量友好指令格式的框图。图。
48、8示出在其指定位置、大小、解释和字段的次序、以及那些字段中的一些字段的值的意义上是专说明书CN104040487A1210/21页13用的专用矢量友好指令格式800。专用矢量友好指令格式800可用于扩展X86指令集，并且由此一些字段类似于在现有X86指令集及其扩展例如，AVX中使用的那些字段或与之相同。该格式保持与具有扩展的现有X86指令集的前缀编码字段、实操作码字节字段、MODR/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图8的字段映射到的来自图7的字段。0098应当理解，虽然出于说明的目的在通用矢量友好指令格式700的上下文中，本发明的实施例参考专用矢量友好指令格式800进。
49、行了描述，但是本发明不限于专用矢量友好指令格式800，声明的地方除外。例如，通用矢量友好指令格式700构想各种字段的各种可能的大小，而专用矢量友好指令格式800被示为具有专用大小的字段。作为具体示例，尽管在专用矢量友好指令格式800中数据元素宽度字段764被示为一位字段，但是本发明不限于此即，通用矢量友好指令格式700构想数据元素宽度字段764的其他大小。0099通用矢量友好指令格式700包括以下列出以在图8A中示出的顺序的如下字段。0100EVEX前缀字节03802以四字节形式进行编码。0101格式字段740EVEX字节0，位70第一字节EVEX字节0是格式字段740，并且它包含0X62在本发明的一个实施例中用于区分矢量友好指令格式的唯一值。0102第二第四字节EVEX字节13包括提供专用能力的大量位字段。0103REX字段805EVEX字节1，位75由EVEXR位字段EVEX字节1，位7R、EVEXX位字段EVEX字节1，位6X以及757BEX字节1，位5B组成。EVEXR、EVEXX和EVEXB位字段提供与对应VEX位字段相同的功能，并且使用1补码的形式进行编码，即ZMM0被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄。