具有一冗余设计的数据传输单元的数据处理电路装置.pdf

本发明提供一电路装置，其具有：一电路核心模块(100)；一用于对所述电路核心模块(100)进行驱动和寻址的控制处理单元；及一用于在所述电路核心模块(100)与至少一外部电路模块(110)之间传递数据的数据传输单元(103a)；配备至少一另外的数据传输单元(103b－103n)，其对于所述数据处理单元(103a)而言呈冗余设计。一数据流借助于一第一转换单元(201)在电路核心模块(100)与多重冗余设计的数据传输单元(103a－103n)之间转换，并且一数据流借助于一第二转换单元(202)在多重冗余设计的数据传输单元(103a－103n)与至少一外部电路模块(110)之间转换。

1.  一种数据处理电路装置，其具有：
a)一电路核心模块(100)；
b)一控制处理单元(102)，用于对于所述电路核心模块(100)进行驱动和寻址；及
c)一数据传输单元(103a)，用于在所述电路核心模块(100)与至少一外部电路模块(110)之间传输，
所述数据处理电路装置的特征是
所述电路装置进一步具有：
d)至少一额外的数据传输单元(103b-103n)，其对于所述数据传输单元(103a)而言呈冗余设计；
e)一第一转换单元(201)，用于在所述电路核心模块(100)与所述多重冗余设计的数据传输单元(103a-103n)之间转换一数据流；及
f)一第二转换单元(202)，用于在所述多重冗余设计的数据传输单元(103a-103n)与所述至少一外部电路模块(110)之间转换一数据流。

2.  根据权利要求1所述的装置，
其特征是：
所述电路核心模块(100)具有至少一存储器单元(101a-101k)。

3.  根据权利要求1所述的装置，
其特征是：
每一所述冗余设计的数据传输单元(103a-103n)各具有一数据处理单元(104a-104n)，该数据处理单元用于处理数据并将数据流转送至并转送出所述电路核心模块(100)。

4.  根据权利要求1所述的装置，
其特征是：
第一所述冗余设计的数据传输单元(103a-103n)各具有一数据接口单元(105a-105n)，该数据接口单元用于将所述电路核心模块(100)耦联至所述至少一外部电路模块(110)上。

5.  根据权利要求1所述的装置，
其特征是：
借助于一第一试验模式信号(203)，可对用于在所述电路核心模块(100)与所述多重冗余设计的数据传输单元(103a-103n)之间转换一数据流的所述第一转换单元(201)进行转换。

6.  根据权利要求1所述的装置，
其特征是：
借助于一第二试验模式信号(204)，可对用于在所述多重冗余设计的数据传输单元(103a-103n)与所述至少一外部电路模块(110)之间转换一数据流的所述第二转换单元(202)进行转换。

7.  一种用于将一电路核心模块(100)连接到至少一外部电路模块(110)的方法，其具有以下步骤：
a)提供一控制器处理单元(102)；
b)借助于所述控制处理单元(102)通过一条控制总线(106)提供的控制数据(107)驱动所述电路核心模块(100)；
c)借助于所述控制处理单元(102)通过一条地址总线提供的寻址数据(107)对所述电路核心模块(100)进行寻址；及
d)借助于一数据传输单元(103a)在所述电路核心模块(100)与所述至少一外部电路模块(110)之间传输数据，
本方法的特征是：
配备至少一另外的数据传输单元(103b-103n)，该单元对于所述数据传输单元(103a)而言呈一冗余设计，一数据流借助于一第一转换单元(201)在所述电路核心模块(100)与所述多重冗余设计的数据传输单元(103a-103n)之间转换；一数据流借助于一第二转换单元(202)在所述多重冗余设计的数据转换单元(103a-103n)与所述至少一外部电路模块(110)之间转换。

8.  根据权利要求7所述的方法，其特征是：
借助于每一所述冗余设计的数据传输单元(103a-103n)内设置的一数据处理单元(104a-104n)对数据进行处理，并将数据转送进及转送出所述电路核心模块(100)。

9.  根据权利要求7所述的方法，
其特征是：    
所述电路核心模块(100)借助于每一所述冗余设计的数据传输单元(103a-103n)内设置的一数据接口单元(105a-105n)耦联至所述至少一外部电路模块(110)。

10.  根据权利要求7所述的方法，
其特征是：
借助于一第一试验模式信号(203)，可对用于在所述电路核心模块(100)与所述多重冗余设计的数据传输单元(103a-103n)之间转换一数据流的所述第一转换单元(201)进行转换。

11.  根据权利要求7所述的方法，
其特征是：
借助于一第二试验模式信号(204)，可对用于在所述多重冗余设计的数据单元(103a-103n)与所述至少一外部电路模块(110)之间转换数据流的所述第二转换单元(202)进行转换。

12.  根据权利要求11所述的方法，
其特征是：
按照一最大的数据处理速度选择所述至少一另外的冗余设计的数据传输单元(103b-103n)。

13.  根据权利要求11所述的方法，
其特征是：
在所述电路核心模导体(100)的试验期间，以一种依赖于一试验模式的方式选择所述至少一另外的冗余设计的数据传输单元(103b-103n)。

具有一冗余设计的数据传输单元的数据处理电路装置
技术领域
本发明涉及若干可进行诸如数据存储等数据处理的电路装置，及若干用于在一电路核心模块与一外部电路模块之间传输已处理及/或已存储数据的方法。
本发明特别涉及一种数据处理电路装置，其具有：一电路核心模块；一用于对所述电路核心模块进行驱动和寻址的控制处理单元；及一用于在所述电路核心模块与至少一外部电路模块之间传输数据的数据传输单元。
背景技术
图2显示一传统的数据处理电路装置，其中，一电路核心模块(核心)通过一数据处理单元(DP)及一数据接口单元(DI)连接至至少一外部电路模块上。
电路核心模块接收控制信号，用于控制(例如)电路核心模块中的数据存储和/或电路核心模块中的数据读出。电路核心模块另外还配置有地址信号，用于对存储在电路核心模块中的数据及/或自由路核心模块中读出的数据进行寻址。
虽然电路核心模块在处理数据时具有极高的平行度，但当向一外部电路模块传输数据时(未图示)，对于数据处理模块DP和/或数据接口模块DI的平行度会降低。在此情况下，各单独模块中不同的处理速度对电路核心模块与外部电路模块之间的数据传输速度或数据互换速度会产生相当大的影响。
电路核心模块，例如，半导体电路(芯片)，是以传统的方式制造并赋予不同的速度等级。电路核心模块包括，例如，存储器单元，较佳为DRAMs(动态随机访问存储器)。
当处理数据时，电路核心模块所达到的速度越高，整个电路装置的固定价格就越高。在此情况下，速度等级分类的决定性因素是最大适用时钟频率的量值(在此频率下，电路核心模块仍可工作)。
当确定一最大时钟频率时，数据处理模决DP和/或数据接口模块DI起决定作用比电路核心模块起决定作用更为不利。
当制造包含诸如存储器等的电路装置时，不注意不同的速度等级是不明智的。所制造的电路装置只有在随后在一试验装置中采用试验方法进行试验期间才被赋予相应的速度等级，由此分别获得最高的零售价。
为解决此问题，人们建议首先制造包括电路核心模块COR、数据处理模块DP及数据接口模块DI的电路装置，然后，根据不同的速度要求对其进行试验，最后赋予已试验的电路装置相应的最高速度等级。此传统方法所具有的明显缺点是复杂并因此造价昂贵。
而且，当例如数据处理模块和/或数据接口模块有缺陷时，传统的电路装置不能使用。在此情况下，整个电路装置必须被鉴定为有缺陷，而不能在任一速度等级中使用。
如果不能将传统电路装置设置为不同的频率(尤其是高频率)以便获得一高零售价格，则此种情况是不利的。
发明内容
因此，本发明的一个目的是提供一种数据处理电路装置，及一种用于将一电路核心模块连接至至少一外部电路模块的方法，藉此可以最佳地利用电路核心模块的运行速度。
借助于一具有权利要求1中所述特征的电路装置即可实现本发明的上述目的。
借助于权利要求7中规定的方法可进一步实现上述目的。
本发明的其他改进方案阐述于从属权利要求项中。
本发明的其他改进方案阐述于从属权利要求项中。
本发明的一实质性概念涉及以多重冗余设计方式设计电路装置的速度关键组件，以便在试验电路装置时，可选择具有最高速度的冗余组件。
虽然电路核心模块在处理数据时具有极高的平行度并因此而具有高运行速度，但连接在电路核心模块与外部电路装置之间的数据处理模块和/或数据接口模块却可以一种依赖于生产的方式以不同的运行速度运行，此运行速度可能大大低于电路核心模块的运行速度。
因此本发明的要点在于以多重冗余设计的方式设计数据处理模块和数据接口模块(与所述核心模块相比较，此设计更具有成本效益)，以便为了提供更高质量的整体电路装置，可分别选择最快的数据处理模块和/或数据接口模块。
在此情况下，数据处理模块或数据处理单元和数据接口模块或数据接口单元均合在一多重冗余设计的数据传输单元中。本发明利用了下述事实：以多重冗余设计的方式设计此型数据传输单元所增加的成本低于为提高整体零售价所发生的成本，而整体零售价是在通过适当选择一数据传输单元能够将后者归类于一较高速度等级的情况下所获得的整体电路装置的价格。
因此，本发明一实质性优点是可选择相应的最高速度等级。本发明的另一优点是，在制造整体电路装置以后，可通过选择一另外的冗余数据传输单元代替有缺陷的数据传输单元来矫正数据传输单元地故障。
本发明的数据处理电路装置基本上具有：
a)一电路核心模块；
b)一用于对所述电路核心模块进行驱动和寻址的控制处理单元；及
c)一用于在所述电路核心模块与至少一外部电路模块之间传输数据的数据传输单元。
所述电路装置进一步具有：至少一另外的数据传输单元，其对于所述数据传输单元而言是冗余设计；一第一转换单元，用于在所述电路核心模块与所述多重冗余设计的数据传输单元之间转换数据流；一第二转换单元，用于在所述多重冗余设计的数据传输单元与至少一外部电路模块之间转换数据流。
此外，本发明用于将一电路核心模块连接至至少一外部电路模块的方法基本上具有以下步骤：
a)提供一控制器处理单元；
b)借助于由控制处理单元通过一条控制总线提供的控制数据来驱动所述电路核心模块；
c)借助于由控制处理单元通过一条地址总线提供的寻址数据对所述电路核心模块进行寻址；及
d)借助于一数据传输单元在电路核心模块与至少一外部电路模块之间传输数据。
配备至少一另外的数据传输单元，其对于所述数据传输单元而言是一冗余设计；一数据流借助于一第一转换单元在所述电路核心模块与所述多重冗余设计的数据传输单元之间转换；一数据流借助于一第二转换单元在所述多重冗余设计的数据转换单元与所述至少一外部电路模块之间转换。
在从属权利要求项中可找到本发明标的物的有利改进和改良。
根据本发明的一较佳改进，所述电路核心模块具有至少一存储器单元。所述至少一存储器单元较佳为DRAM存储器形式(动态随机访问存储器)。
根据本发明的另一较佳改进，每一所述冗余设计的数据传输单元都具有一数据处理单元，用于处理数据并将数据转送至及转送出所述电路核心模决。
根据本发明的另一较佳改进，每一冗余设计的数据传输单元具有一数据接口单元，用于将所述电路核心模块耦连至所述至少一外部电路模块。
根据本发明的再一较佳改进，可借助一第一试验模式信号对用于在所述电路核心模块与所述多重冗余设计的数据传输单元之间转换数据流的所述第一转换单元进行转换。该试验模式信号较佳以一种依赖于整体电路装置速度范围的方式提供，所述速度范围在所述电路装置的试验期间确定。
根据本发明的又一较佳改进，可借助一第二试验模式信号对用于在所述多重冗余设计的数据传输单元与所述至少一外部电路模块之间转换数据流的所述第二转换单元进行转换。如同第一试验模式信号，第二试验模式信号较佳在整体电路装置试验期间采用一试验模式提供。所述试验模式信号以一种取决于整体电路装置特定最大速度等级的方式提供为佳。
根据本发明的另一较佳改进，根据一最大数据处理速度选择相对于一第一数据传输单元是冗余设计的所述至少一个另外的数据传输单元。
根据本发明的另一较佳改进，在电路核心模块的试验期间，以一种依赖于一试验模式的方式选择相对于第一数据传输单元是冗余设计的所述至少一个另外的数据传输单元。
下文说明将对本发明的实例性实施例进行更详细地阐释并在附图中予以举例说明，其中：
图1显示一根据本发明一较佳实施性实施例具有多重冗余设计的数据传输单元的数据处理电路装置的方块图；及
图2显示一传统的数据处理电路装置。
附图中，相同的参考符号代表相同的或功能相同的组件或步骤。
图1中所示根据本发明的一较佳实例性实施例的方块图显示一电路核心模块100，该电路核心模块100连接到至少一外部电路模块110。图1中显示的双箭头表示数据总线或数据传输通道，通过这些总线和通道，可在电路核心模块100与外部电路模块110之间互换数据和数据流。
如图1所示，数据互换所需的数据传输单元103a是多重设计，也就是说，需设置n个额外的冗余数据传输单元103b-103n。
应指出，在所述电路核心模块100与所述至少一外部电路模块110之间进行数据互换仅需要一个数据传输单元103a-103n。根据本发明，在整体电路核心装置中，设置有n个数据传输单元103a-103n，因为在生产过程中的工艺条件不同，所述数据传输单元具有不同的数据处理速度。应指出，电路核心模块100也可具有不同的数据处理速度，但由于成本的原因，不能设置成多重冗余形式。
更有利的是：所述电路核心模块100在处理数据时具有极高的平行度，由此可在电路核心模块100中始终提供整体电路装置的最大数据处理速度。如图1的较佳实例性实施例中所示，所述电路核心模块100具有，举例来说，多个存储器单元101a-101k。
控制器处理单元102通过一条控制总线106向所述电路核心模块100中提供控制数据107，并通过一条地址总线108向所述电路核心模块100中提供寻址数据109。因此，可对布置在电路核心模块100中的存储器单元101a-101k进行寻址，并可通过控制处理单元102将数据存储进存储器单元101a-101k及从存储器单元101a-101k中读出。
应指出，在本发明的数据处理电路装置运行期间，仅启动并使用其中一个数据传输单元103a-103n。在整体电路装置制造完毕后，首先对其功能进行试验，并同时在此试验中确定其速度等级。在此情况下，可以以一依赖所提供的试验模式信号(在此示例中，该等信号是第一试验模式信号203及第二试验模式信号204)的方式及依赖一数据传输单元103a-103n(其布置于电路核心模块100与至少一外部电路核心模块110之间)的方式来决定整个电路布置的数据处理速度。也就是说，可试验不同的数据传输单元103a-103n，并为整体数据处理电路装置随后的运行提供一具有最大数据处理速度和/或数据传输速度的数据传输单元。
为此目的，也就是说，为了实现不同的数据传输单元103a-103n之间数据转换，在所述电路核心模块100与所述数据传输单元103a-103n之间设置一第一转换单元201，并在所述数据传输单元103a-103n与所述至少一外部电路模块110之间设置一第二转换单元202。
相应的转换单元201、202以一种依赖一试验模式信号的方式进行转换和驱动，所述试验模式信号在一试验系统中规定。在此情况下，一数据流可借助于第一转换单元201在所述电路核心模块100与所述多重冗余设计的数据传输单元103a-103n之间进行转换；而一数据流借助于第二转换单元202在所述多重冗余设计的数据传输单元103a-103n与所述至少一外部电路装置模块110之间进行转换。
根据本发明，每一所述多重冗余设计的数据传输单元103a-103n各具有一数据处理单元104a-104n及/或一数据接口单元105a-105n。虽然电路核心模块100的基本功能是提供数据的存储和寻址，但数据传输单元103a-103n的处理单元104a-104n的基本功能是为正在使用的数据协议提供或转换数据。数据传输单元103a-103n的数据接口单元105a-105n的功能是向至少一外部电路模块110发送数据并从至少一外部电路模块110中接收数据。因此，所选择的数据传输单元103a-103n的相应数据接口单元105a-105n代表通往外部世界的接口。
虽然可借助第一试验模式信号及第二试验模式信号203、204对转换单元201及202进行组态，但为了保持一条数据链路，必须确保相应地启动其中一个数据传输单元103a-103n。在随后整体电路装置的使用期间，要选择并硬线连接其中确定为最高速度等级的数据传输单元103a-103n。
关于图2所示传统的数据处理电路装置，参考本说明书的介绍。
虽然上文参考较佳实例性实施例对本发明进行了描述，但本发明并不限于此等实施例，而是可以对其进行多种修改。
本发明也不限于文中所提到的可能的应用。
图中，相同的参考符号代表相同的或功能相同的组成部分或步骤
100        电路核心模块
101a-101k  存储器单元
102        控制处理单元
103a-103n  数据传输单元
104a-104n  数据处理单元
105a-105n  数据接口单元
106        控制总线
107        控制数据
108        地址总线
109        寻址数据
110        外部电路模块
201        第一转换单元
202        第二转换单元
203        第一试验模式信号
204        第二试验模式信号