《宽带移频器.pdf》由会员分享，可在线阅读，更多相关《宽带移频器.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103378909 A (43)申请公布日 2013.10.30 CN 103378909 A *CN103378909A* (21)申请号 201210117856.8 (22)申请日 2012.04.21 H04B 10/29(2013.01) (71)申请人 徐世铭 地址 110180 辽宁省沈阳市浑南新区三义街 48 号 ( 沈阳东基工业集团有限公司 ) (72)发明人 徐世铭 王红杰 杨文斌 (54) 发明名称 宽带移频器 (57) 摘要 宽带移频器属于通信设备领域， 尤其涉及一 种宽带移频器。 本发明目的在于提供一种将上、 下 行链路的信号频率进行转化的宽。
2、带移频器。本发 明结构特点是， 包括远端模块和近端模块 ； 所述 远端模块与近端模块通过射频信号相互通信 ； 所 述远端模块包括上行链路、 下行链路、 电源电 路和控制电路 ； 所述上行链路将输入的射 频信号转化为中频信号后输出 ； 所述下行链路 将输入的中频信号转化为射频信号后输出 ； 所述 近端模块包括上行链路、 下行链路、 电源电路 和控制电路 ； 所述上行链路将输入的中频 信号转化为射频信号后输出 ； 所述下行链路将 输入的射频信号转化为中频信号后输出。 (51)Int.Cl. 权利要求书 1 页 说明书 3 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请。
3、 权利要求书1页 说明书3页 附图2页 (10)申请公布号 CN 103378909 A CN 103378909 A *CN103378909A* 1/1 页 2 1. 宽带移频器， 其特征在于包括远端模块和近端模块 ； 所述远端模块与近端模块通过 射频信号相互通信， 所述远端模块包括上行链路、 下行链路、 电源电路和控制电路 ； 所述电源电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电路端口分别与上行链路端口和下行链路端口连接 ； 所述上行链路将输 入的射频信号转化为中频信号后输出 ； 所述下行链路将输入的中频信号转化为射频信号 后输出 ； 所述近端模块包括上行。
4、链路、 下行链路、 电源电路和控制电路 ； 所述电源 电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电 路端口分别与上行链路端口和下行链路端口连接 ； 所述上行链路将输入的中频信 号转化为射频信号后输出 ； 所述下行链路将输入的射频信号转化为中频信号后输出。 2. 根据权利要求 1 所述宽带移频器， 其特征在于所述上行链路中介质滤波器、 ALC 电路、 混频器、 LC 中频滤波器、 中频放大器依次连接 ； 上行 PLL 电路、 上行 VCO 电 路、 混频器依次连接 ； 所述下行链路中下行 ALC 电路、 中频晶体滤波器、 中频增益 补偿放大器、 下行混频器、 下行。
5、介质滤波器、 射频放大器依次连接 ； 下行 PLL 电路 、 下行 VCO 电路、 下行混频器依次连接。 3. 根据权利要求 1 所述宽带移频器， 其特征在于所述下行链路中介质滤波器、 ALC 电路、 混频器、 LC 中频滤波器、 中频放大器依次连接 ； 上行 PLL 电路、 下行 VCO 电 路、 混频器依次连接 ； 所述上行链路中上行 ALC 电路、 中频晶体滤波器、 中频增 益补偿放大器、 上行混频器、 上行介质滤波器、 射频放大器依次连接 ； 上行 PLL 电 路、 上行 VCO 电路、 下行混频器依次连接。 4.根据权利要求2或3所述宽带移频器， 其特征在于所述上行PLL电路、 上行。
6、PLL电 路、 上行 PLL 电路、 上行 PLL 电路中的锁相环采用 ADF4118， ADF4118 频带宽， 方便扩 展为其他制式的模块。 5. 根据权利要求 1 所述宽带移频器， 其特征在于所述远端模块还包括失锁控制电路 ， 所述锁控制电路中大电流开关管由下行 PLL 电路中锁相环控制 ； 大电流开关 管控制射频放大器的供电。 6. 根据权利要求 1 所述宽带移频器， 其特征在于所述近端模块还包括失锁控制电路 ， 所述失锁控制电路中大电流开关管由上行 PLL 电路中锁相环控制 ； 大电流开 关管控制射频放大器的供电。 权 利 要 求 书 CN 103378909 A 2 1/3 页 3。
7、 宽带移频器 技术领域 0001 本发明属于通信设备领域， 尤其涉及一种宽带移频器。 背景技术 0002 由于模拟光纤选频直放站每一个信道需要一路选频器， 成本高， 体积大， 功耗大， 所以在当今通信设备的低成本， 体积小， 低功耗的需求下， 数字光纤选频直放站应运而生， 但是数字处理部分受 A/D 和 D/A 芯片的限制， 必须把射频转化中频， 进行数字处理， 所以需 要移频器去完成整个上、 下行链路的频率转化的过程。 发明内容 0003 本发明目的在于提供一种将上、 下行链路的信号频率进行转化的宽带移频器。 0004 为实现上述目的， 本发明采用如下技术方案， 本发明结构特点是， 包括远端。
8、模块和 近端模块 ； 所述远端模块与近端模块通过射频信号相互通信。 0005 所述远端模块包括上行链路、 下行链路、 电源电路和控制电路 ； 所述电源 电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电 路端口分别与上行链路端口和下行链路端口连接 ； 所述上行链路将输入的射频信 号转化为中频信号后输出 ； 所述下行链路将输入的中频信号转化为射频信号后输出。 0006 所述近端模块包括上行链路、 下行链路、 电源电路和控制电路 ； 所述电源 电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电 路端口分别与上行链路端口和下行链路端口连接 ； 所述。
9、上行链路将输入的中频信 号转化为射频信号后输出 ； 所述下行链路将输入的射频信号转化为中频信号后输出。 0007 作为一种优选方案， 本发明所述上行链路中介质滤波器、 ALC 电路、 混频器 、 LC 中频滤波器、 中频放大器依次连接 ； 上行 PLL 电路、 上行 VCO 电路、 混频器 依次连接 ； 所述下行链路中下行 ALC 电路、 中频晶体滤波器、 中频增益补偿放大器、 下行混频器、 下行介质滤波器、 射频放大器依次连接 ； 下行PLL电路、 下行VCO电路 、 下行混频器依次连接。 0008 作为另一种优选方案， 本发明所述下行链路中介质滤波器、 ALC 电路、 混频 器、 LC 中。
10、频滤波器、 中频放大器依次连接 ； 上行 PLL 电路、 下行 VCO 电路、 混频器 依次连接 ； 所述上行链路中上行 ALC 电路、 中频晶体滤波器、 中频增益补偿放大器 、 上行混频器、 上行介质滤波器、 射频放大器依次连接 ； 上行 PLL 电路、 上行 VCO 电路、 下行混频器依次连接。 0009 另外， 本发明所述上行 PLL 电路、 上行 PLL 电路、 上行 PLL 电路、 上行 PLL 电 路中的锁相环采用 ADF4118， ADF4118 频带宽， 方便扩展为其他制式的模块。 0010 其次， 本发明还包括失锁控制电路， 所述锁控制电路中大电流开关管由下 行 PLL 电路。
11、中锁相环控制 ； 大电流开关管控制射频放大器的供电。 0011 进一步地， 本发明还包括失锁控制电路， 所述失锁控制电路中大电流开关管 说 明 书 CN 103378909 A 3 2/3 页 4 由上行 PLL 电路中锁相环控制 ； 大电流开关管控制射频放大器的供电。 0012 本发明有益效果。 0013 本发明完成整个上、 下行链路的频率转化， 将射频转化为中频， 从而通过 A/D 和 D/A 芯片进行数字处理， 是数字光纤选频直放站中不可或缺的一步 ； 而数字光纤选频直放 站的使用使得通信设备的成本更低， 体积更小， 功耗更低。 附图说明 0014 下面结合附图和具体实方式对本发明做进一。
12、步说明。 0015 图 1 为本发明近端模块原理框图。 0016 图 2 为本发明远端模块原理框图。 0017 图 3 为本发明失锁控制电路原理框图。 具体实施方式 0018 如图所示， 本发明包括远端模块和近端模块 ； 所述远端模块与近端模块通过射频 信号相互通信。 0019 所述远端模块包括上行链路、 下行链路、 电源电路和控制电路 ； 所述电源 电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电 路端口分别与上行链路端口和下行链路端口连接 ； 所述上行链路将输入的射频信 号转化为中频信号后输出 ； 所述下行链路将输入的中频信号转化为射频信号后输出。 0020 所。
13、述近端模块包括上行链路、 下行链路、 电源电路和控制电路 ； 所述电源 电路端口分别与控制电路端口、 上行链路端口和下行链路端口连接 ； 所述控制电 路端口分别与上行链路端口和下行链路端口连接 ； 所述上行链路将输入的中频信 号转化为射频信号后输出 ； 所述下行链路将输入的射频信号转化为中频信号后输出。 0021 所述上行链路中介质滤波器、 ALC 电路、 混频器、 LC 中频滤波器、 中频 放大器依次连接 ； 上行 PLL 电路、 上行 VCO 电路、 混频器依次连接 ； 所述下行链路 中下行 ALC 电路、 中频晶体滤波器、 中频增益补偿放大器、 下行混频器、 下行介质 滤波器、 射频放大。
14、器依次连接 ； 下行PLL电路、 下行VCO电路、 下行混频器依次连 接。 0022 所述下行链路中介质滤波器、 ALC 电路、 混频器、 LC 中频滤波器、 中频 放大器依次连接 ； 上行 PLL 电路、 下行 VCO 电路、 混频器依次连接 ； 所述上行链路 中上行 ALC 电路、 中频晶体滤波器、 中频增益补偿放大器、 上行混频器、 上行介 质滤波器、 射频放大器依次连接 ； 上行PLL电路、 上行VCO电路、 下行混频器依次 连接。 0023 所述上行 PLL 电路、 上行 PLL 电路、 上行 PLL 电路、 上行 PLL 电路中的锁 相环采用 ADF4118， ADF4118 频带。
15、宽， 方便扩展为其他制式的模块。 0024 本发明还包括失锁控制电路， 所述锁控制电路中大电流开关管由下行 PLL 电路中锁相环控制 ； 大电流开关管控制射频放大器的供电。 0025 本发明还包括失锁控制电路， 所述失锁控制电路中大电流开关管由上行 PLL 电路中锁相环控制 ； 大电流开关管控制射频放大器的供电。 说 明 书 CN 103378909 A 4 3/3 页 5 0026 本发明射频放大和中频放大均采用 Gain Block AG102 ， 中频滤波采用中频声表， LC 滤波器 ； 射频滤波采用介质滤波器， 混频器采用 CMY210。 0027 本发明混频部分。 0028 由于用在。
16、 GSM 系统中， 上行频率范围为 885MHz 909MHz， 下行频率范围为 930MHz954MHz。 并且需要处理的中频频率是128MHz152MHz， 根据混频器的原理， 则需 要本振信号 （即锁相环锁定的信号为 ： 上行 757MHz， 下行 802MHz） 。 0029 原理如下 ： FI= 其中 FC 为输入信号， FL 为本振信号， FI 为输出信号。由于混频 器是非线性器件， 所以会产生镜像干扰， 这些组合频率的关系为 FI=， 所以需要带通滤波器 滤除这些镜像频率。 0030 本发明频率合成部分。 0031 本振信号是由锁相环技术实现的， 频率合成主要的指标就是相位误差和。
17、频率稳定 度。相位噪声主要是由以下三项决定 ： 信源的相位噪声， PLL 的相位噪声， VCO 的相位噪声， 环路滤波器的相位噪声， 其中环路滤波器的相位噪声贡献较大， 其次是PLL和VCO的自身相 位噪声。减少相位噪声主要是对环路滤波器的优化， 以及对 PLL 和 VCO 的选择。 0032 本发明锁相环选择。 0033 为了以后可扩展为其他制式的模块， 选择频带较宽的 ADF4118， 并且它的归一化相 位噪声在 10K 为 -90dBc/Hz。 0034 本发明环路滤波器设计和 VCO 的选择 ： 由于基准源的频率为 20.48MHz， 所以鉴相 频率选择为40KHz， 这样才能满足频率。
18、输出准确， 没有误差。 根据经验， 环路滤波器的带宽至 少为鉴相频率的 1/10, 所以选择 1K 的环路带宽， 由于相位噪声在环路通带内主要是 IC 来 决定， 即 ADF4118， 带宽外是由 VCO 决定， 所以要求 VCO 制造商提供 1KHz 相噪 -80 dBc/Hz， 10K 相噪 -110 dBc/Hz 的 VCO， 这样就能保证整体的相位噪声， 达到设计目的。 0035 本发明失锁控制 ： 由于在锁相环锁定之前， 存在由于捕捉频率而有段时间， 在这 段时间里， 锁相环的频率是不固定的， 可能存在于 GSM 24M 带宽范围之外， 引起双工器全反 射， 容易使功放自激。所以必须存在在失锁的状态下， 对输入信号不进行放大， 当锁定时再 对射频进行放大。从而本设计利用锁相环失锁告警来控制一个大电流开关管， 实现上述功 能。原理如下 ： 由于 ADF4118 可以产生数字信号来提示是否锁定， 状态为高电平锁定， 低电 平失锁， 所以利用这个电平去控制一个大电流的开关管， 来保证以上的设计。 说 明 书 CN 103378909 A 5 1/2 页 6 图 1 图 2 说 明 书 附 图 CN 103378909 A 6 2/2 页 7 图 3 说 明 书 附 图 CN 103378909 A 7 。