桥接装置、存储装置和记录介质.pdf

本发明涉及一种桥接装置、存储装置和记录介质。本发明一实施方式的桥接装置中，接收部从外部装置接收对数据储存装置的读出地址进行指定的第一传输信息。传输信息储存部对第一传输信息进行储存。第一处理部生成基于从传输信息储存部读出的第一传输信息、从数据储存装置的读出地址中指示读出数据的第一指令，将第一指令输出到第一控制器。数据缓冲器利用第一控制器对从储存装置的读出地址中读出的数据进行保存。第二处理部生成指示读出保存于数据缓冲器的数据的第二指令，将第二指令输出到所述第二控制器。

权利要求书
1.  一种桥接装置，对访问数据储存装置的第一控制器与第二控制器之间的数据传输进行桥接，该桥接装置的特征在于，具有：
接收部，该接收部从外部装置接收对所述数据储存装置的读出地址进行指定的第一传输信息；
传输信息储存部，该传输信息储存部对所述第一传输信息进行储存；
第一处理部，该第一处理部生成第一指令，并将所述第一指令输出到所述第一控制器，所述第一指令指示基于从所述传输信息储存部读出的第一传输信息，从所述数据储存装置的所述读出地址中读出数据；
数据缓冲器，该数据缓冲器对利用所述第一控制器从所述储存装置的所述读出地址中读出的数据进行保存；和
第二处理部，该第二处理部生成向所述第二控制器指示读出保存于所述数据缓冲器的数据的第二指令，并将所述第二指令输出到所述第二控制器。

2.  一种桥接装置，对访问数据储存装置的第一控制器与第二控制器之间的数据传输进行桥接，该桥接装置的特征在于，具有：
接收部，该接收部接收对所述数据储存装置的写入地址进行指定的第一传输信息；
传输信息储存部，该传输信息储存部对所述第一传输信息进行储存；
第一处理部，该第一处理部将第一指令输出到所述第二控制器，所述第一指令指示基于从所述传输信息储存部读出的所述第一传输信息，向数据缓冲器进行所述数据的写入；
接收从所述第二控制器输出的数据并保存的所述数据缓冲器；和
第二处理部，该所述第二处理部向所述第一控制器输出第二指令，所述第二指令指示将保存于所述数据缓冲器的数据写入所述数据储存装置的所述写入地址。

3.  如权利要求1所述的桥接装置，其特征在于，还具有：
输出部，该输出部根据来自所述第二控制器的读出要求，将保存于所述数据缓冲器的数据输出到所述第二控制器。

4.  如权利要求1所述的桥接装置，其特征在于，
所述接收部接收多个第一传输信息，
所述传输信息储存部，将所述多个第一传输信息赋予对应于接收次序的优先度并储存，
在所述储存部中，从优先度高的所述第一传输信息开始依次生成所述第一指令，并输出到所述第一控制器。

5.  如权利要求4所述的桥接装置，其特征在于，
所述多个第一传输信息，对在所述数据储存装置的储存区域中分散的区域的地址进行指定。

6.  如权利要求1所述的桥接装置，其特征在于，
所述第一传输信息进一步对所述数据缓冲器的写入地址进行指定，
所述数据缓冲器将由所述第一控制器读出的所述数据保存到所述写入地址中，
所述第二处理部生成指示从所述写入地址读出所述数据的所述第二指令。

7.  如权利要求1所述的桥接装置，其特征在于，
具有向所述外部装置通知的通知单元，
数据从DMA控制器被DMA传输，所述DMA控制器包含于所述第一控制器，
所述数据缓冲器从所述DMA控制器接收数据的过程中，在发生了预先设定的例外事项的情况下，在所述DMA传输完成之后，向所述外部装置通知所述例外事项的发生。

8.  如权利要求1所述的桥接装置，其特征在于，
还具有对多个第二控制器的各个控制工序进行储存的控制工序储存部，
所述第二处理部，根据所述多个第二控制器中所使用的第二控制器的控制工序，生成所述第二指令。

9.  如权利要求1所述的桥接装置，其特征在于，
还具有对多个第一控制器的各个控制工序进行储存的控制工序储存部，
所述第一处理部，根据所述多个第一控制器中所使用的第一控制器的控制工序，生成所述第一指令。

10.  如权利要求1所述的桥接装置，其特征在于，
并行进行从所述外部装置接收所述第一传输信息并将其存储到所述传输信息储存部中的处理、和从所述传输信息储存部中读出所述第一传输信息并生成所述第一指令的处理。

11.  如权利要求1所述的桥接装置，其特征在于，
具有N个所述数据缓冲器，N是2以上的整数，
所述接收部接收多个第一传输信息，
所述传输信息储存部对所述多个第一传输信息赋予对应于接收次序的优先度并储存，
在所述N个数据缓冲器之间预先设定顺序，
所述第一处理部，生成第一指令，并将所述第一指令发送到所述第一控制器，所述第三指令指示基于在所述传输信息储存部中优先度最高的N个第一传输信息，将读出的数据写入与所述N个第一传输信息之间的优先度顺序为相同顺序的数据缓冲器中，
所述N个数据缓冲器分别保存从所述第一控制器被分开的数据，
所述第二处理部分别生成指示对写入所述N个数据缓冲器的数据进行读出的第二指令，并将所述第二指令发送到所述第二控制器，对从所述N个数据缓冲器分别读出的数据赋予表示所述N个数据缓冲器之间各自顺序的识别信息，并输出到所述第二控制器。

12.  如权利要求2所述的桥接装置，其特征在于，
所述第一传输信息进一步对所述数据缓冲器的写入地址进行指定，
所述第一处理部生成所述第一指令，所述第一指令指示将所述数据写入所述数据缓冲器的所述写入地址，
所述第二处理部生成所述第二指令，所述第二指令指示从所述数据缓冲器的所述写入地址中读出数据。

13.  如权利要求2所述的桥接装置，其特征在于，
具有向所述外部装置通知的通知单元，
数据从DMA控制器被DMA传输，所述DMA控制器包含于所述第二控制器，
所述数据缓冲器从所述DMA控制器接收数据的过程中，在发生了预先设定的例外事项 的情况下，在所述DMA传输完成之后，向所述外部装置通知所述例外事项的发生。

14.  如权利要求13所述的桥接装置，其特征在于，
还具有数据包处理部，
从所述DMA控制器被传输的数据通过数据包被输送，
所述数据包处理部通过对所述数据包的标头进行解析，检测是否发生了所述例外事项。

15.  如权利要求2所述的桥接装置，其特征在于，
并行进行从所述外部装置接收所述第一传输信息并将其存储到所述传输信息储存部中的处理、和从所述传输信息储存部中读出所述第一传输信息并生成所述第一指令的处理。

16.  如权利要求2所述的桥接装置，其特征在于，
具有N个数据缓冲器，N是2以上的整数，
所述接收部接收多个第一传输信息，
所述传输信息储存部对多个第一传输信息赋予对应于接收次序的优先度并储存，
在所述N个数据缓冲器之间预先设定顺序，
所述第一处理部，生成第一指令，并将所述第一指令输出到所述第二控制器，所述第一指令指示基于在所述传输信息储存部中优先度最高的N个第一传输信息，将数据写入与所述N个第一传输信息之间的优先度顺序为相同顺序的数据缓冲器中，
所述N个数据缓冲器对从所述第二控制器输入的数据进行保存，
所述第二处理部生成第二指令，并将所述第二指令输出到所述第一控制器，所述第二指令指示将写入所述N个数据缓冲器中的数据写入到与所述N个数据缓冲器分别为相同顺序的第一传输信息所指定的写入地址。

17.  一种存储装置，其特征在于，具有：
如权利要求1所述的桥接装置；
所述第一控制器；
所述第二控制器；
所述数据储存装置；和
作为所述外部装置的CPU或MPU。

18.  一种记录介质，其特征在于，存储用于使计算机实行如下步骤的程序：
从外部装置接收对数据储存装置的读出地址进行指定的第一传输信息的步骤；
将所述第一传输信息存储在传输信息储存部内的步骤；
从所述传输信息储存部中读出所述第一传输信息的步骤；
生成第一指令，并将所述第一指令输出到访问所述数据储存装置的第一控制器的步骤，该第一指令指示基于读出的第一传输信息，从所述数据储存装置的所述读出地址中读出数据；
对利用所述第一控制器而从所述数据储存装置的所述读出地址中读出的数据被保存于数据缓冲器的情况进行检测的步骤；和
生成指示读出保存于所述数据缓冲器的数据的第二指令，并将所述第二指令输出到所述第二控制器的步骤。

19.  一种记录介质，其特征在于，存储用于对访问数据储存装置的第一控制器与第二控制器之间的数据传输进行桥接的程序，该程序具有如下步骤：
接收对所述数据储存装置的写入地址进行指定的第一传输信息的步骤；
储存到存储所述第一传输信息的传输信息储存部的步骤；
第一处理步骤，将第一指令输出到所述第二控制器，所述第一指令指示基于从所述传输信息储存部读出的所述第一传输信息，向数据缓冲器进行所述数据的写入；
由数据缓冲器接收并保存从所述第二控制器输出的数据的步骤；和
第二处理步骤，向所述第一控制器输出第二指令，所述第二指令指示将保存于所述数据缓冲器的数据写入所述数据储存装置的所述写入地址中。

说明书桥接装置、存储装置和记录介质
技术领域
本发明涉及一种桥接装置、存储装置和记录介质。
背景技术
以往，有一种桥接装置所进行的数据传输的性能提高技术。作为实施性能提高技术的桥接装置的一例，已知有如下一种。该桥接装置包括MPU(微处理器，Micro Processing Unit)、中断控制器和数据缓冲器。该桥接装置将通信控制器和访问NAND闪存的存储器控制器之间连接。该桥接装置因内置MPU及中断控制器等，因此不仅连接总线段之间，而且进行数据包的组合和分拆这种通信处理，或进行存储器控制器和通信控制器的控制。如此，可由桥接装置自身来实行本来对该桥接装置进行控制的主体即CPU(中央处理器)所承担的处理负担，减轻CPU的处理负荷。由此，使数据传输性能提高。但是，存在着以数据包单位产生中断、并且MPU的软件处理的负荷高而不能充分地获得信息吞吐量的问题。
另外，作为不同于上述的技术，已知有一种通过具有中断代理处理部减轻CPU所承担的DMA(直接存储器存取，direct memory access)传输处理和中断处理的负担、使数据传输性能提高的系统。但是，在该系统中，对于文件传输，存在着这样的问题：不能充分发挥传输性能提高的效果。这是因为文件传输处理中伴有与文件系统相关的处理，即使使用该技术也不可能提高该部分性能的缘故。因此，当文件系统处理成为性能恶化主因时，无法充分提高存储器与网络之间的文件传输的数据传输性能。
发明内容
本发明的作为一形态的桥接装置对访问数据储存装置的第一控制器与第二控制器之间的数据传输进行桥接，该桥接装置具有接收部、传输信息储存部、第一处理部、数据缓冲器、第二处理部。
所述接收部从外部装置接收对所述数据储存装置的读出地址进行指定的第一传输信息。
所述传输信息储存部对所述第一传输信息进行储存。
所述第一处理部生成第一指令，并将所述第一指令输出到所述第一控制器，所述第一指令指示基于从所述传输信息储存部读出的第一传输信息，从所述数据储存装置的所述读出地址中读出数据。
所述数据缓冲器对利用所述第一控制器从所述储存装置的所述读出地址中读出的数据进行保存。
所述第二处理部生成向所述第二控制器指示读出保存于所述数据缓冲器的数据的第二指令，并将所述第二指令输出到所述第二控制器。
附图说明
图1表示第一实施方式的桥接装置。
图2表示搭载有图1所示的桥接装置的存储装置一实施方式。
图3表示第三实施方式的桥接装置。
图4表示传输信息的一方式。
图5是表示传输信息的作成工序的流程图。
图6表示数据储存装置的储存区域构造及管理信息的一例子。
图7是表示存储器处理部与数据缓冲器之间工序的流程图。
图8是表示通信处理部与数据缓冲器之间工序的流程图。
图9是表示存储器处理部与数据缓冲器之间工序的流程图。
图10是表示通信处理部与数据缓冲器之间工序的流程图。
图11是表示发生例外事项、陷入非正常状态时进行的动作工序的流程图。
图12表示第四实施方式的桥接装置。
图13表示第六实施方式的桥接装置。
具体实施方式
下面，参照附图来陈述本发明的实施方式。
(第一实施方式)
图1表示本发明的实施方式的桥接装置。
图1的桥接装置具有管理部11、传输信息储存部12、通信处理部(第二处理部)13、数据包处理部14、存储器处理部(第一处理部)15以及数据缓冲器16。另外，该桥接装置也可内置有CPU(中央处理器，Central Processing Unit)或MPU(微处理器，Micro  Processing Unit)，承担这些处理部的一部分或全部的功能。例如，也可通过CPU或MPU执行包含陈述这些处理部中一个或多个功能的命令的程序，来实现该功能。程序也可储存在硬盘、存储器装置、CD-ROM等的计算机可读取记录介质中。
这里，所谓的桥接装置，是指将某个总线段和另一总线段连接起来的装置。例如，将CPU所连接的系统总线和收容周边设备的PCI(周边设备连接，Peripheral Component Interconnect)总线连接起来的HBA(主机总线适配器，Host Bus Adaptor)、将PCI总线和PCI总线连接起来的PCI总线桥接器等，相当于桥接装置。
此外，HDD(硬盘驱动器，Hard Disk Drive)和SSD(固态驱动器，Solid State Drive)等的存储装置中也存在桥接装置。例如在将系统总线和储存介质(若是HDD则为相当于磁盘的部分，若是SSD则为相当于NAND闪存的部分)连接起来时，配置承担两者间中介的桥接装置。
图1的桥接装置桥接存储器控制器103与通信控制器104之间的数据传输。存储器控制器103对未图示的数据储存装置(例如参照图2的NAND闪存112)的访问(读出/写入)进行控制。通信控制器104也可是以太网和IEEE802.11a/b/g或蓝牙技术等的通信控制器。存储器控制器103及通信控制器104分别与未图示的总线连接。
在本桥接装置的外部设有本桥接装置专用的CPU102或MPU。
管理部11是用来接收来自外部的CPU102或MPU的控制及设定的部分。作为控制，有对该桥接装置的数据传输的开始/停止等。
传输信息储存部12是对包含当该桥接装置执行文件传输时所必需的各种信息在内的传输信息进行储存用的部分。传输信息是，由CPU102或MPU制作，供给到桥接装置。管理部11包含接收该传输信息的接收部，将接收的传输信息存储在传输信息储存部12内。
下面，说明传输信息。
图4表示传输信息的一方式。
图4所示的传输信息有表格形式，具有四个区域(日文：フィールド)“传输方向”、“块地址”、“缓冲地址”、“传输大小”。以一行传输信息(一个条目，日文：1エントリ)，表示执行一次的数据传输。
“传输方向”表示该数据传输是发送(从数据储存装置读出)还是接收(向数据储存装置写入)。“R”表示发送(读出)，“W”表示接收(写入)。
“块地址”表示被保存在数据储存装置上的数据块的记录位置。在数据储存装置中，以块单位储存数据。
“缓冲地址”表示成为数据块的传输源(日文：転送元)的数据缓冲器16的地址(传输方向为“R”的情况下)，或成为传输目的地的数据缓冲器16的地址(传输方向为“W”的情况下)。
“传输大小”表示以1次的数据传输进行发送或接收的数据量。
例如，第一行的条目，表示从数据储存装置上的块地址500中读出10块的数据、并从数据缓冲器16的地址0x10000000中写入。一块的大小，例如是32KB等任意确定。
另外，第三行的条目，表示从数据缓冲器16的地址0x11000000中读出10块的数据、并从数据储存装置上的程序块地址200中写入。
该桥接装置，从表的最上面的条目开始依次进行处理，以一行传输信息(一个条目)来执行一次的数据传输。当新增加传输信息时，增加在最下面。即，越早被接收的条目，越被赋予高的优先度。在本例中，优先度由表中的位置来表现，但也可增加优先度的区域，在此处填写进行处理的顺序。
图4所示的传输信息是一例子，也可采用别的形式。
例如也可省略传输大小的区域，在块地址的区域中填写应读出/写入的所有块地址。或者，也可填写开始的块地址和结束的块地址。
此外，也可省略缓冲地址的区域。在这种情况下，也可在管理部11设置存储缓冲地址的寄存器。存储于寄存器的缓冲地址也可是固定值。还可考虑使寄存器储存多个缓冲地址、循环地反复使用这些缓冲地址的构成。
通信处理部13是承担涉及数据传输的通信控制器104控制的部分。例如，当从通信控制器104接收中断信号时，向通信控制器104询问该中断信号的原因，进行与该内容对应的动作。另外，当有通信控制器104内置的DMA控制器(参照图12)时，也进行该DMA控制器的控制等。
数据包处理部14是对送向通信控制器104的数据包附加标头或对从通信控制器104接收的数据包的标头进行解析的部分。当利用标头解析，接收到的数据包是输送向数据储存装置写入的数据的数据包时，将标头去除(废弃)，并将存储于数据包的有效载荷部的数据送向数据缓冲器16。数据缓冲器16向由通信控制器104指定的写入目的地写入该数据。标头解析的结果，当该数据包的数据不是写入数据储存装置的数据时，不向数据缓冲器16进行写入。例如，若该数据包判断为CPU102收取，则将该数据包送向CPU102。这种判断，例如可基于标头内的规定区域的值来进行。
存储器处理部15是承担涉及数据传输的存储器控制器103控制的部分。例如，当从 存储器控制器103接收中断信号时，向存储器控制器103询问该中断信号的原因，进行与该内容对应的动作。另外，当有存储器控制器103内置的DMA控制器(参照图12)时，也进行该DMA控制器的控制等。
数据缓冲器16是在通信控制器104与该桥接装置之间、以及存储器控制器103与该桥接装置之间输入输出数据时所使用的存储器区域。数据缓冲器16包含双端口存储器等的存储器，对该存储器输入输出数据。
例如，在发送模式的情况下，利用存储器控制器103将从数据储存装置读出的数据写入数据缓冲器16，通信控制器104从数据缓冲器16读出该数据。数据缓冲器16包含将由通信控制器104指定的缓冲地址的数据予以输出的输出部。
在接收模式的情况下，通信控制器104通过数据包处理部14而将数据写入数据缓冲器16，存储器控制器103读出该数据。
图5是表示传输信息的制作工序的流程图。
首先，CPU102或MPU获取发送对象或接收对象的文件大小(S101)。尤其在接收模式的情况下，必须在传输开始之前预先将该文件大小的记录区域分配到数据储存装置上。文件大小的获取方法是各种各样的，例如，能够知道从发送侧向接收侧发送的文件大小的信息即可。也可与文件大小一起通知文件名的信息。
作为一例子，设想这样的情况：包含图1的桥接装置的通信装置与对方通信装置通过网络连接，本桥接装置为接收侧，对方通信装置为发送侧。发送侧的装置也可搭载与本桥接装置同样构成的桥接装置。此时，通过在包含本桥接装置在内的通信装置的通信控制器104及CPU102与对方通信装置之间进行通信，从而CPU102从对方通信装置中获取文件大小。
接着，CPU102或MPU将接收对象或接收对象的文件的管理信息读入至工作存储器等的共有存储器(未图示)(S102)。共有存储器是不同于数据储存装置的储存装置，例如是挥发性存储器。一个文件并非是被记录在数据储存装置上的连续区域，而通常是多个数据块被分散配置在数据储存装置上。文件的管理信息是指用于将这些分散配置的数据块进行连珠状管理的构造信息。
管理信息存储在由存储器控制器103访问的数据储存装置内。管理信息存储在与储存数据块的数据区域分开设置的管理区域内。
图6表示数据储存装置的储存区域构造及管理信息的一例子。管理信息存储在管理区域内。管理信息具有链表构造(日文：リスト構造)。在图6的例子中，被存储为0x0100、 0x0500、0x1000块地址的数据集合体，相当于管理信息表示的一个文件。一个块地址的数据大小，在将数据储存装置格式化时被预先确定。
在发送的情况下，CPU102或MPU直接访问数据储存装置并读出管理信息，写入共有存储器。在接收的情况下，从通信目的地的装置获取管理信息。由此，能够从通信目的地得知怎样的块大小被送来。另外，不必一定从通信目的地的装置中获取管理信息，只要知道文件大小，本装置即可工作。
接着，一边参照缓冲到该工作存储器的管理信息、一边调查数据储存装置中数据块的记录位置，若是相邻的数据块，则将它们作为为一个连续区域进行处理。在发送的情况下，也可调查发送的数据块是否相邻。若是接收的情况下，也可调查空的数据块，调查它们是否相邻。这样，获取连续区域的开始位置和结束位置(S103)。
并且，基于该连续区域的开始位置和结束位置，来决定块地址和传输大小，制作传输信息的一个条目(S104)。若是发送的情况下，则传输信息的块地址与连续区域的开始位置对应，传输大小是从开始位置至结束位置的数据大小。若是接收的情况下，则通过将接收文件大小依次分配到各连续区域，来决定块地址和传输大小。另外，当能确保大小与在接收的情况下从通信目的地装置获取的管理信息所示各块大小分别相同的连续区域时，也可作成传输信息条目，用以分配相同大小的连续区域。
接着，CPU102或MPU将完成的传输信息条目写入桥接装置的传输信息储存部12(S105)。例如，对管理部101指示传输信息条目的写入，管理部101写入传输信息条目。
反复进行步骤S103～S105，直至作成对于获得缓冲后的文件管理信息的传输信息条目(S106)。
在全部作成对于已缓冲的文件管理信息的传输信息条目后，判断是否能作成对于全部文件大小的管理信息的传输信息条目。即，若有还未读入工作存储器的管理信息，则再次进行管理信息的读入(缓冲)，反复至此的步骤(S107)。这是因为在工作存储器的容量制约方面不一定能一次性地将所有的管理信息读入的缘故。另外，如后述的实施例陈述的那样，还考虑在将所有的管理信息的缓冲结束之前、基于传输信息条目而开始传输的构成。
下面，用图7及图8表示发送模式的文件传输工序。图7的流程图表示存储器处理部15与数据缓冲器16之间的工序。图8的流程图表示通信处理部13与数据缓冲器16之间的工序。
首先，用图7的流程图来说明发送模式中存储器处理部15与数据缓冲器16之间的工序。
发送模式的桥接装置进行的文件传输是，以传输信息储存部12有条目为契机，存储器处理部15开始动作(S201)。例如，管理部11对传输信息储存部12进行访问，通过检测出传输方向为发送(“R”)的条目，从而开始发送模式的动作。
存储器处理部15，参照传输信息储存部12的条目而获取该条目的信息(块地址、缓冲地址、传输大小和传输方向)(S202)。
存储器处理部15使用该条目的信息而向存储器控制器103发出数据的输出指令(S203)。当缓冲地址没有储存在传输信息，而被存储在管理部11等寄存器内时，就访问该寄存器并获取缓冲地址。
此处提到的输出指令，是指对存储器控制器103自身的寄存器、存储器控制器103内置的DMA控制器或对通过该控制器进行访问的数据储存装置执行数据传输时进行的一系列的全部控制工序。
通过向存储器控制器103发出数据的输出指令(第一指令)，从而例如存储器控制器103内置的DMA控制器就读出处于由输出指令指定的块地址(读出地址)的数据块，并向由输出指令指定的缓冲地址(写入地址)进行写入处理。作为缓冲地址，是通过指定数据缓冲器16的地址，而将桥接装置所发送的数据读入自身数据缓冲器16的形式。
接着，当数据缓冲器16从存储器控制器103接收数据时，就将其写入内部的存储器(例如双端口存储器)(S204)。
输入到数据缓冲器16的数据大小，若达到传输信息条目所示的传输大小，则一个条目的数据传输完成(S205)。一个条目的数据传输完成时，存储器控制器103就向存储器处理部15通知完成。
通过对一个文件的各传输信息条目(传输方向为“R”)反复进行以上的工序，从而不断进行从存储器控制器103向数据缓冲器16的数据传输。
接着，用图8的流程图来说明发送模式的通信处理部13与数据缓冲器16之间的工序。
若在数据缓冲器16内有规定大小的数据(S301)，则通信处理部13向通信控制器104发出输入指令(第二指令)(S302)。例如，在该传输信息条目所示的缓冲地址以后所存储的数据量，若是规定大小以上，则发出输入指令。
此处提到的输入指令，是指对通信控制器104自身的寄存器、通信控制器104内置的DMA控制器或对通过该控制器进行访问的无线部执行数据传输时进行的一系列的全部控制工序。
例如，通信控制器104内置的DMA控制器，读出处于由通信处理部13指定的缓冲地 址(读出地址)的数据。桥接装置通过接收对数据缓冲器16的地址进行指定的读出要求，而从数据缓冲器16中读出该数据，成为经数据包处理部14而向通信控制器104送出的形式。
这里，所谓的规定大小，例如是根据数据缓冲器16的数据充填量等自由决定的大小，与本发明的本质无关。另外，此处是以称为大小的判断指标为例进行说明的，但通信处理部13开始动作的契机也可不仅仅限于该指标。
接着，数据包处理部14向通信控制器104输出的数据是否处于数据包的前头进行调查(S303)。如果该数据相当于数据包的前头，则在数据之前插入标头之后(S304)，输出该数据(S305)。如果不是数据包前头，则数据包处理部14输出数据(S305)。
输出的数据包数据送向通信控制器104。通信控制器104进行向发送帧缓冲器内的预先指定的块地址写入标头及数据的处理。发送帧缓冲器也可设在共有存储器内。
数据包处理部14持续进行输出，直至将数据包的有效载荷大小的数据输出结束为止(S306)。填写于标头的信息、有效载荷大小的信息被预先赋予。这些信息也可被例如储存到管理部11的寄存器内，通过从该寄存器中读出来获取该信息。
接着，通信处理部13对是否从通信控制器104接收到发送完成中断进行判断(S307)。例如，通信处理部13，在指定了将数据包的标头大小和有效载荷大小加起来的大小之后，向通信控制器104发出输入指令。在该情况下，在将有效载荷大小的数据输出结束时，通信控制器104发出发送完成中断。
当通信处理部13接收到通信控制器104发出的发送完成中断时，确认通信控制器104的状态，或进行中断状态的清除。并且，进入下一个数据包发送即下一个数据包用的数据读出。
通过反复进行以上的工序，从而不断进行从数据缓冲器16至通信控制器13的数据传输。
通过桥接装置进行如此动作，就可进行以往不能进行的有效的文件发送处理。即，桥接装置只要参照已准备的传输信息，就用不着CPU或MPU的帮助而能执行一系列的数据传输处理。文件的数据即使在数据储存装置内被分散配置，也能实现从文件的始端至终端的发送处理。
下面，用图9及图10表示接收模式的文件传输工序。图9的流程图表示存储器处理部15与数据缓冲器16之间的工序。图10的流程图表示通信处理部13与数据缓冲器16之间的工序。
首先，用图10的流程图对接收模式的存储器处理部15与数据缓冲器16之间的工序进行说明。
接收模式的桥接装置进行的文件传输是，以传输信息储存部12有传输方向为“W”的条目(S501)、且通信控制器104发出的数据包接收中断为契机(S502)，开始进行通信处理部13的动作。
通信处理部13，参照传输信息储存部12的传输方向为“W”的条目而获取该条目的信息(块地址、缓冲地址、传输大小和传输方向)。
通信处理部13，利用该条目的信息而向通信控制器104发出数据的输出指令(第三指令)(S503)。当缓冲地址不在传输信息，而被存储在管理部11等寄存器内时，就访问该寄存器并获取缓冲地址。
例如，通信控制器104内置的DMA控制器，一边读入处于未图示的接收帧缓冲器内的预先指定的块地址的数据块，一边进行向由上述传输信息条目指定的缓冲地址(写入地址)写入的处理。桥接装置，是通过接收对数据缓冲器16的地址进行指定的写入要求而将接收到的数据读入到自身存储器的形式。接收帧缓冲器也可设在共有存储器内。
数据包处理部14对由通信控制器104输入的数据是否处于数据包的前头进行调查(S504)。
若处于数据包前头时，则进行标头的解析(S505)，对是否是桥接装置假定的标头即该数据包是否是输送写入存储器的数据的数据包进行调查(S506)。在判断为不是桥接装置假定的标头的情况下，不进行该数据包的接收处理。是否是假定的标头的判断，可用标头的规定位置的区域的值进行判断。例如，在数据接收过程中，在发送侧将发送于发送途中予以取消的情况下，发送停止的控制数据包被送出，可被接收为未假定的数据包。对于这种数据包，判断为未假定的标头。该数据包也可根据例如标头的内容来进行处理。若是CPU收取的数据包，则将该数据包传输到CPU。
若是假定的标头，则从数据缓冲器16的通信控制器104所指定的缓冲地址中写入该数据包的有效载荷数据(S507)。另外，该标头不写入数据缓冲器16而进行废弃。
另一方面，若从通信控制器104输入的数据不是数据包的前头，则数据包处理部14将该数据写入数据缓冲器16(S507)。
通过对一个文件的各传输信息条目(传输方向为“W”)反复进行以上的步骤，从而不断进行从通信控制器104至数据缓冲器16的数据传输。
接着，用图9的流程图来说明存储器处理部15与数据缓冲器16之间的工序。
存储器处理部15对数据缓冲器16内是否有规定大小的数据进行调查(S401)。例如，在该传输信息条目所示的缓冲地址以后调查是否有规定大小以上的数据。若存在规定大小的数据，则参照传输信息条目的信息(S402)，向存储器控制器103发出输入指令(第四指令)(S403)。
所谓的规定大小，是指例如根据数据缓冲器16的数据充填量等而自由决定的大小，与本发明的本质无关。另外，这里将称为大小的判断指标为例作了说明，但存储器处理部15开始动作的时刻也可不仅仅限于该指标。
存储器控制器103接收输入指令，从数据缓冲器16的缓冲地址(读出地址)中读出数据(S404)。从数据缓冲器16输出的数据大小，若达到从传输信息条目得到的传输大小，则一个条目的数据传输完成(S405)。
通过反复进行以上的步骤，从而不断进行从数据缓冲器16至存储器控制器103的数传输。
通过桥接装置进行如此动作，从而就可进行以往不能进行的有效的文件接收处理。即，只要参照预先准备的传输信息，就用不着CPU102或MPU的帮助而能由桥接装置单个执行一系列的数据传输处理。
以往存在的MPEG等的图像编解码器和图形加速器，用于连接任何的存储器与存储器之间，实现两者间高速的数据传输。但是，它是持续的连续的数据区域之间的数据传输。与之相对，本桥接装置即使在数据区域有不连续点，也能将它们集中表现为多个传输信息，一边对其解释一边执行不连续数据区域的数据传输。
以上，采用本实施方式，不会对CPU或MPU施加过多负荷地不断进行文件传输，将信息吞吐量提高到最大限度。
(第二实施方式)
图2表示搭载有图1所示的桥接装置的存储装置的一实施方式。
作为具体的存储装置的例子，如有SD存储卡或SSD等。
与图1不同，内置有CPU111、通信控制器104和存储器控制器103、NAND闪存(数据储存装置)112。CPU111既可是主机CPU，也可是桥接装置的专用CPU。
若用主机CPU，使主机CPU承担图1的专用CPU或MPU所承担的功能，则可不需要桥接装置专用的CPU。传输信息的制作，不必是由专用的CPU或MPU实施的，只要主机CPU能够同等地向NAND闪存112进行访问、并可制作传输信息即可。
如此，本发明的桥接装置，能用这种形式扩大实施方式的变更。
(第三实施方式)
图3表示本发明第三实施方式的桥接装置。
与图1所示的第1实施方式的差别是在于桥接装置所控制的通信控制器为多个。在本例中，成为控制对象的通信控制器，是第一通信控制器131和第二通信控制器132这两个。
为了能控制这些通信控制器131、132，对每个通信控制器准备控制工序。即，在通信处理部13可参照的储存部，储存第一通信控制器131用的第一数据通路控制工序141、以及第二通信控制器132用的第二数据通路控制工序142。
由此，即使通信控制器104的种类增加，通信处理部13也能依据与所使用的通信控制器对应的控制工序对该通信控制器进行控制。于是，不必对每种通信控制器增加桥接装置。
也可通过电子电路准备第一数据通路控制工序及第二数据通路控制工序，它们由CPU102或MPU通过管理部11来切换。
或者，也可在桥接装置内准备增加的存储器，CPU或MPU将第一数据通路控制工序的微代码、以及第二数据通路控制工序的微代码存储在这些存储器内。在该情况下，通信处理部13根据所使用的通信控制器的种类而有选择地执行这些微代码。
在第三实施方式中，说明了通信控制器为多个的情况，但在存储器控制器为多个的情况下，也可同样构成。即，也可准备每种存储器控制器的控制工序，执行与所使用的存储器控制器对应的控制工序。
(第四实施方式)
图11是表示在接收模式中发生例外事项、陷入非正常状态情况下，进行的动作工序的流程图。
与图10所示的接收模式的流程图的差别，是如下情况的处理：在数据包处理部14进行的接收数据包的标头解析(参照图10的S505)中，接收数据包的标头被判断为不是假定的标头。
首先作为前提，本实施方式的桥接装置具有图12所示的构成。通信控制器104内置DMA控制器104a，存储器控制器103内置DMA控制器103a。这些DMA控制器进行的数据传输，是欲尽量避免在一旦开始时就停止的控制。
使DMA传输中断，对于控制器所具有的功能来说是能够实现的。但是，在指示了中断的情况下，为了再开始动作，有时发生控制器整体实施重置等的工序，因此，再开始动作需要较长的时间。停止时间若长，则相应传输速度下降。以上，是对于将一旦开始后的DMA 传输予以停止的现象的消极理由。
因此，在本实施方式中，在一旦开始后的DMA传输之后，在发生了例外事项的情况下，为了能再顺利地开始数据传输，而用数据缓冲器16使该DMA传输空传。若从控制器看，该DMA传输可看成不中断地顺利完成。当欲再开始时，再利用该DMA传输所用的传输信息的条目。
作为使DMA传输空传的手段，例如有这样的方法：使控制器(通信控制器或存储器控制器)对数据缓冲器16的总线访问成功，且实际上不进行至数据缓冲器16的数据输入输出。而这是一个例子，并不限定于该动作。例如，即使向数缓冲器16进行数据(无关系的数据)的输入输出，在动作方面不产生问题。
另外，需要将本桥接装置中发生例外事项、甚至进行以上那样的DMA传输的空传(应写入数据储存装置的数据未适当被接收)的现象通知CPU102或MPU。因此，在管理部11上设置寄存器11a，此处存储桥接装置判断为例外事项的主因和捕捉该主因的控制器(通信控制器或存储器控制器)的识别信息等。寄存器11a起到向CPU或MPU通知的通知单元的功能。
本桥接装置，由于在CPU或MPU不知道的地方不断进行数据传输，因此，必须增加这种向CPU或MPU通知的结构。另外，在以往由于CPU或MPU直接对各控制器进行控制，并进行数据包解析处理，因此，虽然不需要这种结构，但存在着CPU的负荷增大、传输性能恶化的问题。
现遵照上述来说明图11的流程图。
由于步骤S601～S606、S611是与图10的步骤S501～S505、S507相同的，故省略说明。
数据包处理部14在步骤S605对数据包标头进行解析的结果，判断为未假定的标头(S606)。此时，数据缓冲器16，一边输入通信控制器104所输出的数据，一边还实际上不使该数据缓冲地空传直至该DMA传输完成为止(S607)。对通信控制器104，返回(实际上不进行缓冲)正确接收到该数据的通知。通信控制器104可看成犹如使DMA传输成功。于是，通信控制器104成为立即能够接收下一个DMA传输的状态。另外，在本实施方式中，实际上不对数据进行缓冲，但实际上即使进行缓冲，也不会对动作带来妨碍。通信控制器104只要能判断为一边表面上使DMA传输正确完成、一边在桥接装置内部实际上该DMA传输未适当进行即可。
通信处理部13，若从通信控制器104接收DMA传输完成中断，则以此为契机向管理部 11通知发生了例外事项(S608)。接收通知后的管理部11向CPU102或MPU发出中断信号。接收中断信号后的CPU102或MPU根据中断内容而进行动作。例如，有时向管理部11指示以重新进行基于该传输信息条目的数据传输。
在用数据包标头的解析、且是假定的标头时，接着调查是否发生标头以外的例外事项(S609)。可考虑通信控制器104的状态信息、存储器控制器103的状态信息、针对发出到NAND存储器的指令的应答内容以及数据包长度等等所有一切。在写入目的地的数据储存装置中产生CRC错误的情况下，也可包含在其中。
在产生了这样的假定外的事项时，也使通信控制器104至数据缓冲器16的DMA传输空传(S610)。通信处理部13接收了DMA传输的完成中断的话，以此为契机，向管理部11通知发生了例外事项(S608)。接收通知后的管理部11向CPU102或MPU发出中断信号。接收中断信号后的CPU102或MPU根据中断内容而进行动作。例如，向管理部11指示以重新进行基于该传输信息条目的数据传输。
(第五实施方式)
至此，陈述了这样的流程：由CPU102或MPU将传输对象的全部文件的传输予以实现的传输信息条目准备于传输信息储存部12中，就开始进行传输。
在本实施方式中，示出把作成传输信息条目的期间和数据传输期间并列化的构成。由此，减轻到传输开始的延时，提高全部文件传输的传输速率。
向管理部11增加表示动作开始标志的寄存器区域(参照图12的寄存器11a)，若该标志建立且传输信息条目位于传输信息储存部12，则构成为立即开始进行传输。
在不是传输对象全部文件而一部分文件的传输信息条目的制作结束的时刻，CPU102或MPU开始进行数据传输。一边进行数据传输、一边制作剩余的传输信息条目。每次作成传输信息条目，就分别补写到传输信息储存部12。
这样，可将作成传输信息条目的期间和数据传输期间并列化。于是，可减轻至传输开始的延时，结果，可提高全部文件传输的传输速率。
这里，也可将涉及传输信息条目个数的阈值存储在管理部11的寄存器内，以传输信息条目的个数低于该阈值为契机，管理部11发出中断信号。由此，促使CPU或MPU增加传输信息条目。
本实施方式的并列化处理，对于工作存储器容量受限制、不能一次读入所有管理信息的情况也是有效的。
(第六实施方式)
图13表示本发明第六实施方式的桥接装置。
图13所示的桥接装置，具有与通信控制器和存储器控制器的DMA控制器可实行N(N为2以上的整数)通道的数据传输的情况下相对应的构成。利用该构成，可进行使用多个通道的同时传输。
在图13所示的例子中，表示两个(N＝2)通道情况下的构成。设有两个数据包处理部和两个数据缓冲器。具体来说，两个数据包处理部包含第一数据包处理部14A及第二数据包处理部14B。两个数据缓冲器包含第一数据缓冲器16A及第二数据缓冲器16B。
传输信息条目为两个，以同时使用的形式同时进行双通道的传输。两个条目(图4的表中的前两个条目)的传输方向，若是R和W或者是W和R的组合的话，则能按至此陈述的方法实行。
另一方面，对于R→R、W→W这种传输方向一致的两个条目，必须增加结构。即，在接收侧必须不混淆哪个是属于先前条目的数据块。
因此，在发送侧的桥接装置中，对数据包标头附加哪个是属于先前条目即表示这些条目间优先度顺序的识别信息。另外，对各数据缓冲器预先设定顺序。管理部11也可设定这些顺序。作为发送侧的桥接装置的具体动作例子，存储器处理部15对存储器控制器103指示成将数据写入条目相同顺序的数据缓冲器中，存储器控制器103将根据对应于条目的指令而读出的数据写入与该条目相同顺序的数据缓冲器中。各数据包处理部，将对应于自身的数据缓冲器的顺序识别信息附加到标头上。
在接收侧的桥接装置的通信控制器104中，基于该识别信息而将至各数据缓冲器的数据分配到与识别信息所示的顺序相同的数据缓冲器。另外，存储器控制器103将从各数据缓冲器中读出的数据写入与数据缓冲器相同顺序的条目所指定的块地址中。
这里，也可以增加如下工序：关于通过发送侧及接收侧的播放、可以双通道同时发送和接收这一情况，在实行数据传输之前经双方确认之后开始进行数据传输。
另外，发送侧的存储器中数据块的配置与接收侧的存储器中数据块的配置不一定一致，即，数据块的个数与大小在发送侧和接收侧不一定一致。因此，例如在发送侧与接收侧之间进行数据传输之前，对发送侧数据储存装置的数据块大小和接收侧数据储存装置的数据块大小进行比较，并且，也可进行事前交涉，将小的一方作为传输单位以便进行双通道发送接收。当发送侧的数据块大小为大时，虽然有可能在接收侧无法确保相同大小的块，但通过在事前交涉将数据块大小为小的一方作为传输单位，就解决该问题。在该情况下，对照变更后的数据块配置来变更发送侧的文件管理信息。另外，在本段落所陈述的，不仅 可适用于双通道传输，而且还可适用于单通道传输的情况。
另外，本发明不限于上述实施方式，在实施阶段，在不脱离其宗旨的范围内可将构成要素变形并具体化。另外，利用上述实施方式所公开的多个构成要素的适当组合，可形成各种发明。例如，也可从实施方式所示的全部构成要素中删除几个构成要素。此外，也可将不同实施方式的构成要素予以适当组合。