《高压快速恢复沟槽二极管.pdf》由会员分享，可在线阅读，更多相关《高压快速恢复沟槽二极管.pdf（27页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104009068 A (43)申请公布日 2014.08.27 CN 104009068 A (21)申请号 201410057462.7 (22)申请日 2014.02.20 13/776,497 2013.02.25 US H01L 29/06(2006.01) H01L 29/861(2006.01) H01L 21/329(2006.01) (71)申请人 万国半导体股份有限公司 地址 美国加利福尼亚 94085 桑尼维尔奥克 米德公园道 475 (72)发明人 胡军 卡西克帕德马纳班 马督儿博德 哈姆扎依玛兹 (74)专利代理机构 上海信好专利代理事务所 。
2、( 普通合伙 ) 31249 代理人 张静洁 徐雯琼 (54) 发明名称 高压快速恢复沟槽二极管 (57) 摘要 本发明的各个方面提出了高压快速恢复沟槽 二极管及其制备方法。该器件具有至少穿过顶部 P-层和N-势垒层延伸的沟槽。 导电材料沉积在沟 槽中， 电介质材料内衬导电材料和沟槽侧壁之间 的沟槽。 重掺杂P-区形成在沟槽之间的顶部P-层 的顶部。浮动 N- 区形成在 P- 区下方。浮动 N- 区 的宽度等于或大于 P- 区宽度。要强调的是， 本摘 要必须使研究人员或其他读者快速掌握技术说明 书的主旨内容， 本摘要符合以上要求。应明确， 本 摘要将不用于解释或局限权利要求书的范围或意 图。 。
3、(30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 7 页 附图 17 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书7页 附图17页 (10)申请公布号 CN 104009068 A CN 104009068 A 1/2 页 2 1. 一种沟槽二极管， 包括 ： 一个第一导电类型的外延层 ； 一个第一导电类型的势垒层， 其形成在外延层的顶面上方 ； 一个第二导电类型的顶层， 其形成在势垒层的顶面上方 ； 一个或多个沟槽， 其穿过顶层和势垒层， 其特征在于， 导电材料沉积在沟槽中， 内衬沟 槽的电介质材料在导电材料和沟槽的侧壁之间 ；。
4、 一个接触区， 其形成在顶层的顶部， 所述的接触区为第二导电类型， 所述接触区的掺杂 浓度大于所述顶层的掺杂浓度 ； 一个电浮动区， 其形成在接触区下方， 所述电浮动区为第一导电类型 ； 以及 一个电极， 用于接触接触区、 顶层和导电材料。 2. 如权利要求 1 所述的沟槽二极管， 其特征在于， 所述势垒层的掺杂浓度大于外延层 的掺杂浓度。 3. 如权利要求 1 所述的沟槽二极管， 其特征在于， 还包括一个缓冲层， 其形成在外延层 的底面以下， 所述的缓冲层为第一导电类型。 4. 如权利要求 3 所述的沟槽二极管， 其特征在于， 欧姆接触层形成在所述缓冲层的底 面上。 5. 如权利要求 1 所。
5、述的沟槽二极管， 其特征在于， 一部分所述的顶层将接触区一个或 多个沟槽分隔开。 6. 如权利要求 5 所述的沟槽二极管， 其特征在于， 所述接触区以条形平行于一个或多 个沟槽延伸。 7. 如权利要求 5 所述的沟槽二极管， 其特征在于， 所述接触区是独立的岛， 形成在两个 或多个沟槽之间。 8. 如权利要求 7 所述的沟槽二极管， 其特征在于， 所述独立岛形成在一个或多个沟槽 中心， 构成一个封闭式晶胞结构。 9. 如权利要求 8 所述的沟槽二极管， 其特征在于， 所述封闭式晶胞结构是一个方形结 构。 10. 如权利要求 9 所述的沟槽二极管， 其特征在于， 所述封闭式晶胞结构是一个六角形 。
6、结构。 11. 如权利要求 1 所述的沟槽二极管， 其特征在于， 所述接触区形成在一个或多个沟槽 中的其中一个沟槽的邻近。 12. 如权利要求 11 所述的沟槽二极管， 其特征在于， 所述接触区以条形平行于一个或 多个沟槽延伸。 13. 如权利要求 11 所述的沟槽二极管， 其特征在于， 所述接触区以条形垂直于一个或 多个沟槽延伸。 14. 如权利要求 1 所述的沟槽二极管， 其特征在于， 所述第一导电类型为 N- 型， 第二导 电类型为 P- 型。 15. 一种快速恢复沟槽二极管的制备方法， 其特征在于， 该方法包括 ： 制备一个第一导电类型的外延层 ； 在外延层上方制备一个第一导电类型的势。
7、垒层， 其中势垒层的掺杂浓度大于外延层的 权 利 要 求 书 CN 104009068 A 2 2/2 页 3 掺杂浓度 ； 在势垒层上方， 制备一个第二导电类型的顶层 ； 制备一个或多个沟槽， 至少穿过顶层和势垒层延伸 ； 在一个或多个沟槽中沉积导电材料， 并用电介质材料内衬在沟槽的导电材料和沟槽的 侧壁之间 ； 在顶层的顶部， 制备一个第二导电类型的接触区， 其中接触区的掺杂浓度大于顶层的 掺杂浓度 ； 在接触区下方， 制备一个第一导电类型的电浮动区 ； 并且 在顶层上方， 制备一个导电接触层， 其中接触层电连接到接触区、 顶层以及导电材料。 16.如权利要求15所述的方法， 其特征在于，。
8、 所述电浮动区的宽度为WF， 所述接触区的 宽度为 WC， 所述 WF 至少和 WC 一样大。 17. 如权利要求 16 所述的方法， 其特征在于， 所述 WF 大于 WC。 18. 如权利要求 15 所述的方法， 其特征在于， 所述电浮动区是利用第一掩膜制成的， 接 触区是利用第二掩膜制成的。 19. 如权利要求 15 所述的方法， 其特征在于， 所述电浮动区和接触区是通过一个单独 的掩膜形成的。 20. 如权利要求 19 所述的方法， 其特征在于， 所述电浮动区是通过带角度的离子注入 形成的， 所述接触区是通过垂直离子注入形成的。 21. 如权利要求 19 所述的方法， 其特征在于， 所述。
9、的电浮动区是通过垂直离子注入形 成的， 所述接触区是通过垂直离子注入形成的。 权 利 要 求 书 CN 104009068 A 3 1/7 页 4 高压快速恢复沟槽二极管 技术领域 0001 本发明涉及半导体二极管。确切地说， 本发明是关于基于高压沟槽的二极管。 背景技术 0002 图 1A 表示二极管的反向恢复特性。一开始， 二极管沿正向传导电流。一旦开始反 向恢复， 正向电流就开始降低， 最终开始反向传导。反向电流在 ta 时间内持续增大， 一直增 大到反向恢复电流 Irm 为止。然后， 在 tb 时间内， 反向电流大致降低至 0。这时二极管可以 闭锁电流反向流动。ta 和 tb 时间内的。
10、反向电流可以除去器件中建立起来的电荷， 同时在 正向状态下接通。曲线下方的阴影区表示需要除去的电荷的总量 （反向恢复电流 Qrr） 。因 此， 为了减少所需的恢复时间， 必须降低 Irm 和 Qrr 的值。然而， 如果反向电流朝着反向恢 复时间的后期降低得过快， 那么偏离的电路电感可能会引起整个器件的电压增大。柔软值 S 测量的是 tb/ta， 有助于确定偏离电路电感是否会过大。一般来说， 柔软值大于 1.0 的器 件在反向恢复时， 不会因偏离电路电感的问题对器件造成损伤。 0003 二极管的 Qrr 主要受器件注入效率的影响。注入效率较高的二极管通常具有较高 的 Qrr。因此， 尝试降低 Q。
11、rr 的原有技术主要在于降低注入效率。通过减少二极管中的载流 子寿命， 可以降低注入效率。确切地说， 通过电子辐射、 质子辐射、 氦辐射和 / 或在二极管的 硅中扩散金或铂等处理工艺， 可以实现上述目的。 然而， 这些工艺也会导致二极管中的漏电 流增大， 并且在高温时反向恢复性能有所降低。 0004 于 2011 年 1 月 31 日存档的美国专利申请号 12/931,429（公开号 2012193676A1） 的专利， 特此引用， 其中提出了多种降低注入效率的可选方案。图 1B 表示这种二极管的一 个示例。首先， 对顶部 P- 层 109 进行轻掺杂。由于只有很少一部分电荷载流子可用， 因此。
12、 轻掺杂降低了器件顶部的注入效率。在顶部 P- 层 109 以下增加一个重掺杂 N- 势垒层 108， 可以进一步降低顶部的注入效率。 此外， 除去器件的半导体衬底， 可以降低器件底部的注入 效率。作为示例， 通过背部研磨， 可以除去半导体衬底。然而， 顶部 P- 层 109 的掺杂浓度降 低的程度受到穿通约束和接触金属 112 与顶部 P- 层 109 之间欧姆接触品质的限制。因此， 有必要通过降低注入效率来改善反向恢复性能， 同时保持与顶部P-层109之间良好的欧姆 接触以及很低的漏电流。 发明内容 0005 本发明通过降低注入效率来改善反向恢复性能， 同时保持与顶部 P- 层之间良好 的。
13、欧姆接触以及很低的漏电流。 0006 一种沟槽二极管， 包括 ： 一个第一导电类型的外延层 ； 一个第一导电类型的势垒层， 其形成在外延层的顶面上方 ； 一个第二导电类型的顶层， 其形成在势垒层的顶面上方 ； 一个或多个沟槽， 其穿过顶层和势垒层， 其特征在于， 导电材料沉积在沟槽中， 内衬沟 说 明 书 CN 104009068 A 4 2/7 页 5 槽的电介质材料在导电材料和沟槽的侧壁之间 ； 一个接触区， 其形成在顶层的顶部， 所述的接触区为第二导电类型， 所述接触区的掺杂 浓度大于所述顶层的掺杂浓度 ； 一个电浮动区， 其形成在接触区下方， 所述电浮动区为第一导电类型 ； 以及 一个。
14、电极， 用于接触接触区、 顶层和导电材料。 0007 所述势垒层的掺杂浓度大于外延层的掺杂浓度。 0008 还包括一个缓冲层， 其形成在外延层的底面以下， 所述的缓冲层为第一导电类型。 0009 欧姆接触层形成在所述缓冲层的底面上。 0010 一部分所述的顶层将接触区一个或多个沟槽分隔开。 0011 所述接触区以条形平行于一个或多个沟槽延伸。 0012 所述接触区是独立的岛， 形成在两个或多个沟槽之间。 0013 所述独立岛形成在一个或多个沟槽中心， 构成一个封闭式晶胞结构。 0014 所述封闭式晶胞结构是一个方形结构。 0015 所述封闭式晶胞结构是一个六角形结构。 0016 所述接触区形成。
15、在一个或多个沟槽中的其中一个沟槽的邻近。 0017 所述接触区以条形平行于一个或多个沟槽延伸。 0018 所述接触区以条形垂直于一个或多个沟槽延伸。 0019 所述第一导电类型为 N- 型， 第二导电类型为 P- 型。 0020 一种快速恢复沟槽二极管的制备方法， 其特点是， 该方法包括 ： 制备一个第一导电类型的外延层 ； 在外延层上方制备一个第一导电类型的势垒层， 其中势垒层的掺杂浓度大于外延层的 掺杂浓度 ； 在势垒层上方， 制备一个第二导电类型的顶层 ； 制备一个或多个沟槽， 至少穿过顶层和势垒层延伸 ； 在一个或多个沟槽中沉积导电材料， 并用电介质材料内衬在沟槽的导电材料和沟槽的 侧。
16、壁之间 ； 在顶层的顶部， 制备一个第二导电类型的接触区， 其中接触区的掺杂浓度大于顶层的 掺杂浓度 ； 在接触区下方， 制备一个第一导电类型的电浮动区 ； 并且 在顶层上方， 制备一个导电接触层， 其中接触层电连接到接触区、 顶层以及导电材料。 0021 所述电浮动区的宽度为 WF， 所述接触区的宽度为 WC， 所述 WF 至少和 WC 一样大。 0022 所述 WF 大于 WC。 0023 所述电浮动区是利用第一掩膜制成的， 接触区是利用第二掩膜制成的。 0024 所述电浮动区和接触区是通过一个单独的掩膜形成的。 0025 所述电浮动区是通过带角度的离子注入形成的， 所述接触区是通过垂直离。
17、子注入 形成的。 0026 所述的电浮动区是通过垂直离子注入形成的， 所述接触区是通过垂直离子注入形 成的。 说 明 书 CN 104009068 A 5 3/7 页 6 附图说明 0027 图 1A 表示二极管的反向恢复性能。 0028 图 1B 表示原有技术的沟槽二极管器件。 0029 图 2A-2B 表示依据本发明的各个方面， 带有 N 和 P- 区的沟槽二极管剖面图。 0030 图 3A 表示依据本文提出的原有技术的沟槽二极管的各个方面， 带有 N 和 P- 区的 沟槽二极管中空穴浓度的对比图。 0031 图 3B 表示依据本文提出的原有技术的沟槽二极管的各个方面， 带有 N 和 P-。
18、 区的 沟槽二极管中电子浓度的对比图。 0032 图 3C 表示依据本发明的各个方面， 带有 N 和 P- 区的沟槽二极管中空穴浓度的温 度效应对比图。 0033 图 3D 表示依据本发明的各个方面， 带有 N 和 P- 区的沟槽二极管中电子浓度的温 度效应对比图。 0034 图 4A-4E 表示依据本发明的各个方面， 制备带有 N 和 P- 区的沟槽二极管的工艺流 程。 0035 图 5A-5F 表示依据本发明的各个方面， 带有 N 和 P- 区的沟槽二极管的各种器件布 局的俯视图。 0036 图 6A 和 6B 表示依据本发明的各个方面， 带有不同接触金属和结构的 N 和 P- 区的 沟槽。
19、二极管。 0037 图 6C 和 6D 表示图 6A 和 6B 中沿线 6C 和 6D 的载流子浓度的图形表示。 具体实施方式 0038 尽管为了解释说明， 以下详细说明包含了许多具体细节， 但是本领域的技术人员 应明确以下细节的各种变化和修正都属于本发明的范围。因此， 提出以下本发明的典型实 施例， 并没有使所声明的方面损失任何普遍性， 也没有提出任何局限。在下文中， 带有 N 型 外延层和 P- 型顶层的器件用于解释说明。利用相同的工艺， 就可以制备导电类型相反的器 件。 0039 依据本发明的各个方面， 提出了高压快速恢复的沟槽二极管及其制备方法。器件 具有沟槽， 至少穿过顶部 P- 层。
20、和 N- 势垒层延伸。N- 势垒层的掺杂浓度高于 N- 漂流层。导 电材料沉积在沟槽中， 电介质材料内衬导电材料和沟槽侧壁之间的沟槽中。重掺杂 P- 区形 成在顶部 P- 层的顶部中每对沟槽之间。浮动 N- 区形成在 P- 区下方。浮动 N- 区和 P- 区 宽度相等， 或大于 P- 区宽度。 0040 可以通过离子注入， 形成 P- 区和 N- 区。本发明的各个方面包括， 通过一个单独的 掩膜， 制备 N 和 P- 区。作为示例， 使用一个单独的掩膜， 通过垂直于顶面器件的离子注入 或带角度的离子注入， 制备 N- 区， 通过注入能量较低的、 垂直于顶面器件的离子注入， 制备 P- 区。 0。
21、041 本发明的各个方面包括， N 和 P- 区集中在两个沟槽之间的器件布局。N 和 P- 区集 中在两个沟槽之间的器件包括N和P-区是平行于沟槽的连续条纹， 或形成在沟槽之间的独 立岛。其他方面包括 N 和 P- 区形成在沟槽附近的器件布局。本发明的其他方面提出了与 沟槽交叉的 N 和 P- 区。作为示例， N 和 P- 区穿过沟槽之间的台面结构延伸， 与沟槽直角交 说 明 书 CN 104009068 A 6 4/7 页 7 叉。本发明的其他方面提出了封闭式晶胞器件布局。作为示例， 但不作为局限， 封闭式晶胞 器件布局包括交叉沟槽， 形成方形封闭式晶胞或六角形封闭式晶胞。 0042 图 2。
22、A 表示依据本发明的一个方面， 一种高压快速恢复的沟槽二极管 200 的剖面 图。二极管 200 形成在外延生长的半导体材料中。外延生长层的第一层为重 N- 型掺杂缓 冲层 206。作为示例， 但不作为局限， 缓冲层 206 的掺杂浓度约在 1e15cm-3和 1e16cm-3之间。 N- 型掺杂漂流区 207 形成在缓冲层 206 上方。作为示例， 但不作为局限， 漂流区 207 的掺杂 浓度约在 1e13cm-3和 1e14cm-3之间。重掺杂势垒层 208 形成在漂流区 207 上方。作为示例， 但不作为局限， 势垒层 208 的掺杂浓度约在 1e15cm-3和 1e16cm-3之间。最。
23、后， 顶部 P- 层 209 在势垒层 208 上方。使顶部 P- 层的掺杂浓度应降至最低， 以减小器件的注入效率。作为示 例， 但不作为局限， 顶部 P- 层的掺杂浓度约在 1e15cm-3和 1e16cm-3之间。由于电荷的平衡可 以降低器件的注入效率， 因此应优化配置顶部 P- 层 209 的掺杂浓度和势垒层 208 的掺杂浓 度， 使总体的N-电荷和P-电荷相互平衡。 作为示例， 但不作为局限， N-型掺杂物可以是磷、 砷或锑， P- 型掺杂物可以是硼或 BF2。 0043 所形成的一个或多个沟槽 215 穿过顶部 P- 层 209 和势垒层 208。沟槽 215 延伸的 深度至少和势。
24、垒层208一样， 还可选择延伸到外延层207中。 每个沟槽都内衬电介质沟槽内 衬材料 213， 例如， 但不局限于二氧化硅。每个沟槽的剩余部分用导电材料 214 填充， 例如， 但不局限于多晶硅。为了改善器件的欧姆接触， 可以在顶部 P- 层 209 的顶面上形成一个宽 度为 WP的重掺杂 P- 区 211。P- 区 211 的掺杂浓度高于顶部 P- 层的掺杂浓度， 以制备欧姆 接触较好的接触金属 212。作为示例， 但不作为局限， P- 区 211 的掺杂浓度约在 1e18cm-3和 1e19cm-3之间。作为示例， 但不作为局限， 用于形成 P- 区 211 的掺杂物可以是硼或 BF2。 。
25、0044 P- 区 211 的高掺杂浓度提供额外的电荷载流子， 会使器件 200 的注入效率增大。 因此， 为了避免注入效率的增大， 要在P-区211下方形成一个宽度为WN的电浮动N-区210。 N- 区 210 的宽度 WN可以等于或大于 P- 区 211 的宽度 WP。N- 区 210 的宽度 WN至少与 P- 区 211 的宽度 WP相等， 可以确保 N- 区 210 屏蔽整个 P- 区 211， 并且防止额外的电荷载流子注 入到器件中。作为示例， N- 区 210 的掺杂浓度约在 1e17cm-3和 1e18cm-3之间。作为示例， 但 不作为局限， 用于形成 N- 区 210 的掺杂。
26、物可以是磷、 砷或锑。 0045 器件 200 注入效率的降低参见图 3A-3B。图 3A-3B 表示带有和不带有 N- 区注入 时， 接通状态下的载流子浓度。在深度约为 1 微米处或更深处， 传导调制使得载流子浓度高 于垂直水平。必须通过降低注入效率， 减小该区域的载流子浓度。图 3A 表示带有和不带有 N-区的器件中， 空穴密度与器件深度的对比图。 虚线表示不带有N-区351的沟槽二极管的 空穴密度， 实线表示基本类似的沟槽二极管增加了 N- 区 352 后的空穴密度。如图 3A 所示， P- 区的顶部大约位于 0.25 微米处 ； N- 区的顶部大约位于 0.50 微米处 ； N- 区的。
27、底部大约位 于 1.0 微米处 ； 顶部 P- 层的底部大约从 2.25 微米处开始。如图所示， 带有 N- 区 352 的沟 槽二极管的载流子浓度低于不带有 N- 区 351 的沟槽二极管的载流子浓度。图 3B 表示相同 器件的电子浓度。不带 N- 区 351 的沟槽二极管用虚线表示， 带有 N- 区 352 的沟槽二极管 用实线表示。除了 N- 区之外， 带有 N- 区 352 的沟槽二极管的载流子浓度具有较低的电荷 载流子浓度。因此， 带有 N- 区的沟槽二极管 352 的 Qrr值较低。另外， 带有 N- 区的沟槽二 极管 352 的 Irm低于不带 N- 区的类似沟槽二极管 351 。
28、的 Irm。确切地说， 带有 N- 区的沟槽 二极管 352 具有 3 安培的 Irm， 不带有 N- 区的沟槽二极管 351 具有 5 安培的 Irm。沟槽二极 说 明 书 CN 104009068 A 7 5/7 页 8 管 352 的 Qrr和 Irm越低， 恢复时间越快。 0046 参见图 2A， 接触金属 212 形成在器件 200 的裸露顶面上方。作为示例， 但不作为 局限， 接触金属 212 可以是钨。接触金属 212 最好与沟槽导电材料 214、 P- 区 211 和顶部 P- 层 209 形成电接触。P- 区 211 的欧姆接触尺寸应尽可能的小， 同时仍然可以产生很低的 正向。
29、电压 VF。根据器件的使用情况， 在 VF 和 QRR 之间存在一个取舍关系。在一些应用中， VF 可以高达 2.5V， 以便实现快速开关。其他应用情况要求的 VF 较低。 0047 图 6A-6D 表示与所有的三个部分形成接触的重要性。图 6A 表示器件 600 与图 2A 所示的器件200基本相同， 图6B表示器件600 除了绝缘层619防止接触层612与顶部P-层 609 电接触之外， 其他都与器件 600 基本相同。图 6C 和 6D 表示器件 600 和 600 的沟槽二 极管器件的载流子浓度对比图。在图 6C 和 6D 中， 标有空心圆的线 611h表示器件 600 中的 空穴浓度。
30、， 标有空心菱形的线 611c表示器件 600 中的电子浓度。在图 6C 和 6D 中， 标有实 心圆的线 662h表示器件 600 中的空穴浓度， 标有实心菱形的线 662c表示器件 600 中的电 子浓度。 0048 图 6C 表示在图 6A 和 6B 中每个器件 600、 600 的一部分沿线 6C 的载流子浓度。在 这些器件中， 如图 6C 所示， P- 区 611 的最右边位于沿 X- 轴约 3.2 微米处， 顶部 P- 层 609 的 最右边位于沿 X- 轴约 3.8 微米处。如图所示， 器件 600 的载流子浓度低于器件 600 的载 流子浓度。图 6D 表示在图 6A 和 6B。
31、 中每个器件 600、 600 的一部分沿线 6C 的载流子浓度。 参见图 6D 所示的 X- 轴， P- 区 611 的顶部位于约 0.3 微米处， P- 区 611 的底部位于约 0.5 微米处。N- 区 610 的底部位于约 1.0 微米处。如图所示， 器件 600 的载流子浓度低于器件 600 的载流子浓度。线 6C 和 6D 上较低的载流子浓度制备的二极管 Irm较低 （器件 600 的 Irm约为器件 600 的 Irm的 20%） 。另外， 器件 600 的 Qrr值比器件 600 小一个数量级。确切 地说， 器件 600 的 Qrr比器件 600Qrr大约 15 倍。Qrr和 。
32、Irm的大幅降低缩短了恢复时间。 0049 依据本发明的各个方面， 高压快速恢复沟槽二极管在高温下也能够良好地运行。 图 3C 的线 371 表示器件 200 在 27时的空穴浓度， 线 372 表示器件 200 在 150时的空穴 浓度。类似地， 在图 3D 中， 线 373 表示器件 200 在 27时的电子浓度， 线 374 表示器件 200 在 150时的电子浓度。虽然电荷载流子的浓度略微升高， 但是不会对 Irm或 Qrr产生很大 的影响。确切地说， 当温度从 27升至 150时， 器件 200 的 Irm升高约 20%， 器件 200 的 Qrr 升高约10%。 另外， 温度升高会。
33、使柔软值S增大， 但是不会降至1.0以下。 作为示例， 在27 时器件 200 的柔软值为 2.44， 在 150时其柔软值为 1.36。此外， 温度升高还会使器件的 VF 值从 2.8V 升至 4.0V。这说明温度系数为正值， 这对于并行开关应用来说非常关键。 0050 图 2B 表示依据本发明的另一方面， 一种高压快速恢复的二极管。如图 2B 所示的 器件 201 除了 N- 区 210 和 P- 区 211 的位置之外， 其他都与图 2A 所示的器件 200 类似。区 210 和 211 不再位于两个沟槽 215 之间居中的位置， 而是形成在沟槽 215 周围。N- 区 210 的宽度 。
34、1/2WN等于或大于 P- 区 211 的宽度 1/2WP。 0051 依据本发明的各个方面， 提出了制备高压快速恢复的沟槽二极管方法。图 4A-4E 表示器件结构 400 在各个不同的制备阶段的剖面图， 下面结合这些图来详细说明制备方 法。 0052 在图 4A 中， 器件 400 具有三个外延生长层 406、 407 和 408。外延生长层可以生长 在半导体衬底 （图中没有表示出） 上。可以选择部分或全部除去半导体衬底。作为示例， 但 说 明 书 CN 104009068 A 8 6/7 页 9 不作为局限， 可以通过背部研磨工艺除去半导体衬底。最下面的外延层 406 为重 N- 掺杂缓 。
35、冲层。作为示例， 缓冲层 406 的掺杂浓度约在 1e15cm-3和 1e16cm-3之间。形成在缓冲层 406 上方的外延层 407 为 N- 掺杂漂流区。作为示例， 但不作为局限， 漂流区 407 的掺杂浓度约 在 1e13cm-3和 1e14cm-3之间。最上面的外延层 408 为重 N- 掺杂势垒层。作为示例， 但不作 为局限， 势垒层 408 的掺杂浓度约在 1e15cm-3和 1e16cm-3之间。 0053 在图 4B 中， 顶部 P- 层 409 形成在势垒层 408 顶部。作为示例， 但不作为局限， 顶 部 P- 层 409 的掺杂浓度约在 1e15cm-3和 1e16cm-。
36、3之间。顶部 P- 层可以作为一个额外的外 延层， 生长在势垒层 408 上方。当利用外延生长制备顶部 P- 层 409 时， 必须在器件 400 中 制备沟槽 415 之前， 制备该层。还可选择， 通过全面注入 P- 型掺杂物， 制备顶部 P- 层 409。 如果通过注入， 形成顶部P-层409， 那么注入过程可以在器件400中制备沟槽415之前或之 后进行均可。 0054 在图 4C 中， 利用沟槽掩膜， 在器件 400 中形成一个或多个沟槽 415。沟槽 415 延伸 的深度等于或小于势垒层 408 的底面深度。然后用电介质沟槽衬里 413 内衬沟槽 415。作 为示例， 但不作为局限，。
37、 可以用氧化物内衬沟槽。然后， 用多晶硅等导电材料 414 填充沟槽 415。 0055 在图 4D 中， 浮动 N- 区 410 和 P- 区 411 形成在顶部 P- 层 409 顶部。P- 区 411 形 成在 N- 区 410 上方， P- 区 411 的宽度 WP应等于或小于 N- 区 410 的宽度 WN。另外， P- 区 411 的顶面应与顶部 P- 层 409 的顶面共面。作为示例， N- 区 410 的掺杂浓度约在 1e17cm-3 和 1e18cm-3之间， P- 区 411 的掺杂浓度约在 1e18cm-3和 1e19cm-3之间。 0056 依据本发明的某些方面， 利用。
38、一个掩膜制备两个区 410、 411。在一个掩膜的方法 中， 可以通过 N- 型掺杂物的高能垂直离子注入制备 N- 区 410。使用同一个掩膜， 通过低能 垂直离子注入制备P-区411。 为了进一步控制注入效率， 通过N-型掺杂物带角度的离子注 入制备 N- 区 410。在一定角度下注入 N- 掺杂物， 使 N- 区宽度 WN比 P- 区宽度 WP略宽。使 用一个掩膜和垂直离子注入， 制备 P- 区 411。因此， P- 区 411 被局限在顶部 P- 层的区域， 顶部 P- 层通过掩膜裸露出来。还可选择， 通过垂直离子注入制备 N- 区 410， 然后进行扩散 工艺。N- 型掺杂物将扩散并延。
39、伸 N- 区 410 的宽度 WN。此后， 利用同一个掩膜， 通过垂直离 子注入制备 P- 区 411。 0057 本发明的其他方面还提出可以利用两个掩膜制备 N- 区 410 和 P- 区 411。通过垂 直离子注入 N- 型掺杂物， 与第一掩膜相结合， 制备 N- 区 410。通过垂直离子注入 P- 型掺杂 物， 与第二掩膜相结合， 制备 P- 区 411。第二掩膜的开口要小于第一掩膜的开口， 从而确保 N- 区的宽度大于 P- 区的宽度。 0058 N-区410和P-区411形成之后， 在器件400的顶面上方形成一个导电接触层412。 导电接触层应与导电材料 414、 顶部 P- 层 4。
40、09 和 P- 区 411 相接触。另外， 底部接头 405 形 成在缓冲层 406 的底面上。 0059 图 5A-5F 表示依据本发明的各个方面， 除去导电接触层后的沟槽二极管顶面的俯 视图。在每个俯视图中， N- 区 511 的边界用虚线表示， 是为了说明 N- 区 511 形成在器件的 顶面下方。 0060 图 5A 表示器件 500 的俯视图， 器件 500 与图 2A 所示的器件 200 基本类似。如图 所示， N- 区 510 的宽度大于 P- 区 511。另外， 这两个区都是平行于沟槽 515 的连续条形。 说 明 书 CN 104009068 A 9 7/7 页 10 006。
41、1 图 5B 表示器件 501 的俯视图， 器件 501 与图 2B 所示的器件 201 基本类似。如图 所示， N- 区 510 和 P- 区 511 都在沟槽 515 附近。这两个区都是平行于沟槽 515 的连续条 形。 0062 图 5C 表示依据本发明的其他方面， 器件 502 的俯视图。器件 502 除了 P- 区 511 和 N- 区 510 作为一系列独立的岛形成， 而不是平行于沟槽 512 的连续条形之外， 其他都与 器件 501 基本类似。 0063 图5D表示本发明的其他方面， 器件503的俯视图。 器件503除了P-区511和N-区 510 垂直于沟槽 515 的条形之外。
42、， 其他都与器件 500 基本类似。N- 区 510 和 P- 区 511 波形 宽度都穿过沟槽 515 之间的整个台面结构延伸。然而， N- 区 510 的长度等于或大于 P- 区 511 的长度。 0064 图 5E-5F 表示本发明的其他方面提出了封闭式晶胞结构。在封闭式晶胞结构中， 配置沟槽 515 每隔一定间隔相互交叉。如图 5E 所示， 器件 504 具有沟槽， 交叉形成方形封 闭式晶胞结构。依据本发明的其他方面， P- 区 511 和 N- 区 510 以岛的形式， 形成在每个封 闭式晶胞中心。在图 5F 中， 器件结构 504 除了沟槽 515 交叉形成六角形封闭式晶胞结构 之。
43、外， 其他都与器件 504 基本类似。 0065 尽管以上是本发明的较佳实施例的完整说明， 但是也有可能使用各种可选、 修正 和等效方案。 因此， 本发明的范围不应局限于以上说明， 而应由所附的权利要求书及其全部 等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。 任何可选件 （无论首选与否） ， 都可与其他任何可选件 （无论首选与否） 组合。在以下权利要 求中， 除非特别声明， 否则不定冠词 “一个” 或 “一种” 都指下文内容中的一个或多个项目的 数量。除非在指定的权利要求中用 “意思是” 特别指出， 否则所附的权利要求书应认为是包 括意义及功能的限制。 说 明。
44、 书 CN 104009068 A 10 1/17 页 11 图 1A 说 明 书 附 图 CN 104009068 A 11 2/17 页 12 图 1B 说 明 书 附 图 CN 104009068 A 12 3/17 页 13 图 2A 说 明 书 附 图 CN 104009068 A 13 4/17 页 14 图 2B 图 3A 说 明 书 附 图 CN 104009068 A 14 5/17 页 15 图 3B 图 3C 说 明 书 附 图 CN 104009068 A 15 6/17 页 16 图 3D 图 4A 说 明 书 附 图 CN 104009068 A 16 7/17 页。
45、 17 图 4B 图 4C 说 明 书 附 图 CN 104009068 A 17 8/17 页 18 图 4D 图 4E 说 明 书 附 图 CN 104009068 A 18 9/17 页 19 图 5A 说 明 书 附 图 CN 104009068 A 19 10/17 页 20 图 5B 说 明 书 附 图 CN 104009068 A 20 11/17 页 21 图 5C 说 明 书 附 图 CN 104009068 A 21 12/17 页 22 图 5D 说 明 书 附 图 CN 104009068 A 22 13/17 页 23 图 5E 说 明 书 附 图 CN 104009068 A 23 14/17 页 24 图 5F 说 明 书 附 图 CN 104009068 A 24 15/17 页 25 图 6A 说 明 书 附 图 CN 104009068 A 25 16/17 页 26 图 6B 说 明 书 附 图 CN 104009068 A 26 17/17 页 27 图 6C 图 6D 说 明 书 附 图 CN 104009068 A 27 。