利用存储的比特流产生在屏 显示信息的装置和方法本发明涉及一种方法和装置，它使用存储的比特流产生在屏显示
(OSD)信息。更具体地说，本发明涉及一种方法和装置，它提取多
个存储的“字符比特流”并将其串接以构成表示一屏OSD信息的有效
的OSD信息比特流。
在屏显示信息在消费电子产品中起着很重要的作用，它能为用户提
供交互性信息从而指导用户使用和配置产品。随着数字视频技术的不断
发展，要求与各种商用数字视频解码器兼容的OSD信息的产生成为日
益重要的问题。这些解码器通常的设计都是利用特定格式解码比特流，
比如ISO/IEC-1国际标准11172(1991)(通常称为MPEG-1格式)
和13818(1995)(通常称为MPEG-2格式)。
虽然MPEG标准规定了用于产生符合MPEG的(MPEG-
compliant)比特流的总体编码的方法论和体系，但也允许多种变体，
因此它可支持的应用范围很广，比如桌上视频出版、视频会议、数字存
储媒体和电视广播。
事实上，MPEG并未限定生成一有效比特流所需的特定算法。因
此MPEG编码器设计者们在完善和实现他们自己的MPEG特定算法时
被赋予很大灵活性。
这种灵活性促成了各种MPEG特定算法的完善和实现。然而所有
MPEG编码器的设计者们的一个共同目的就是设计一种MPEG特定算
法，该算法能在规定的比特率和操作延迟限制范围内运作。为此，在进
行图象的编码之前，MPEG特定算法必须先执行一平衡许多因素的复
杂过程，比如编码模式确定、画面类型、速率控制、量化尺度的粗细程
度、运动估算、可定标性、失真检测、场景剪裁效果和宏块中信号特性。
在事先未知待编码的图象特性时，编码器必须花费许多计算周期来确定
各种参数的最佳值，从而恰当编码图象。
在OSD信息产生场合，一帧OSD信息通常采用与其它图象一样的
方式被编码而无需特殊处理。然而与其它图象不同，OSD信息含有重
复使用的元素，即字体符号(字母、数字和其它特殊符号)的基本集。
对输入图象特性的先期了解能用来提高一帧OSD信息的编码方法的效
率。因此需要一种方法和一种装置，通过探索OSD信息的重复特性而
产生一帧OSD信息的有效比特流。
本发明涉及一种装置和一种相应的方法，能从多个存储的字符比特
流构成一有效的OSD信息比特流。
更具体说，按照本发明，一套OSD字体的每个字符首先被定标成
一固定尺寸的块，例如一个块尺寸为16×16象素。因此每个OSD字
符都被框在一个块尺寸中，块的尺寸小于或等于MPEG特定解码器所
用的宏块尺寸。利用内部宏块编码系统，每个字符接着被编码成符合
MPEG的比特流。代表每个字符的“字符比特流”被存储在一存储媒体
中。当需要对一帧OSD信息编码时，只需从存储媒体中读出该字符比
特流，并将其串接而形成代表该帧OSD信息的有效的MPEG比特流。
本发明的这些和其它方面将参照附图加以描述。
在下列图中：
图1是编解码系统框图，该系统包括符合本发明一个方面的一个比
特流产生器；
图2是个框图，它揭示了编码器细节，该编码器用于将一套OSD
字体符号编码成多个存储的字符比特流；及
图3是个流程图，它举例说明根据多个存储的字符比特流构成一有
效OSD信息比特流的方法。
图1所示为编码器/解码器系统100的框图。编解码系统包括一个比
特流产生器110，输入/输出(I/O)装置160和一个视频解码器170。
本发明的以下描述符合MPEG标准。然而本领域的技术人员将意
识到本发明亦能应用于或适用于其它编解码系统，完成其它类型的编码
/解码格式。
在该优选实施例中，比特流产生器包括一台通用计算机，它具有一
中央处理单元(CPU)120，还包括一存储器140，一只读存储器
(ROM)130，一字符定标器145和一编码器150，该编码器150产
生多个编码的视频比特流并传递给一视频解码器170。编码器150和字
符定标器155能以分离的物理装置方式实现，或以从存储器130调用出
算法、由CPU120执行的方式实现。
该视频解码器170耦合到比特流产生器110，并通过通信系统(比
如传输信道190)接收多个编码比特流。编码比特流包含输入给编码器
的多个图象的编码表示。接着视频解码器将编码的比特流解码，从而产
生多个解码图象180。
该比特流产生器110耦合到多个输入和输出装置160，比如键盘、
鼠标、调制解调器、摄像机、视频监视器、或含有但不止限于硬盘驱动
器或光盘驱动器的存储装置。输入装置的作用是给比特流产生器提供输
入，从而生成编码的视频比特流，或将编码视频比特流从ROM130或
其它存储装置(未示出)中提取出来。
更准确地说，首先要将一套OSD字体符号以图象形式提供给比特
流产生器110，或在“脱机”过程中作为从键盘输入的一套信息而被键
入。这套OSD字体中的每个字符由字符定标器155定标成固定的块尺
寸。在该优选实施例中，每个OSD字符被定标成一个宏块的尺寸，即
符合MPEG标准的16×16象素的块尺寸。因为许多参数(象编码模
式和量化尺度)都能在宏块级选择，如果必要的话，在编码一帧OSD
信息期间，允许编码器调节每个宏块的参数，这样的定标步骤有很大的
灵活性。
一旦OSD字体符号被编码，它们就以字符比特流形式被存储在存
储媒体(比如ROM130)中。然而本领域的技术人员将会意识到字符
比特流亦能存储在其它存储媒体上，比如随机访问存储器(RAM)、
硬盘驱动器或光盘驱动器。每个OSD字符都由一字符比特流单独表示，
使得它们的每个都能被独立地提取并串接而形成一OSD信息比特流。
接着，如果一屏OSD信息需要编码成OSD信息比特流，则该OSD
信息就以一帧OSD信息形式提供给比特流产生器，或在“脱机”过程
中作为从键盘输入的一套信息被键入。比特流产生器识别该OSD信息
中的OSD字符，并将对应的字符比特流从ROM130中提取出来，构成
符合MPEG的OSD信息比特流。
图2框图描述了视频编码器220的简化结构，该编码器用于将一套
OSD字体字符210编码成多个字符比特流2321-232n。字符比特流被
存储在存储媒体230中。
视频编码器220是一简化的符合MPEG的视频编码器，它用于编
码在通路215上输入的图象，以便在通路235上产生比特流。在优选实
施例中，输入图象或画面含有多个OSD字符2121-212n，其中每个字
符被框在一宏块中。一旦编码器确定了每个画面所用的画面类型(I、
P、B)，运动估算和补偿部分222构成一个运动补偿预测(预测图象)
227。利用减法器250，用当前宏块中的通路215上的输入图象减去预
测图象，形成一错误信号或预测残留。只要通过传送产生图象预测所需
的信息和这些预测的错误所需的信息，预测残留的形成便去除输入图象
中的冗余信息。
为了进一步降低比特率，利用离散余弦变换(DCT)部分221对
每个宏块的预测残留进行变换。依据MPEG标准，每个宏块包含四
(4)个亮度块和两个色差块(一个Cr块和一个Cb块)，其中每个
块被定义为八(8)乘八(8)的抽样矩阵。DCT部分221针对预测
残留信号的每个块做一前向离散余弦变换处理，生成八(8)乘八(8)
的DCT系数块。该8×8块的左上端系数称为“DC系数”，而其余
系数称为“AC系数”。
所得的8×8的DCT系数块结果由量化器223接收，DCT系数就
在此被量化。利用一套量化间隔值对DCT系数进行划分并将落在相应
范围内的值都进行舍入而成整数，从而该量化处理降低了DCT系数的
精度性。对每个DCT系数可以利用各种判据如可视加权量化、频率加
权量化等等分别设定其量化值。
因为OSD字符包含鲜明的边缘并且要静止显示，所以编码时要选
用小的量化值。在该优选实施例中，量化值设定为四(4)。然而每个
OSD字符亦可根据字符的复杂性，采用不同的量化值进行编码。量化处
理是一关键操作，并经常用作为控制编码器的工具，使编码器输出与已
知比特率一致(速率控制)。
接着，所得的量化过的8×8的DCT系数块由可变长编码(VLC)
和缓存器部分224接收。利用可变长编码和游程编码，VLC和缓存器
部分对量化的DCT系数串和每个宏块的所有辅助信息(side-
information)(比如宏块类型和运动矢量)进行编码。
然而，采用不同画面类型和可变长编码的结果是整个比特率是变化
的。也就是说，对每个画面编码所用的比特数量从上一个画面到下一个
画面是会发生变化的。在采用固定速率信道的应用中，VLC和缓存器
部分采用“先入先出”(FIFO)缓存器来使编码器输出速率与信道速
率一致以便使比特率平稳。这样，FIFO缓存器的输出信号就是通道215
上输入图象的一个压缩表示，并在该通道上被送往一存储媒体230或一
电信信道(未示出)。
MPEG编码器还包含一调节器225来预防视频解码器170(图1)
中的比特溢出和下溢现象。更具体说，按照画面速率确定的正常间隔，
图1所示的视频解码器170将从其输入缓存器(未示出)中瞬时取出下
一画面的所有比特。如果在输入存储器中的比特太少或太多，就视为错
误现象。这样，调节器225监视VLC和存储器部分224的存储器状态，
来控制编码器产生的比特数量，从而预防视频编码器中的比特溢出和下
溢现象。用来控制编码器产生的比特数量的一种方法是改变量化间隔，
即加大量化间隔从而减少比特数量，反之亦然。
最后，量化过的8×8的DCT系数块由称为“内置解码器”的解
码器226进行反量化和变换。解码器226用来反演量化处理和DCT处
理，产生解码过的错误信号。于是利用加法器260将该错误信号与来自
运动估值和补偿部分222的预测信号相加以产生一解码过的参考画面。
一般说来，如果要解码一I帧或一P帧，就要将其存储在部分222中以
取代最老的存储参考画面。
虽然本发明是参照标准的符合MPEG的视频编码器来描述的，但
是简化的编码器能用来进一步简化和加速对OSD字符编码的方法。为
了说明，运动估值和补偿部分222、解码器226和调节器225都被省去。
在编码OSD字符时，每个宏块都依据内部宏块编码系统编码。因此，
不必进行运动估值和补偿，也就省去了用解码器226生成解码参考画面
的必要。
最后，由于OSD字符事先被内部编码，所以每个字符比特流的大
小在构造一OSD信息比特流之前就已知。因此，OSD信息比特流的全
部比特数在比特流被构成前就可确定，从而省去了使用调节器225的必
要。OSD信息的重复性允许比特流发生器使用一有效和简化的编码器
来编码OSD信息，产生MPEG系列OSD信息比特流。
图3说明了能根据多个存储字符比特流来构造一有效OSD信息比
特流的方法300。方法300将OSD字符编码为多个字符比特流，这些
字符比特流有选择地从一存储媒体中读取，并构造成一符合MPEG的
OSD信息比特流。
参照图3，方法300始于步骤310，进行到步骤320，在这里将一
套OSD字体的每个字符定标成一固定尺寸的方块。优选块尺寸是具有
16×16象素尺寸的标准宏块。
在步骤330，将一套OSD字体的每个字符编码成一字符比特流。
因为OSD字符经常含有鲜明的边缘，所以方法300采用一相对小的量
化间隔即四(4)，利用内部宏块编码模式以精确编码每个字符。该量
化间隔使得OSD信息在用视频解码器解码后能无明显失真地被显示。
然而OSD字符亦能根据每个字符的复杂性而采用不同的量化间隔编
码、或只是以变化的尺寸提供每个字符比特流。此灵活性使得比特流发
生器能构造出符合指定比特率的OSD信息比特流。
在步骤340，将字符比特流存储在一存储媒体上，比如是一个ROM
或一个磁盘。因为OSD字符保持不变，所以存储的字符比特流能被有
选择地提取，构造成一OSD信息比特流。
在步骤350，方法300确定是否需要构造一OSD信息比特流。如
果查询的应答为否定，方法300进入步骤390，这时该方法结束。步骤
320-340可作为一脱机进程而实现，字符比特流在此产生并存储以备
后用。如果步骤350处的查询应答为肯定，方法300进入到步骤360，
在此处从存储媒体读出字符比特流。
在步骤360，方法300识别OSD信息的字符，并从存储媒体中有
选择地取出相应的字符比特流。方法300能从输入图象中、或作为从键
盘去往比特流发生器的一套输入中识别出OSD信息字符。
在步骤370，方法300将提取出来的字符比特流串接成代表该OSD
信息的一符合MPEG的OSD信息比特流。而且在每个字符比特流前插
入一“段开始码”来指示每段的开始。一个段包括以光栅扫描为序的整
数个数的宏块。画面中一个段的最小尺寸为一个宏块。因为DC系数总
是与前一块的DC系数相关，所以在每个宏块之间加一个段开始码以表
示这一相关作用。因为当每个OSD字符被编码成一单独的字符比特流
时，它们之间并不相关，所以段开始码可以防止视频解码器在解码OSD
信息比特流的DC系数时不正确地加上任何相关性。也就是说，每个
OSD字符最初被编码成字符比特流时无任何相关性。然而因为OSD信
息比特流能被任何符合MPEG的解码器解码，所以当编码进程中没有
加上相关性时，段开始码用于防止编码器对DC系数加上相关性。
在步骤380，方法300使串接比特流与符合MPEG的比特流相一
致。因为OSD信息比特流由多个内部编码的宏块构成，而所有编码参
数事先已知，所以方法300将其它MPEG特有信息插入到OSD信息比
特流中，使比特流符合MPEG标准。MPEG特有信息包括一序列标
题、画面组标题、画面标题、各种扩展和一序列尾，这些都能事先生成。
然而，参数“vbv-延迟”的变化需取决于特定OSD信息。MPEG
标准定义了缓存系统的抽象模型，即视频缓存器验证器(VBV)，用
来限制一已知画面所用比特数可变化的最大范围。该VBV是一虚拟解
码器，它最初是空的并从概念上与编码器的输出相连。该VBV有一输
入缓存器，被称为VBV缓存器，在由视频比特流中参数或字段“vbv-
延迟”所定义的时间里，它被解码的比特流填充。这样可保证能用一已
知大小的缓存器来对一编码的比特流进行解码。因为每个字符比特流的
大小已知，所以该vbv-延迟很容易根据OSD信息比特流计算出来，即
将每个字符编码所用的比特数与相关的附加比特相加。一旦必要的
MPEG特有信息被加在OSD信息比特流上，方法300就结束于步骤
390。
就此已说明并描述了根据多个存储字符比特流构成一有效OSD信
息比特流的一种新颖方法和装置。该主题发明的许多变更、修改、变化
以及其它的利用和应用，对于在研究了本说明和揭示以上实施例的附图
后的该领域的技术人员而言，是很明了的。所有这些不脱离本发明精髓
和范围的变更、修改、变化以及其它的利用和应用，都被认定为本发明
所包含，且都将限制在下述的权利要求中。
权利要求书
1.一种用于构成表示一OSD信息的在屏显示(.OSD)信息比特流
的方法，它包括下面的步骤：
将一套OSD字体的每个字符定标成固定的块尺寸以产生一套定标
的OSD字符；
将每个所说的定标的OSD字符编码成为上述多个字符比特流中的
一个；以及
将所说的多个字符比特流存储到存储媒体中；
从存储媒体读取代表OSD信息的多个字符比特流；及
将所说的多个字符比特流串接成一OSD信息比特流。
2.如权利要求1要求的方法，还包括下面的步骤：
在每个所说的多个字符比特流前插入一个段开始码。
3.如权利要求1要求的方法，其特征在于所说的OSD信息字符比特
流是符合MPEG的。
4.如权利要求3要求的方法，其特征在于所说的存储媒体为只读存
储器(ROM)。
5.如权利要求3的方法，其特征在于所说的固定块的尺寸为一宏
块。
6.一种为多个OSD字符产生字符比特流的方法，它包括下面的步
骤：
将每个OSD字符定标成固定块尺寸以生成一套定标的OSD字符；
及
将每个所说的定标过的OSD字符编码成一个字符比特流。
7.如权利要求6要求的方法，还包括下面的步骤：
将每个字符比特流存储在一存储媒体中。
8.如权利要求7要求的方法，其特征在于所说的存储媒体为只读存
储器(ROM)。
9.如权利要求6要求的方法，其特征在于所说的固定尺寸块为一宏
块。
10.存储在存储媒体中的一OSD信息比特流，包括：
多个字符比特流；及
多个段开始码，其中每个所说的多个字符比特流之前都放置了一个
所说的多个段开始码。
11.如权利要求10要求的比特流，其特征在于所说的段开始码是符
合MPEG标准的。
12.一种用于产生一OSD信息比特流的装置，它包括：
一存储媒体；
一编码器，它耦合到所说的存储媒体，用于将多个OSD字符编码
成多个字符比特流，其中所说的多个字符比特流存放在所说的存储媒体
中；及
一中央处理单元(CPU)，它耦合到所说的存储媒体，用于从所
说的存储媒体有选择地读取所说的多个字符比特流，其中所说的CPU
将所说的多个字符比特流串接成OSD信息比特流；
一字符定标器，它耦合于所说的编码器，用于在所说的多个OSD
字符被编码前，将每个所说的多个OSD字符定标成一固定的块尺寸。
13.如权利要求12要求的装置，还包括一存储器，它耦合于所说的
CPU，其中所说的编码器是由所说的CPU执行存储在存储器中的算法
而实现的。
14.如权利要求12要求的装置，其特征在于所说的存储媒体为一只
读存储器(ROM)。
15.如权利要求12要求的装置，其特征在于所说的编码器为一
MPEG系列的编码器。
17.如权利要求15要求的装置，其特征在于所说的固定的块尺寸为
一宏块。
18.如权利要求12要求的装置，其特征在于所说的字符定标器是由
所说的CPU执行存储在存储器中的算法实现的。
19.一种用于产生一OSD信息比特流的装置，它包括：
一存储媒体；
一编码器，它耦合到所说的存储媒体并具有一量化器，用于将多个
OSD字符编码成多个字符比特流，其中所说的多个字符比特流被存放在
所说的存储媒体中；及
一中央处理单元(CPU)，它耦合到所说的存储媒体，用于从所
说的存储媒体有选择地读取所说的多个字符比特流，其中所说的CPU
将所说的多个字符比特流串接成OSD信息比特流。
20.一种将一在屏显示(OSD)信号和一非在屏显示(OSD)编码
为同样类型的输出格式的方法，包括下面的步骤：
区分所说的OSD输入和所说的非OSD输入；
通过从存储媒体读取表示所说OSD输入的每个字符的多个字符比
特流，从而按第一种方法编码所说的OSD输入，并将所说的多个字符
比特流串接成一OSD信息比特流输出；及
按第二种方法将所说的非OSD输入编码成一输出，所说的第二种
方法不同于所说的第一种方法。
21.如权利要求20要求的方法，其特征在于所说的输出格式符合
MPEG。
22.一种用于将一在屏显示(OSD)信号和一非在屏显示(OSD)
编码为同样类型的输出格式的装置，它包括：
一存储媒体；
一编码器，它耦合到所说的存储媒体，用于通过从所说的存储媒体
读取表示所说OSD输入的每个字符的多个字符比特流，从而将所说的
OSD输入按第一种方法编码，所说的编码器将所说的多个字符比特流串
接成一OSD信息比特流输出；及
所说的编码器按第二种方法将所说的非OSD输入编码成一输出，
所说的第二种方法不同于所说的第一种方法。
23.如权利要求22要求的方法，其特征在于所说的输出格式符合
MPEG。