栅极驱动电路.pdf

《栅极驱动电路.pdf》由会员分享，可在线阅读，更多相关《栅极驱动电路.pdf（19页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102801407 A (43)申请公布日 2012.11.28 CN 102801407 A *CN102801407A* (21)申请号 201210166003.3 (22)申请日 2012.05.25 2011-117759 2011.05.26 JP H03K 17/567(2006.01) H03K 17/687(2006.01) (71)申请人 三垦电气株式会社 地址 日本埼玉县 (72)发明人 佐佐木一树 (74)专利代理机构 北京三友知识产权代理有限 公司 11127 代理人 李辉 黄纶伟 (54) 发明名称 栅极驱动电路 (57) 摘要 本发明提供。

2、一种栅极驱动电路， 其具有控制 电源 （12） 、 具备一次绕组和二次绕组的变压器 （8） 、 第 1 开关元件 （21） 、 第 2 开关元件 （14） 、 整流 元件 （15） 、 电容元件 （20） ， 第 1 开关元件 （21） 连 接于控制电源 （12） 与上述一次绕组的一端之间， 第 2 开关元件 （14） 连接于上述一次绕组的另一 端， 整流元件 （15） 的两端与上述一次绕组的两端 并联连接， 电容元件 （20） 的一端与上述一次绕组 的一端或另一端连接， 在第1开关元件 （21） 和第2 开关元件 （14） 中的一方导通时， 由控制电源 （12） 对电容元件 （20） 充电，。

3、 并且在第 1 开关元件 （21） 和第 2 开关元件 （14） 中的另一方导通时， 电容元 件 （20） 放电。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 8 页 附图 9 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 8 页 附图 9 页 1/1 页 2 1. 一种栅极驱动电路， 其特征在于具有 ： 控制电源、 具备一次绕组和二次绕组的变压器、 第1开关元件、 第2开关元件、 整流元件 以及电容元件， 上述第 1 开关元件连接于上述控制电源与上述一次绕组的一端之间， 上述第 2 开关元件与上述一次绕组的另一端连接，。

4、 上述整流元件的两端与上述一次绕组的两端并联连接， 上述电容元件的一端与上述一次绕组的一端或另一端连接， 在上述第 1 开关元件和第 2 开关元件中的一方导通时， 上述电容元件通过上述控制电 源进行充电， 且在上述第1开关元件和第2开关元件中的另一方导通时， 上述电容元件进行 放电。 2. 根据权利要求 1 所述的栅极驱动电路， 其特征在于， 该栅极驱动电路具有接收电路， 该接收电路按照在上述一次绕组流过的电流的上升沿 和下降沿检测在上述二次绕组产生的绕组电压， 上述接收电路按照上述绕组电压输出控制脉冲信号。 3.根据权利要求1或2所述的栅极驱动电路， 其特征在于， 上述电容元件的一端与上述 。

5、一次绕组的一端连接。 4.根据权利要求1或2所述的栅极驱动电路， 其特征在于， 上述电容元件的一端与上述 一次绕组的另一端连接。 5.根据权利要求1至4中任意一项所述的栅极驱动电路， 其特征在于， 上述电容元件的 另一端接地。 6.根据权利要求1至4中任意一项所述的栅极驱动电路， 其特征在于， 上述电容元件的 另一端与上述控制电源连接。 7.根据权利要求1至6中任意一项所述的栅极驱动电路， 其特征在于， 上述电容元件被 构成为， 在该电容元件通过上述控制电源进行充电时， 经由上述一次绕组进行充电， 且在该 电容元件进行放电时， 不经由上述一次绕组进行放电， 或者， 在该电容元件通过上述控制电 。

6、源进行充电时， 不经由上述一次绕组进行充电， 且在该电容元件进行放电时， 经由上述一次 绕组进行放电。 8.根据权利要求1至6中任意一项所述的栅极驱动电路， 其特征在于， 上述电容元件被 构成为， 在该电容元件进行放电时， 经由上述一次绕组进行放电。 9.根据权利要求1至6中任意一项所述的栅极驱动电路， 其特征在于， 上述电容元件被 构成为， 在该电容元件通过上述控制电源进行充电时， 经由上述一次绕组进行充电。 权 利 要 求 书 CN 102801407 A 2 1/8 页 3 栅极驱动电路 技术领域 0001 本发明涉及半导体开关元件的栅极驱动电路， 尤其涉及降低功耗的栅极驱动电 路。 背。

7、景技术 0002 以往使用的电子装置使半导体开关元件导通 / 截止， 控制提供给负载的电压、 电 流。图 1 示出作为现有技术的电子装置， 其针对日本特开平 7-226664 号公报 （专利文献 1） 公开的驱动电路的结构做出若干变更， 驱动三相交流电动机。 0003 简单说明图 1 所示的电子装置的构成。该电子装置连接有三相交流电动机作为负 载4， 图1示出了三相中的一相。 即， 驱动三相交流电动机的情况下， 对图1所示的电子装置 使用三相 （通常称作逆变器装置等） 。作为一个相的单元 1 在负载驱动用电源 9 与接地点 10 之间串联连接上臂的半导体开关元件 2（带续流二极管的 IGBT（。

8、Insulated Gate Bipolar Transistor） ） 和下臂的半导体开关元件 3（带续流二极管的 IGBT） ， 其连接点与负载 4 的一 端连接。负载 4 是与连接于相当于单元 1 的其他 2 相单元的负载 4 进行 Y 连线或 连线 来使用的。上臂半导体开关元件 2 与下臂半导体开关元件 3 分别具备同样构成的栅极驱动 电路。在各栅极驱动电路具备发送电路 5（5 ） 、 接收电路 6（6 ） 、 栅极驱动电路 7（7 ） ， 发 送电路 5（5 ） 的信号经由变压器 8（8 ） 传输给接收电路 6（6 ） 。控制电源 11（11 ） 与 接收电路 6（6 ） 和栅极驱动。

9、电路 7（7 ） 连接。 0004 发送电路 5（5 ） 连接于控制电源 12（12 ） 与接地点 13（与接地点 10 绝缘） 之间， 在控制电源 12（12 ） 与接地点 13 之间串联连接有变压器 8（8 ） 、 NMOS 晶体管 14（14 ） 。 NMOS 晶体管 14（14 ） 的栅极端子与 AND 电路 17（17 ） 的输出端子连接， 该 AND 电路 17 （17 ） 的输入端子连接有 IN 信号 （IN 信号） 输入端子 （控制输入信号端子） 和脉冲信号电 路 16（16 ） 的输出端子。 0005 因此， 在 IN（IN ） 信号 （控制输入信号） 为有源状态时， 脉冲信。

10、号从脉冲信号电路 16（16 ） 经由 AND 电路 17（17 ） 输入到 NMOS 晶体管 14（14 ） 的栅极端子。在从脉冲信 号电路 16（16 ） 向 NMOS 晶体管 14（14 ） 的栅极端子输入了脉冲信号时， NMOS 晶体管 14 （14 ） 被进行导通、 截止驱动， 对变压器 8（8 ） 的一次绕组施加基于上述脉冲信号的电压。 并且， 二极管 （整流元件） 15（15 ） 是为使在变压器 8（8 ） 的一次绕组产生的逆电压以循 环电流的形式流动来抑制过电压的产生而连接的。 0006 变压器 8（8 ） 的二次绕组会被激发起与一次绕组成正比的电压， 因此接收电路 6 （6 。

11、） 以该电压作为触发信号生成栅极驱动信号。来自接收电路 6（6 ） 的栅极驱动信号在 栅极驱动电路 7（7 ） 被放大信号后对半导体开关元件 2（3） 进行导通、 截止驱动。 0007 图 2 表示经由变压器 8（8 ） 将发送电路 5（5 ） 的信号传输给接收电路 6（6 ） 的图 1 所示的半导体开关元件 2（3） 的栅极驱动电路。其中， 上臂半导体开关元件 2 与下 臂半导体开关元件3的栅极驱动电路是相同构成， 因此， 例如从图1中仅取出上臂就成为图 2。另外， 图 2 中， 将 IN 信号的输入端子 IN、 脉冲信号电路 16、 AND 电路 17 概括表示为脉冲 说 明 书 CN 1。

12、02801407 A 3 2/8 页 4 信号电路 18。进而， 将接收电路 6、 栅极驱动电路 7、 半导体开关元件 2、 负载 4、 负载驱动用 电源 9、 控制电源 11、 接地点 10 概括表示为负载 19。该图 2 示出了与本发明相关的现有技 术的主要部分。 0008 图 3 是说明图 2 所示的电路的动作的波形图。脉冲信号电路 18 如图 3 中 “脉冲信 号电路 18 的输出信号” 所示输出连续的矩形波脉冲。在 “IN 信号” 为高电平时， 根据图 1 可 知 AND 电路 17 使得来自脉冲信号电路 16 的脉冲信号通过， 驱动 NMOS 晶体管 14。如图 3 所 示， 在 。

13、“IN 信号” 为高电平且 “脉冲信号” 为高电平时， NMOS 晶体管 14 导通， 对变压器 8 施 加电压而流过电流。这种情况下， 对应于 “变压器 8 的电流” 的上升沿而在 “变压器 8 的电 压” 产生正电压， 对应于 “变压器 8 的电流” 的下降沿而在 “变压器 8 的电压” 产生负电压。 变压器的二次侧的接收电路 6 和栅极驱动器 7 仅被 “变压器 8 的电压” 为正时的信号驱动， 如图 3 最下级的 “IGBT 栅极 / 源极间电压” 所示， 提供使半导体开关元件 2 导通的栅极驱动 信号。 0009 【专利文献 1】 日本特开平 7-226664 号公报 0010 关于。

14、上述现有技术的栅极驱动电路， 在NMOS晶体管14从开放切换为导通状态时， 在变压器 8 产生的正电压作为接收电路的触发信号被传输， 半导体开关元件 2 导通。此时， 在脉冲信号电路 16 的输出为高电平的期间内， NMOS 晶体管 14 处于导通状态， 电流持续流 过变压器 8 和 NMOS 晶体管 14。然而， 通过变压器 8 向接收电路 6 传递触发信号仅在 NMOS 晶体管 14 从开放切换为导通状态的瞬间起很短的时间内进行， 因此接下来在脉冲信号电 路 16 的输出处于高电平的期间内会流过无效电流。如上， 现有技术的栅极驱动电路存在流 过无效电流， 消耗无效功率的问题。 发明内容 0。

15、011 本发明的目的在于， 鉴于上述问题点， 提供一种不会流过无效的电流， 能降低功耗 的栅极驱动电路。 0012 本发明的栅极驱动电路， 其特征在于具有 ： 控制电源、 具备一次绕组和二次绕组的 变压器、 第 1 开关元件、 第 2 开关元件、 整流元件以及电容元件， 上述第 1 开关元件连接于 上述控制电源与上述一次绕组的一端之间， 上述第 2 开关元件与上述一次绕组的另一端连 接， 上述整流元件的两端与上述一次绕组的两端并联连接， 上述电容元件的一端与上述一 次绕组的一端或另一端连接， 在上述第1开关元件和第2开关元件中的一方导通时， 上述电 容元件通过上述控制电源来进行充电， 且在上述。

16、第 1 开关元件和第 2 开关元件中的另一方 导通时， 上述电容元件进行放电。 0013 另外， 本发明的栅极驱动电路的特征在于， 具有接收电路， 该接收电路按照在上述 一次绕组流过的电流的上升沿和下降沿检测在上述二次绕组产生的绕组电压， 上述接收电 路按照上述绕组电压输出控制脉冲信号。 0014 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件的一端与上述一次绕组 的一端连接。 0015 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件的一端与上述一次绕组 的另一端连接。 0016 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件的另一端接地。 说 明 书 CN 10280。

17、1407 A 4 3/8 页 5 0017 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件的另一端与上述控制电 源连接。 0018 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件在通过上述控制电源来 进行充电时， 经由上述一次绕组而进行充电， 且该电容元件在进行放电时， 不经由上述一次 绕组而进行放电， 或者， 该电容元件在通过上述控制电源进行充电时， 不经由上述一次绕组 而进行充电， 且该电容元件在进行放电时， 经由上述一次绕组进行放电。 0019 另外， 本发明的栅极驱动电路的特征在于， 上述电容元件在进行放电时， 经由上述 一次绕组进行放电。 0020 另外， 本发明的栅。

18、极驱动电路的特征在于， 上述电容元件在通过上述控制电源进 行充电时， 经由上述一次绕组进行充电。 0021 根据本发明， 消除了在半导体开关元件的栅极驱动电路流动的无效电流， 能够提 升效率。 附图说明 0022 图 1 是表示半导体开关元件的现有技术中栅极驱动电路的构成的图。 0023 图 2 是表示图 1 的现有技术中栅极驱动电路的与本发明有关的主要部分的图。 0024 图 3 是说明现有技术中栅极驱动电路的动作的动作波形图。 0025 图 4 是表示本发明的栅极驱动电路的第 1 实施方式的电路构成的图。 0026 图5表示将本发明第1实施方式的栅极驱动电路应用于逆变器装置的应用电路构 成。

19、的图。 0027 图 6 是表示本发明的栅极驱动电路的接收电路的具体的一个构成例的图。 0028 图 7 是本发明的栅极驱动电路的动作说明图。 0029 图 8 是表示本发明的栅极驱动电路的第 2 实施方式的电路构成的图。 0030 图 9 是表示本发明的栅极驱动电路的第 3 实施方式的电路构成的图。 0031 图 10 是表示本发明的栅极驱动电路的第 3 实施方式的电路动作的图。 0032 图 11 是表示本发明的栅极驱动电路的第 4 实施方式的电路构成的图。 0033 符号说明 0034 1、 101 单元 ； 2、 3 半导体开关元件 ； 4、 19、 25 负载 ； 5、 5 、 22。

20、、 22发送电路 ； 6、 6 、 23、 23 接收电路 ； 7、 7 栅极驱动电路 ； 8、 8 变压器 ； 9 电源 ； 11、 11 、 12、 12 控制电源 ； 10、 13 接地点 ； 14、 14 NMOS 晶体管 ； 15、 15 二极管 （整流元件） ； 16、 16 、 18 脉冲信号电路 ； 17、 17 、 235AND电路 ； 20、 201203电容器 （电容元件） ； 21、 21 PMOS晶体管 ； 30逆变器电路 ； 220、 221 模块 （IC 化电路） ； 231JK 触发器 （JK-FF） ； 232、 233 单稳多谐振荡器 （MM） ； 234O。

21、R 电路 ； 236 定时器电路 ； 237RS 触发器 （RS-FF） ； A1、 A3、 A5、 A7 充电路径 ； A2、 A4、 A6、 A8 放电路径 具体实施方式 0035 下面参见附图具体说明本发明的实施方式。首先按照图 4 至图 7 说明本发明的具 体的一个实施方式， 然后按照图 8 至图 11 说明本发明的其他实施方式。 0036 （第 1 实施方式） 0037 图 4 是本发明的一个具体实施方式， 示出了对图 2 所示的现有技术改良后的栅极 说 明 书 CN 102801407 A 5 4/8 页 6 驱动电路。图 4 所示的电路构成例如示出了与上臂半导体开关元件 2（带续。

22、流二极管的 IGBT） 对应的栅极驱动电路， 具体是由图 5 所示的发送电路 22、 变压器 8、 接收电路 23、 栅极 驱动电路 7、 半导体开关元件 2、 负载 4 构成的。图 4 与图 2 同样地简要示出了图 5 所示的 半导体开关元件 2 的栅极驱动电路的构成。图 4 中， 以与图 2 相同的符号表示相同功能部 分和部件。与图 2 的现有技术的电路构成进行比较可知， 本第 1 实施方式的栅极驱动电路 中， 追加了电容器 （电容元件） 20 和 PMOS 晶体管 21， 负载 19 与负载 25 不同。如图 6 后述的 那样， 负载 25 中接收电路 23 的构成使用逻辑电路而得以数字。

23、化， 成为易于 IC 化的电路构 成。 0038 根据图 4 说明电路构成。在控制电源 12 与接地点 13 之间按顺序串联连接有 PMOS 晶体管 21、 变压器 8 的一次绕组、 NMOS 晶体管 14， 在变压器 8 的一次绕组的两端以从 NMOS 晶体管 14 到 PMOS 晶体管 21 为顺向的方式连接有二极管 15。另外， 在变压器 8 的二次绕组 的两端连接有负载 25。在 NMOS 晶体管 14 和 PMOS 晶体管 21 的栅极连接有脉冲信号电路 18 的输出端子， 通过脉冲信号电路 18 的脉冲信号而被驱动。而且在连接有 PMOS 晶体管 21 的漏极端子、 变压器8的一次。

24、绕组的一端以及二极管15的阴极端子的连接点连接有电容器 20 的一端， 电容器 20 的另一端与接地点 13 连接。 0039 图 5 表示连接有三相交流电动机的电子装置的一个相 （单元 101） 。单元 101 在电 源 9 与接地点 10 之间串联连接有半导体开关元件 2（上臂半导体开关元件） 与半导体开关 元件 3（下臂半导体开关元件） ， 该连接点为与负载 4 连接的输出端子。半导体开关元件 2、 3 使用带续流二极管的 IGBT， 在这些半导体开关元件 2 与半导体开关元件 3 各自的栅极驱 动电路应用了图 4 所示的栅极驱动电路。在负载 4 为三相交流电动机的情况下， 电子装置 构。

25、成为使用 3 组单元 101 输出三相交流的逆变器装置。 0040 图 5 中， 将图 4 所示的脉冲信号电路 18 作为脉冲信号电路 16、 AND 电路 17 的组合 而示出详细构成。即， 2 输入 AND 电路 17 的一个输入端子连接有 IN 信号输入端子， 另一个 输入端子连接有脉冲信号电路 16 的输出端子。而且在 AND 电路 17 的输出端子共通连接有 NMOS 晶体管 14 和 PMOS 晶体管 21 的栅极端子。由这些 NMOS 晶体管 14、 PMOS 晶体管 21、 二 极管 15、 电容器 20、 脉冲信号电路 16、 AND 电路 17 构成的发送电路 22 概括为。

26、模块 （IC 化电 路） 220， 从而能减小安装面积和占有容积。该模块 （IC 化电路） 220 连接于控制电源 12 与 接地点 13 之间， 其输出与变压器 8 的一次绕组连接。 0041 另外在图 5 中， 将图 4 所示的负载 25 作为接收电路 23、 栅极驱动电路 7、 控制电源 11、 半导体开关元件 2、 电源 9、 负载 4 的组合示出了详细构成。即， 变压器 8 的二次绕组的 两端与接收电路 23 的输入端子连接， 接收电路 23 的输出端子与栅极驱动电路 7 的输入端 子连接。另外， 栅极驱动电路 7 的输出端子与半导体开关元件 2 的栅极端子连接。而在接 收电路 23。

27、 和栅极驱动电路 7 连接有控制电源 11。如图 6 所示， 接收电路 23 的构成使用逻 辑电路而得以数字化， 成为易于实现 IC 化的电路构成。这些接收电路 23、 栅极驱动电路 7、 控制电源 11 概括为模块 （IC 化电路） 221 而能够减小安装面积和占有容积。 0042 半导体开关元件 3 的栅极侧也与半导体开关元件 2 同样地具有发送电路 22 （模 块 （IC 化电路） 220 ） 和由接收电路 23 、 栅极驱动电路 7 、 控制电源 11 构成的栅极驱动 电路 （模块 （IC 化电路） 221 ） 。具备这些栅极驱动电路的上下臂的半导体开关元件 2、 3 的 电路构成为单。

28、元101。 而且将3组这些单元101组装为输出三相交流的逆变器装置， 从而驱 说 明 书 CN 102801407 A 6 5/8 页 7 动作为负载 4 的三相交流电动机。单元 101 作为可更换的单位进行模块化， 从而能够成为 易于使用的构成。并且单元 101 不限于驱动三相交流电动机的结构， 通常既能够驱动三相 的负载， 也能通过使用2组单元101来输出单相交流， 此外还能将可变的直流输出装置组装 为 4 相以上的交流输出装置。 0043 图 6 示出了接收电路 23 的具体的一例， 其使用逻辑电路而得以数字化， 成为易于 实现 IC 化的电路构成。如图 6 所示， 接收电路 23 由 。

29、JK 触发器 （JK-FF） 231、 单稳多谐振荡 器 （MM） 232、 233、 OR 电路 234、 AND 电路 235、 定时器电路 236、 RS 触发器 （RS-FF） 237 构成。 0044 首先说明接收电路 23 的构成。JK-FF231 的时钟输入端子 C1 与变压器 8 的二次绕 组连接。而 JK-FF231 的输出端子 Q1 与单稳多谐振荡器 232 的输入端子连接， 反转了输出 端子 Q1 的逻辑的输出端子 -Q1 与单稳多谐振荡器 233 的输入端子连接。单稳多谐振荡器 232 的输出端子 Q2 与单稳多谐振荡器 233 的输出端子 Q3 与 OR 电路 234。

30、 的一个和另一个输 入端子连接， OR 电路 234 的输出端子输入到 RS-FF237 的置位输入端子 S。另外， 定时器电 路 236 中， 输出端子 Q5 与 RS-FF237 的复位端子 R1 连接， 复位端子 R2 与 OR 电路 234 的输 出端子连接， 时钟输入端子 C2 与 AND 电路 235 的输出端子连接。AND 电路 235 的一个输入 端子被输入有定时器计数器用的时钟信号 CLK， 另一个输入端子连接有 RS-FF237 的输出端 子 Q4。而 RS-FF237 的输出端子 Q4 与栅极驱动电路 7 连接。 0045 接着根据图 7 的波形说明接收电路 23 的动作。

31、。 0046 变压器 8 通过对 NMOS 晶体管 14 和 PMOS 晶体管 21 进行导通、 截止控制， 从而产生 与一次绕组电压成正比的二次绕组电压 （参见图 7 的 “变压器 8 的电压” ） 。在该变压器 8 的 二次绕组产生的电压被输入到图 6 所示的 JK-FF231 的时钟输入端子 C1 后， 如图 7 所示， 每 当被输入时，“JK-FF231 的输出端子 Q1 的信号” 反转。 0047 “JK-FF231 的输出端子 Q1” 被输入到单稳多谐振荡器 232 后， 单稳多谐振荡器 232 输出从输入信号的上升沿起规定期间内处于高电平的脉冲信号。而反转了 JK-FF231 的。

32、输 出端子 Q 的逻辑后的输出端子 -Q 的信号被输入到图 6 所示的单稳多谐振荡器 233 后， 单稳 多谐振荡器 233 输出从输入信号的上升沿起规定期间内处于高电平的脉冲信号。 0048 来自单稳多谐振荡器 232 的输出端子 Q2 和单稳多谐振荡器 233 的输出端子 Q3 的 信号被 OR 电路 234 获取逻辑和， 在 IN 信号处于高电平的期间内， 成为与脉冲信号电路 18 的矩形波脉冲信号的上升沿同步的脉冲信号。 0049 而且 OR 电路 234 的输出被输入到 RS-FF237 的置位输入端子 S。在从 OR 电路 234 向 RS-FF237 的置位输入端子 S 输入了脉。

33、冲信号时， 从 RS-FF237 的输出端子 Q4 输出高电平 信号。另一方面， RS-FF237 的复位端子 R1 被输入定时器电路 236 的输出， 因此定时器电路 236 向上计数， 脉冲信号从输出端子 Q5 输入到复位端子 R1， 此时 RS-FF237 的输出端子 Q4 被复位为低电平。 0050 定时器电路236在RS-FF237的输出端子Q4的信号处于高电平期间内， 经由AND电 路 235 被输入定时器计数器用时钟信号 CLK。然而， 从 OR 电路 234 输入到定时器电路 236 的复位端子R2的脉冲信号的间隔被设定为比定时器电路236的向上计数时间短， 因此定时 器电路 。

34、236 基于来自 OR 电路 234 的脉冲信号而被复位， 不会向上计数 （时刻 t1、 t2、 t3） 。因 此， 只要从 OR 电路 234 输出脉冲信号， RS-FF237 的输出就不会被复位而维持高电平。然而 在来自 OR 电路 234 的脉冲信号消失后， 定时器电路 236 在不被复位的情况下持续计数， 在 说 明 书 CN 102801407 A 7 6/8 页 8 成为向上计数时间到来的时刻 t4 时进行向上计数， 从输出端子 Q5 输出规定宽度的脉冲信 号。 0051 RS-FF237 被由定时器电路 236 向上计数的该脉冲信号而复位， 成为图 7 的最下级 所示的信号。RS。

35、-FF237 的输出信号被输出给栅极驱动电路 7， 成为驱动半导体开关元件 2 的 “IGBT 栅极 / 源极间电压” 信号。 0052 参见图 7 所示的动作波形图， 说明图 4 和图 5 的栅极驱动电路的动作。 0053 脉冲信号电路 18 输出如图 7 所示连续的矩形波脉冲。IN 信号对应于向半导体开 关元件 2 的栅极端子提供栅极信号的期间， 在规定定时上升为高电平， 在规定定时下降为 低电平。图 7 中， 以包含脉冲信号电路 18 的 4 个矩形波脉冲信号的方式成为高电平， 而这 只是一个例子， 可以按照期望的长度成为高电平状态。在脉冲信号电路 18 的矩形波脉冲信 号为高电平且 I。

36、N 信号为高电平时， NMOS 晶体管 14 被驱动为导通 （此时 PMOS 晶体管 21 为 截止） ， 在脉冲信号电路 18 的矩形波信号或 IN 信号中的某个为低电平时， PMOS 晶体管被驱 动为导通 （此时 NMOS 晶体管 14 截止） 。 0054 因此在 IN 信号成为高电平以前的低电平期间时， PMOS 晶体管 21 导通， 电容器 20 连接于控制电源 12 与接地点 13 之间， 大致被充电为控制电源 12 的电压 （电容器 20 的充电 路径是图 4 所示的路径 A1） 。在 IN 信号变为高电平而脉冲信号电路 18 的矩形波脉冲信号 通过 AND 电路 17 而 AN。

37、D 电路 17 的输出变为高电平时， NMOS 晶体管 14 导通， 电容器 20 的 电压在矩形波脉冲信号的上升沿经由变压器 8 的一次绕组而放电至大致 0V（电容器 20 的 放电路径为图 4 所示的路径 A2） 。另外， 在 AND 电路 17 的输出为低电平时， NMOS 晶体管 14 截止， 并且 PMOS 晶体管 21 导通， 电容器 20 被充电至大致控制电源 12 的电压 （电容器 20 的 充电路径为图 4 所示的路径 A1） 。在 IN 信号为高电平的期间内， 电容器 20按照脉冲信号电 路 18 的矩形波脉冲信号， 重复充放电。 0055 如上， 在 IN 信号处于高电平。

38、的期间内， PMOS 晶体管 21 导通时充入电容器 20 的电 压在 NMOS 晶体管 14 导通的瞬间被施加给变压器 8 的一次绕组。施加给该变压器 8 的电压 仅存在于从 NMOS 晶体管 14 导通的瞬间起到电容器 20 的电荷放电为止的短暂期间内， 因此 接下来脉冲信号电路 18 的矩形波脉冲信号变为高电平的期间内不会向变压器施加电压， 不会流过无效电流。图 7 的 “变压器 8 的电流” 、“变压器 8 的电压” 表示出此时的动作波形。 0056 变压器8的二次绕组会被激发起与一次绕组成正比的电压， 因此接收电路23以该 电压作为触发信号输出图7的最下级所示的作为栅极驱动信号的 “。

39、IGBT栅极/源极间电压” 信号。来自接收电路 23 的栅极驱动信号被栅极驱动电路 7 放大信号后对半导体开关元件 2 进行导通、 截止驱动。 0057 如上所述， 根据本实施方式， 如图 7 所示， 变压器 8 的电流仅在从脉冲信号电路 18 的脉冲信号上升为高电平的瞬间起短暂的时间内流过， 在接下来脉冲信号电路 18 的脉冲 信号为高电平的期间内不会流过电流。 因此， 根据本实施方式， 在栅极驱动电路流动的无效 电流消失， 能提升效率。 0058 另外， 根据本实施方式， 由于通过逻辑电路构成接收电路， 因此成为适于模块化的 电路， 易于进行 IC 化， 能有助于栅极驱动电路的小型化。 0。

40、059 （第 2 实施方式） 0060 图 8 表示本发明的第 2 实施方式。本第 2 实施方式相对于第 1 实施方式的不同之 说 明 书 CN 102801407 A 8 7/8 页 9 处在于， 变更了电容器 20 的连接部位 （表示为电容器 201） ， 在脉冲信号电路 18 的输出侧追 加了逆变器电路 30。即， 电容器 201 的一端与连接有 NMOS 晶体管 14 的漏极端子、 变压器 8 的另一端以及二极管 15 的阳极端子的连接点连接， 电容器 201 的另一端与控制电源 12、 PMOS 晶体管 21 的源极端子之间的连接点连接。另外， 逆变器电路 30 的输入端子与脉冲信 。

41、号电路 18（AND 电路 17） 的输出端子连接， 逆变器电路 30 的输出端子与共通连接有 NMOS 晶体管 14 和 PMOS 晶体管 21 的栅极端子的连接点连接。其他电路构成都与第 1 实施方式 相同。 0061 在本第 2 实施方式中， 电容器 201 的充电路径为图 8 所示的路径 A3。另外， 电容 器 201 的放电路径为图 8 所示的路径 A4。即， NMOS 晶体管 14 导通而形成电容器 201 的充 电路径 A3， 而导通 PMOS 晶体管 21 导通则形成电容器 201 的放电路径 A4。本第 2 实施方式 相比第 1 实施方式， 可知构成为将 NMOS 晶体管 1。

42、4 与 PMOS 晶体管 21 对于电容器 201 的充 放电作用加以交换。 因此， 在脉冲信号电路18的输出侧追加逆变器电路30， 交换NMOS晶体 管 14 与 PMOS 晶体管 21 的栅极信号的关系， 成为与图 7 所示动作相同的动作。因此本第 2 实施方式与第 1 实施方式同样进行动作， 能获得相同的效果。 0062 （第 3 实施方式） 0063 图 9 表示本发明的第 3 实施方式。本第 3 实施方式与第 1 实施方式的不同之处在 于变更了电容器 20 的连接部位 （表示为电容器 202） 。即， 电容器 202 的一端与连接有 PMOS 晶体管 21 的漏极端子、 变压器 8 。

43、的一端以及二极管 15 的阴极端子的连接点连接， 电容器 201 的另一端与控制电源 12 和 PMOS 晶体管 21 的源极端子的连接点连接。其他电路构成都 与第 1 实施方式相同。 0064 在本第3实施方式中， 电容器202的充电路径为图9所示的路径A5。 而电容器202 的放电路径为图 9 所示的路径 A6。即， NMOS 晶体管 14 导通而包含变压器 8 的一次绕组形 成电容器202的充电路径A5， 而导通PMOS晶体管21导通， 由此形成电容器202的放电路径 A6。 0065 本第 3 实施方式与第 1 实施方式的不同之处在于， 第 1 实施方式中在 NMOS 晶体管 14 导。

44、通而电容器 20 放电时对变压器 8 的一次绕组施加电压， 而在第 3 实施方式中， 在 NMOS 晶体管 14 导通而电容器 20 充电时对变压器 8 的一次绕组施加电压。因此， 相对于图 7 中 变压器 8 的电压针对电容器 20 的充放电的产生波形而言， 变压器 8 的电压针对电容器 202 的充放电的产生波形如图 10 所示。本第 3 实施方式的动作波形除去电容器 202 的充放电 动作之外， 其他动作波形都与图 7 的动作波形相同。因此， 若将电容器 202 的充放电动作反 过来则能与第 1 实施方式同样地看待第 3 实施方式， 能够与第 1 实施方式同样进行动作， 能 获得相同的效。

45、果。 0066 （第 4 实施方式） 0067 图 11 示出本发明的第 4 实施方式。本第 4 实施方式与第 3 实施方式的不同之处 在于， 变更了电容器 202 的连接部位 （表示为电容器 203） ， 在脉冲信号电路 18 的输出侧追 加了逆变器电路 30。即， 电容器 203 的一端与连接有 NMOS 晶体管 14 的漏极端子、 变压器 8 的另一端以及二极管 15 的阳极端子的连接点连接， 电容器 203 的另一端与接地点 13 连接。 另外， 逆变器电路 30 的输入端子与脉冲信号电路 18（AND 电路 17） 的输出端子连接， 逆变 器电路 30 的输出端子与共通连接有 NMO。

46、S 晶体管 14 和 PMOS 晶体管 21 的栅极端子的连接 说 明 书 CN 102801407 A 9 8/8 页 10 点连接。其他电路构成都与第 3 实施方式相同。 0068 在本第 4 实施方式中， 电容器 203 的充电路径为图 11 所示的路径 A7。而电容器 203 的放电路径为图 11 所示的路径 A8。即， PMOS 晶体管 21 导通而包含变压器 8 的一次绕 组形成电容器203的充电路径A7， 而导通NMOS晶体管14则形成电容器203的放电路径A8。 本第 4 实施方式相比第 3 实施方式可知， 构成为交换了 NMOS 晶体管 14 与 PMOS 晶体管 21 对于。

47、电容器203的充放电的作用。 因此在脉冲信号电路18的输出侧追加逆变器电路30， 交 换 NMOS 晶体管 14 与 PMOS 晶体管 21 的栅极信号的关系， 成为与图 7 所示动作相同的动作。 因此本第 4 实施方式与第 3 实施方式同样进行动作， 能获得相同的效果。 0069 在上述实施方式中的构成图中， 在电容器20、 201203的各充放电路径A1A8中未 插入电阻， 然而使用 NMOS 晶体管 14 或 PMOS 晶体管 21 直接对电容器 20、 201203 的电荷充 放电的情况下， 可以插入抑制充放电的峰值电流的电阻。 另外， 使用NMOS晶体管14或PMOS 晶体管 21 。

48、经由变压器 8 的一次绕组对电容器 20、 201203 的电荷充放电的情况下， 可以插 入抑制充放电的振动电流的电阻。 0070 另外， 控制电源 12 与控制电源 12 可为同一部件。 0071 另外， 作为半导体开关元件举出了IGBT的例子， 然而不限于IGBT， 还可以使用MOS 晶体管、 双极晶体管。另外， 可以将 NMOS 晶体管 14 和 PMOS 晶体管 21 替换为双极晶体管。 0072 另外， 在接地点 10、 13 的接地并不表示一定接触地面， 表示在基准电位的接地。 0073 上述实施方式表示本发明的一例， 但不限于此， 当然可以在不脱离本发明主旨的 范围内变形加以实施。

49、。 0074 在上述实施方式中， 以负载作为三相交流电动机进行了说明， 然而， 本发明不限于 此， 可以广泛应用于专利文献 1 所示的高频过热装置、 电磁感应加热装置、 或其它负载中。 说 明 书 CN 102801407 A 10 1/9 页 11 图 1 说 明 书 附 图 CN 102801407 A 11 2/9 页 12 图 2 说 明 书 附 图 CN 102801407 A 12 3/9 页 13 图 3 说 明 书 附 图 CN 102801407 A 13 4/9 页 14 图 4 说 明 书 附 图 CN 102801407 A 14 5/9 页 15 图 5 图 6 说 明 书 附 图 CN 102801407 A 15 6/9 页 16 图 7 说 明 书 附 图 CN 102801407 A 16 7/9 页 17 图 8 说 明 书 附 图。