相变存储器的制作方法.pdf

《相变存储器的制作方法.pdf》由会员分享，可在线阅读，更多相关《相变存储器的制作方法.pdf（13页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102479923 A (43)申请公布日 2012.05.30 C N 1 0 2 4 7 9 9 2 3 A *CN102479923A* (21)申请号 201010568380.0 (22)申请日 2010.11.30 H01L 45/00(2006.01) (71)申请人中芯国际集成电路制造（北京）有限 公司 地址 100176 北京市大兴区经济技术开发区 文昌大道18号 (72)发明人任万春 向阳辉 宋志棠 刘波 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人骆苏华 (54) 发明名称 相变存储器的制作方法 (57) 摘要 本发明提。

2、供了一种相变存储器的制作方法， 包括：提供半导体衬底，所述半导体衬底表面形 成有底部电极和与所述底部电极齐平的第一介质 层；在所述第一介质层表面形成第二介质层，所 述第二介质层内形成有沟槽，所述沟槽露出下方 的底部电极；在所述沟槽的侧壁形成侧墙；对所 述底部电极进行预清理的步骤；对所述底部电极 表面进行绝缘处理，在所述底部电极表面形成绝 缘层，所述沟槽暴露出所述绝缘层；在所述第二 介质层表面和所述沟槽内形成相变层，所述相变 层至少填充满所述沟槽。本发明提高了相变存储 器的良率，提高了相变存储器工作的可靠性。 (51)Int.Cl. 权利要求书1页 说明书7页 附图4页 (19)中华人民共和国国。

3、家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 7 页 附图 4 页 1/1页 2 1.一种相变存储器的制作方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底表面形成有底部电极和与所述底部电极齐平的第一 介质层； 在所述第一介质层表面形成第二介质层，所述第二介质层内形成有沟槽，所述沟槽露 出下方的底部电极； 在所述沟槽的侧壁形成侧墙； 对所述底部电极进行预清理的步骤； 对所述底部电极进行绝缘处理，在所述底部电极的表面形成绝缘层； 在所述第二介质层表面和所述沟槽内形成相变层，所述相变层至少填充满所述沟槽且 覆盖于所述绝缘层表面。 2.如权利要求1所述的相变存储器的制作方法，。

4、其特征在于，所述预清理的步骤利用 等离子体刻蚀工艺或湿法刻蚀工艺进行。 3.如权利要求2所述的相变存储器的制作方法，其特征在于，所述等离子刻蚀工艺 利用惰性气体产生的惰性气体离子作为轰击离子，所述等离子体刻蚀工艺的功率范围为 1001000瓦，时间范围为2100秒。 4.如权利要求2所述的相变存储器的制作方法，其特征在于，所述湿法刻蚀利用含氟 的酸溶液进行。 5.如权利要求1所述的相变存储器的制作方法，其特征在于，所述绝缘层的厚度范围 为1025埃。 6.如权利要求5所述的相变存储器的制作方法，其特征在于，所述绝缘处理为利用等 离子体处理工艺、低温氧化工艺或离子注入工艺进行。 7.如权利要求6。

5、所述的相变存储器的制作方法，其特征在于，所述底部电极的材质为 晶态硅，所述等离子体处理工艺利用绝缘离子与所述底部电极表面的硅结合，在所述底部 电极表面形成所述绝缘层。 8.如权利要求7所述的相变存储器的制作方法，其特征在于，所述绝缘离子为氧离子， 形成的所述绝缘层为氧化硅；或所述绝缘离子为氮离子，形成的所述绝缘层为氮化硅；或 所述绝缘离子为氧离子和氮离子的混合，形成的所述绝缘层为氮氧化硅。 9.如权利要求6所述的相变存储器的制作方法，其特征在于，所述氧化工艺为在低温 环境下，将所述底部电极放置于氧气的环境中，所述氧气与所述底部电极表面硅结合，在所 述底部电极的表面形成氧化硅，所述氧化硅作为所述。

6、绝缘层。 10.如权利要求9所述的相变存储器的制作方法，其特征在于，所述氧化工艺的低温环 境的温度范围为300500摄氏度，所述氧气的流量范围为1002000sccm。 11.如权利要求6所述的相变存储器的制作方法，其特征在于，所述离子注入的掺杂离 子为氧离子，所述氧离子与所述底部电极表面的硅结合，形成氧化硅，所述氧化硅作为所述 绝缘层；或所述离子注入的掺杂离子为氮离子，所述氮离子与所述底部电极表面的硅结合， 形成氮化硅，所述氮化硅作为所述绝缘层。 权 利 要 求 书CN 102479923 A 1/7页 3 相变存储器的制作方法 技术领域 0001 本发明涉及半导体技术领域，特别涉及相变存储。

7、器的制作方法。 背景技术 0002 相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于 S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起 来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时 间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非易失 性存储器技术研究的焦点。 0003 在相变存储器中，可以通过对记录了数据的相变层进行热处理，来改变存储器的 值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当 相变层处于结晶。

8、状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状 态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状 态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。 0004 现有的相变存储器的制作方法请参考图1图3。首先，请参考图1，提供半导体 衬底100，在所述半导体衬底100表面形成有第一介质层101，所述第一介质层101内形成 有底部电极102，所述底部电极102与所述第一介质层101齐平，所述底部电极102的材质 为单晶硅。 0005 然后，仍然参考图1，在所述第一介质层101表面形成第二介质层103，所述第二介 质层10。

9、3内形成有沟槽，所述沟槽露出下方的底部电极102。 0006 接着，继续参考图1，在所述第二介质层103表面和所述沟槽的底部和侧壁形成侧 墙介质层104，所述侧墙介质层104用于在所述沟槽的侧壁制作侧墙。 0007 然后，请参考图2，利用等离子体刻蚀工艺刻蚀所述侧墙介质层104，去除位于所 述沟槽的底部和第二介质层103表面的侧墙介质层104，在所述沟槽的侧壁形成侧墙105。 0008 最后，请参考图3，在所述第二介质层103的表面和沟槽内沉积相变层106，所述相 变层106至少填充满所述沟槽。 0009 在公开号为CN101728492A的中国专利申请中可以发现更多关于现有的相变存储 器的信。

10、息。 0010 在实际中发现，现有技术制作的相变存储器的良率低，相变存储器的工作可靠性 无法满足应用的要求。 发明内容 0011 本发明解决的问题是提供了一种相变存储器的制作方法，提高了制作的相变存储 器的良率，提高了相变存储器的工作可靠性。 0012 为解决上述问题，本发明提供了一种相变存储器的制作方法，包括： 0013 提供半导体衬底，所述半导体衬底表面形成有底部电极和与所述底部电极齐平的 说 明 书CN 102479923 A 2/7页 4 第一介质层； 0014 在所述第一介质层表面形成第二介质层，所述第二介质层内形成有沟槽，所述沟 槽露出下方的底部电极； 0015 在所述沟槽的侧壁形。

11、成侧墙； 0016 对所述底部电极进行预清理的步骤；对所述底部电极进行绝缘处理，在所述底部 电极的表面形成绝缘层； 0017 在所述第二介质层表面和所述沟槽内形成相变层，所述相变层至少填充满所述沟 槽且覆盖于所述绝缘层表面。 0018 可选地，所述预清理的步骤利用等离子体刻蚀工艺或湿法刻蚀工艺进行。 0019 可选地，所述等离子刻蚀工艺利用惰性气体产生的惰性气体离子作为轰击离子， 所述等离子体刻蚀工艺的功率范围为1001000瓦，时间范围为2100秒。 0020 可选地，所述湿法刻蚀利用含氟的酸溶液进行。 0021 可选地，所述绝缘层的厚度范围为1025埃。 0022 可选地，所述绝缘处理为利。

12、用等离子体处理工艺、低温氧化工艺或离子注入工艺 进行。 0023 可选地，所述底部电极的材质为晶态硅，所述等离子体处理工艺利用绝缘离子与 所述底部电极表面的硅结合，在所述底部电极表面形成所述绝缘层。 0024 可选地，所述绝缘离子为氧离子，形成的所述绝缘层为氧化硅；或所述绝缘离子为 氮离子，形成的所述绝缘层为氮化硅；或所述绝缘离子为氧离子和氮离子的混合，形成的所 述绝缘层为氮氧化硅。 0025 可选地，所述氧化工艺为在低温环境下，将所述底部电极放置于氧气的环境中，所 述氧气与所述底部电极表面硅结合，在所述底部电极的表面形成氧化硅，所述氧化硅作为 所述绝缘层。 0026 可选地，所述氧化工艺的低。

13、温环境的温度范围为300500摄氏度，所述氧气的流 量范围为1002000sccm。 0027 可选地，所述离子注入的掺杂离子为氧离子，所述氧离子与所述底部电极表面的 硅结合，形成氧化硅，所述氧化硅作为所述绝缘层；或所述离子注入的掺杂离子为氮离子， 所述氮离子与所述底部电极表面的硅结合，形成氮化硅，所述氮化硅作为所述绝缘层。 0028 与现有技术相比，本发明具有以下优点： 0029 首先提供形成有底部电极和第一介质层的半导体衬底，然后在所述半导体衬底 表面形成具有沟槽的第二介质层，所述沟槽露出下方的底部电极，接着，对所述底部电极 进行预处理的步骤，从而去除所述底部电极表面的来自于洁净室的污染物。

14、和自然氧化层 (native oxide)，防止所述污染物和自然氧化层影响所述底部电极与相变层之间的电连接 的可靠性，然后，对所述底部电极进行绝缘处理，在所述底部电极的表面形成绝缘层，在使 用时，来自于所述底部电极的相变电流能够击穿所述绝缘层，在所述绝缘层内形成多个小 孔，所述多个小孔作为底部电极与相变层之间的相变电流的导电通道；并且形成有小孔的 绝缘层可以防止相变层的热量向底部电极传递，从而使得相变层在较小的相变电流作用下 发生相变，提高相变存储器的功耗，并且提高相变存储器的存储速度。 说 明 书CN 102479923 A 3/7页 5 附图说明 0030 图1图3是现有技术的相变存储器的。

15、制作方法剖面结构示意图； 0031 图4是本发明的相变存储器制作方法流程示意图； 0032 图5图7是本发明一个实施例的相变存储器的制作方法剖面结构示意图。 具体实施方式 0033 现有技术制作的相变存储器的良率低，相变存储器的可靠性无法满足应用的要 求。请结合图2，经过发明人研究发现，由于现有技术的相变层106与底部电极102的电连 接的可靠性不高，导致所述相变层106与底部电极102容易断开(open)，从而所述相变层 106无法接受来自底部电极102的相变电流，使得相变层106无法进行相变操作。造成上述 的相变层106与底部电极102的电连接可靠性不高的原因是：由于所述底部电极102表面。

16、 有污染物和自然氧化层，其中所述污染物由来自于洁净室的水蒸汽、颗粒、有机物和无机物 等。所述污染物和自然氧化层使得所述相变层沉积工艺时形成的相变层与底部电极102的 电连接的可靠性不高，从而影响相变存储器的良率和器件的工作可靠性。 0034 因此，需要提高所述相变层106与底部电极102之间的电连接的可靠性，以提高相 变存储器的良率和提高器件的工作的可靠性。发明人考虑在进行相变层沉积工艺前，进行 对所述底部电极102进行预清理的步骤，以去除所述污染物和自然氧化层。所述预清理的 步骤可以为干法刻蚀或湿法刻蚀，所述预处理步骤可以将所述底部电极102的表面的污染 物薄膜去除，从而提高相变层与底部电极。

17、102之间的电连接的可靠性，提高相变存储器的 良率和器件的工作可靠性。 0035 但是，发明人考虑到，由于所述底部电极102的材质为晶态硅，所述晶态硅可以为 具有整齐晶格排布的单晶硅或多晶硅。在对所述底部电极102进行预清理的步骤时，所述 底部电极102表面的部分晶态硅容易受到预清理步骤的损伤，破坏了所述底部电极表面的 晶态硅的晶格结构，在所述底部电极102的表面形成一层非晶态的硅层。所述非晶态的硅 层的厚度范围为520埃。 0036 由于非晶态的硅层的导电性不如晶态硅层的导电性好，并且所述底部电极102的 表面形成的非晶态的硅层的厚度不受工艺的控制，这将破坏后续形成相变层与所述底部电 极10。

18、2之间的电连接的可靠性，从而影响相变存储器的良率和器件的工作可靠性。 0037 为了解决上述问题，发明人提出在对所述底部电极102进行预处理步骤后，对将 所述底部电极102表面的非晶态的硅层转变为绝缘层，所述绝缘层的厚度范围为1025 埃，由于绝缘层的厚度较薄，从而来自于所述底部电极的相变电流可以将绝缘层击穿，在所 述绝缘层内形成多个小孔，所述多个小孔作为底部电极与相变层之间电连接的导电通道； 并且形成有多个小孔的绝缘层可以防止所述相变层产生的热量向所述底部电极扩散，更有 利于所述相变层的相变，即使得相变层在较小的相变电流下发生相变，从而可以降低相变 存储器的功耗，并且提高相变存储器的存储速度。

19、。 0038 具体地，请参考图4所示的本发明所述的相变存储器的制作方法流程示意图，所 述方法包括： 0039 步骤S1，提供半导体衬底，所述半导体衬底表面形成有底部电极和与所述底部电 极齐平的第一介质层； 说 明 书CN 102479923 A 4/7页 6 0040 步骤S2，在所述第一介质层表面形成第二介质层，所述第二介质层内形成有沟槽， 所述沟槽露出下方的底部电极； 0041 步骤S3，在所述沟槽的侧壁形成侧墙； 0042 步骤S4，对所述底部电极进行预清理的步骤； 0043 步骤S5，对所述底部电极进行绝缘处理，在所述底部电极的表面形成绝缘层； 0044 步骤S6，在所述第二介质层表面。

20、和所述沟槽内形成相变层，所述相变层至少填充 满所述沟槽且覆盖于所述绝缘层表面。 0045 下面结合具体的实施例对本发明的技术方案进行详细地说明。 0046 为了更好地说明本发明的技术方案，请结合图5图7所示的本发明一个实施例 的相变存储器制作方法剖面结构视图。 0047 首先，请参考图5，提供半导体衬底200，所述半导体衬底200的表面形成有底部电 极202和与所述底部电极202齐平的第一介质层201。 0048 作为一个实施例，所述半导体衬底200的材质为硅。在其他的实施例中，所述半导 体衬底200的材质还可以为锗硅或绝缘体上硅(SOI)。所述半导体衬底200内还形成有晶 体管，用于驱动后续。

21、形成的相变层。 0049 所述底部电极202的材质为晶态硅。所述晶态硅可以为单晶硅或多晶硅。所述单 晶硅或多晶硅具有整齐的晶格排布。所述单晶硅或多晶硅可以利用外延沉积工艺制作。所 述底部电极202的厚度范围为5008000埃。所述外延沉积工艺与现有技术的外延沉积 工艺相同，作为本领域技术人员的公知技术，在此不做详细说明。 0050 所述第一介质层201的材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅。作为优选 的实施例，所述第一介质层201的材质为氧化硅，其可以利用氧化工艺或化学气相沉积工 艺制作。所述氧化工艺或化学气相沉积工艺与现有技术相同，作为本领域技术人员的公知 技术，在此不做赘述。 005。

22、1 然后，仍然参考图5，在所述第一介质层201的表面形成第二介质层203，所述第二 介质层203内形成有沟槽，所述沟槽露出下方的底部电极202。 0052 作为一个实施例，所述第二介质层203的材质可以为氧化硅、氮化硅、碳化硅或氮 氧化硅。所述第二介质层203的材质可以与所述第一介质层201的材质相同或不同。在实 施例中，所述第二介质层203的材质与所述第一介质层201的材质相同，所述第二介质层 203的材质为氧化硅。所述第二介质层203可以利用现有的氧化工艺或化学气相沉积工艺 制作。作为一个实施例，所述第二介质层203的厚度范围为5008000埃。 0053 所述沟槽的宽度优选地等于所述底部。

23、电极202的宽度。所述沟槽的侧壁用于后续 形成侧墙，所述沟槽的底部用于露出下方的底部电极202，从而在后续的工艺步骤中在所述 沟槽内沉积相变层。 0054 然后，请继续参考图5，在所述沟槽的侧壁和底部以及所述第二介质层203表面形 成侧墙介质层204。位于所述沟槽的侧壁的侧墙介质层204将用于制作侧墙，因此需要将位 于所述沟槽的底部和第二介质层203表面的侧墙介质层204去除。 0055 所述侧墙介质层204的材质应选择与所述第二介质层203和底部电极202具有刻 蚀选择比的材质，以减少刻蚀工艺对所述第二介质层203和底部电极202造成的损伤。作 为一个实施例，所述侧墙介质层204的材质为氮化。

24、硅。在其他的实施例中，所述侧墙介质层 说 明 书CN 102479923 A 5/7页 7 204还可以为碳化硅或氮氧化硅。 0056 所述侧墙介质层204的厚度范围为10300埃。所述侧墙介质层204可以利用 化学气相沉积工艺或氧化工艺制作。所述工艺与现有技术相同，作为本领域技术人员的公 知技术，在此不做赘述。 0057 然后，请参考图6，进行刻蚀工艺，去除位于所述沟槽的底部和第二介质层203表 面的侧墙介质层204，位于所述沟槽侧壁的侧墙介质层形成侧墙205。 0058 所述刻蚀工艺为等离子体刻蚀工艺、所述等离子体刻蚀工艺的参数设置与现有技 术相同，作为本领域技术人员的公知技术，在此不做详。

25、细说明。 0059 所述等离子体刻蚀工艺可能会损伤所述底部电极202，使得所述底部电极202表 面的部分晶态硅转变为非晶态的硅。 0060 然后，继续参考图6，对所述底部电极202和侧墙205进行预处理的步骤。作为一 个实施例，所述预处理的步骤可以利用等离子体刻蚀工艺或湿法刻蚀工艺进行。 0061 作为一个实施例，所述预处理的步骤利用等离子体刻蚀工艺进行。所述等离子体 刻蚀工艺利用惰性气体产生的惰性气体离子作为刻蚀离子。所述惰性气体可以为氩气、氙 气等。作为一个实施例，所述惰性气体为氩气，其在等离子刻蚀的腔室中被离子化为氩离 子，所述氩离子轰击所述底部电极202和侧墙205的表面，从而可以去除。

26、所述底部电极202 和侧墙205表面的自然氧化物和污染物(所述污染物来自于洁净室)。以利用氩离子进行 等离子刻蚀工艺，所述等离子体刻蚀工艺的功率范围为1001000瓦，时间范围为2100 秒。 0062 作为本发明的又一实施例，所述预处理的步骤利用湿法刻蚀工艺进行，所述湿法 刻蚀工艺利用含氟的溶液进行。例如，所述湿法刻蚀工艺可以利用氢氟酸与水的混合溶液 进行。其中氢氟酸的质量百分比为110。 0063 由于所述预处理步骤的等离子体刻蚀工艺或湿法刻蚀工艺会打乱所述底部电极 202表面的晶态硅的晶格结构，使所述晶态硅转变为非晶态的硅，从而在所述底部电极202 的表面形成非晶态的硅层。 0064 经。

27、过形成所述侧墙205的刻蚀工艺和对所述侧墙205和底部电极202的表面进 行的预处理步骤之后，所述底部电极202的表面形成非晶态的硅层，其厚度范围为1020 埃。所述非晶态的硅层的导电性不好，这影响了所述底部电极202与后续工艺形成的相变 层的电连接的可靠性。所述非晶态的硅层的厚度不受工艺控制，从而所述非晶态的硅层对 相变存储器的影响不受控制。 0065 为了解决上述问题，本发明对所述底部电极202进行绝缘处理，在所述底部电极 202的表面形成绝缘层206，所述沟槽暴露出所述绝缘层206。本发明所述的绝缘处理，是将 所述底部电极202表面的非晶态的硅层转换为所述绝缘层206。 0066 作为一。

28、个实施例，所述绝缘层206的厚度范围为1025埃。在上述的厚度范围 内，来自于底部电极202的相变电流可以将所述绝缘层206击穿，从而在所述绝缘层206内 形成多个小孔，所述小孔作为底部电极202与后续形成的相变层之间的导电通道，从而提 高所述底部电极202与所述相变层之间电连接的可靠性，提高了相变存储器的良率。并且， 形成有小孔的绝缘层206可以防止相变层产生的热量向所述底部电极202传递，有利于相 变层在较小的相变电流下发生相变，有利于减小相变存储器的功耗，提高了相变存储器的 说 明 书CN 102479923 A 6/7页 8 存储速度。若所述底部电极202与相变层之间为非晶硅层，但是利。

29、用来自底部电极的相变 电流将所述绝缘层激活的难度较大，从而难以形成本发明所述的多个小孔，无法利用所述 非晶硅层作为导电层。 0067 其中，所述绝缘处理可以利用等离子体处理工艺、氧化工艺或离子注入工艺进行。 0068 作为优选的实施例，所述绝缘处理利用等离子处理工艺进行，所述等离子体处理 工艺利用绝缘离子轰击所述底部电极202表面的非晶态的硅层，从而使得所述绝缘离子 与所述底部电极202表面的非晶态的硅层结合，在所述底部电极202表面形成所述绝缘层 206，所述绝缘层206暴露于所述沟槽的底部。 0069 所述绝缘离子可以为氧离子或氮离子。当所述绝缘离子为氧离子时，氧离子与所 述底部电极202。

30、表面的非晶态的硅层结合，在所述底部电极202的表面形成氧化硅，所述 氧化硅作为所述绝缘层206；当所述绝缘离子为氮离子时，氮离子与所述底部电极202表面 的非晶态的硅层结构，在所述底部电极202表面形成氮化硅，所述氮化硅作为所述绝缘层 206。为了保证所述绝缘离子能够与所述非晶态的硅结合，所述等离子处理工艺应对所述底 部电极202进行加热，使得所述底部电极202的温度在100300摄氏度。 0070 作为本发明的又一实施例，所述绝缘处理还可以利用氧化工艺进行。所述氧化工 艺为在低温环境下，将所述底部电极202放置于氧气的环境中，所述氧气与所述底部电极 202表面的非晶态的硅层结合，在所述底部电。

31、极202的表面形成氧化硅，所述氧化硅作为所 述绝缘层206。 0071 本发明所述的低温环境的温度范围为300500摄氏度，例如为300摄氏度、400 摄氏度或500摄氏度。在所述温度范围内，可以保证不会影响半导体衬底的热预算。作 为一个实施例，所述氧气的流量范围为1002000sccm，例如所述氧气的流量范围可以为 100sccm、500sccm、1000sccm或2000sccm。 0072 作为本发明的再一实施例，所述绝缘处理还可以为利用离子注入工艺进行。所述 离子注入的掺杂离子可以为氧离子或氮离子。当所述离子注入的掺杂离子为氧离子时，所 述氧离子与所述底部电极202表面的非晶态的硅层结。

32、合，在所述底部电极202的表面形成 氧化硅，所述氧化硅作为所述绝缘层206；当所述离子注入的掺杂离子为氮离子时，所述氮 离子与所述底部电极202表面的非晶态的硅层结合，在所述底部电极202的表面形成氮化 硅，所述氮化硅作为所述绝缘层206。 0073 由于在离子注入后，需要进行退火，以激活所述掺杂离子，所述退火的温度范围通 常大于900摄氏度，因此，可能会增大所述半导体衬底200的热预算，由于所述氧化工艺和 等离子体刻蚀工艺的温度在300500摄氏度，所述的温度范围不会增大半导体衬底200 的热预算，因此，优选地，利用所述氧化工艺和等离子体处理工艺形成所述绝缘层206。 0074 然后，请参考。

33、图7，在所述第二介质层203的表面和所述沟槽内形成相变层207，所 述相变层207至少填充满所述沟槽。所述相变层207的材质为硫族化合物合金。所述硫族 化合物合金为Si-Sb-Te、Ge-Sb-Te、Ag-In-Te或Ge-Bi-Te。所述相变层207利用化学气相 沉积工艺制作。 0075 综上，本发明提供的相变存储器的制作方法，在进行化学气相沉积工艺制作所述 相变层前，对底部电极进行预处理的步骤，去除了位于底部电极表面的污染物和自然氧化 物，提高了底部电极与相变层之间电连接的可靠性；并且在所述预处理步骤之后，对所述底 说 明 书CN 102479923 A 7/7页 9 部电极进行绝缘处理，。

34、以在所述底部电极表面形成绝缘层，来自于底部电极的相变电流可 以将所述绝缘层击穿，并在所述底部电极内形成多个小孔，所述小孔作为相变层与底部电 极之间的导电通道，从而保证了所述底部电极与相变层之间的电连接，并且形成有小孔的 绝缘层可以防止相变层内产生的热量向所述底部电极传递，有利于相变层在较小的相变电 流下发生相变，降低了相变存储器的功耗，提高了相变存储器的存储速度。 0076 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。 说 明 书CN 102479923 A 1/4页 10 图1 图2 说 明 书 附 图CN 102479923 A 10 2/4页 11 图3 图4 说 明 书 附 图CN 102479923 A 11 3/4页 12 图5 图6 说 明 书 附 图CN 102479923 A 12 4/4页 13 图7 说 明 书 附 图CN 102479923 A 13 。