RFLDMOS器件和制造方法.pdf

《RFLDMOS器件和制造方法.pdf》由会员分享，可在线阅读，更多相关《RFLDMOS器件和制造方法.pdf（16页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103035675 A (43)申请公布日 2013.04.10 CN 103035675 A *CN103035675A* (21)申请号 201210418324.8 (22)申请日 2012.10.26 H01L 29/06(2006.01) H01L 29/78(2006.01) H01L 21/336(2006.01) (71)申请人 上海华虹 NEC 电子有限公司 地址 201206 上海市浦东新区桥路 1188 号 (72)发明人 周正良 遇寒 马彪 (74)专利代理机构 上海浦一知识产权代理有限 公司 31211 代理人 丁纪铁 (54) 发明名称 R。

2、FLDMOS 器件和制造方法 (57) 摘要 本发明公开了一种 RFLDMOS 器件， 在采用钨 下沉电连接的器件结构基础上， 在沟道和轻掺杂 扩散漂移区离子注入和热推进工艺后， 在源端沟 道一侧的 P 型重掺杂区内， 离子注入一中等掺杂 的 P 型埋层， P 型埋层可降低寄生 NPN 管的基极电 阻， 使骤回效应不易发生， 而漏极和沟道及埋层形 成的反向二极管可以箝制住 LDMOS 的漏源电压， 并将多余的电流下沉到基板上。本发明还公开了 所述 RFLDMOS 器件的制造方法， 在工艺实现上， 本 发明只是在现有工艺中增加了一步离子注入， 易 于实施。 (51)Int.Cl. 权利要求书 2。

3、 页 说明书 5 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 5 页 附图 8 页 1/2 页 2 1. 一种 RFLDMOS 器件， 其特征在于 ： 包含 ： 在 P 型硅衬底上， 具有轻掺杂 P 型外延 ； 在轻掺杂 P 型外延中， 具有 N 型轻掺杂漏极漂移区及与之抵靠接触的 P 型沟道区 ； 所述N型轻掺杂漏极漂移区中， 包含所述RFLDMOS器件的漏区， 漏区表面具有金属硅化 物引出所述 RFLDMOS 器件的漏极 ； 所述 P 型沟道区中， 包含有重掺杂 P 型沟道连接区及与之抵靠接触的重掺杂 N 型区， 重 掺杂 N 。

4、型区即所述 RFLDMOS 器件的源区 ； 所述重掺杂 P 型沟道连接区和 RFLDMOS 的源区表面覆盖一层金属硅化物引出所述 RFLDMOS 的源极 ； 一 P 型埋层位于 P 型沟道区中， 并连接轻掺杂 P 型外延及重掺杂 P 型沟道连接区 ； 在 P 型沟道区与 N 型轻掺杂漏极漂移区交界上方的硅表面上方具有栅氧化层， 栅氧化 层上覆盖多晶硅栅极及金属硅化物， 多晶硅栅极及栅氧化层两端具有栅极侧墙， 金属硅化 物、 靠漏侧的侧墙、 以及漏侧侧墙与漏区金属硅化物之间的 N 型轻掺杂漏极漂移区上均包 裹介质层， 多晶硅栅极上的金属硅化物靠漏区的部分上及 N 型轻掺杂漏极漂移区上的介质 层上。

5、均覆盖一层金属层形成金属法拉第杯层 ； 在整个器件表面具有层间介质， 在重掺杂 P 型沟道连接区远离漏区的一侧的轻掺杂 P 型外延中还具有钨塞， 钨塞底部连接到 P 型衬底中， 钨塞上部也穿通层间介质。 2. 根据权利要求 1 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 包含如下工艺步骤 ： 第 1 步， 在 P 型衬底上生长 P 型外延 ； 在其上方用炉管生长栅氧化层， 再淀积 N 型重掺 杂的多晶硅， 或者淀积非掺杂的多晶硅再进行高剂量的 N 型离子注入 ； 第 2 步， 光刻和干法刻蚀形成多晶硅栅极， 利用光刻胶盖住漏区及部分多晶硅栅极， 源 区和其余部分多晶硅栅极暴露， 。

6、进行 P 型沟道离子注入 ； 第 3 步， 去除光刻胶， 整个器件表面进行 N 型离子注入， 然后进行高温推进形成 P 型沟 道和 N 型轻掺杂漏极漂移区 ； 第 4 步， 光刻打开源区 P 型埋层注入窗口， 进行 P 型离子注入， 形成 P 型埋层 ； 第 5 步， 制作栅极侧墙， 并进行漏区和源区的离子注入， 以及连接 P 型沟道的 P 型重掺 杂离子注入， 并进行快速热退火激活埋层、 源漏极和重掺杂 P 型沟道连接区 ； 第 6 步， 打开源漏区需要金属硅化的区域， 进行金属硅化工艺， 在源漏和栅极形成金属 硅化物 ； 第 7 步， 淀积一介质层和金属法拉第杯层， 光刻及干法刻蚀形成法拉。

7、第杯， 干法刻蚀停 在介质层上 ； 对击穿电压为 120V 的器件， 或者采用两次同样的方法形成双层法拉第杯 ； 第 8 步， 淀积接触孔前介质， 通过光刻和干刻打开介质层， 并进一步刻蚀 P 型外延形成 深沟槽， 所述深沟槽的底部位于 P 型衬底中 ； 第 9 步， 刻蚀接触孔， 淀积钛、 氮化钛过渡金属以及金属钨从而形成钨下沉连接通道， 即钨塞。 3. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 1 步中， P 型 衬底为重掺杂， 掺杂浓度为 1020cm-3以上， P 型外延为轻掺杂， 掺杂浓度为 1014 1016cm-3， 其 中P型外延的厚度。

8、每增加1m， 器件的击穿电压提高1418V ； 多晶硅掺杂离子为磷或砷， 浓度大于 1020cm-3。 权 利 要 求 书 CN 103035675 A 2 2/2 页 3 4. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 1 步中， 栅氧 化层的厚度为多晶硅的厚度为 5. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 2 步中， P 型 沟道离子注入的注入杂质为硼， 注入能量为 30keV 以下， 注入剂量为 1012 1014cm-2。 6. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于。

9、 ： 所述第 3 步中， N 型 离子注入的注入杂质为磷， 注入能量为60200keV,注入剂量为10111013cm-2； 高温推进 的温度为 900 1050， 时间为 30 180 分钟。 7. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 4 步中， P 型 埋层的注入杂质为硼， 注入能量为 50 200keV, 注入剂量大于 1014cm-2。 8. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 5 步中， N 型 源漏的注入离子为磷或砷， 注入能量为 30 120keV, 注入剂量大于 1015cm-2； 。

10、P 型重掺杂注 入离子为硼， 注入能量为 30 80keV, 注入剂量大于 1015cm-2； 快速热退火的温度为 1000 1100， 时间为 5 30 秒。 9. 根据权利要求 2 所述的 RFLDMOS 器件的制造方法， 其特征在于 ： 所述第 7 步中， 介质 层是氧化硅层， 金属层是钨硅或者氮化钛。 权 利 要 求 书 CN 103035675 A 3 1/5 页 4 RFLDMOS 器件和制造方法 技术领域 0001 本发明涉及半导体集成电路领域， 特别涉及一种应用于大功率射频信号放大的 RFLDMOS。本发明还涉及所述 RFLDMOS 器件的制造方法。 背景技术 0002 RFL。

11、DMOS （Radio Frequency Laterally Diffused Metal Oxide Semiconductor， 射频横向双扩散金属氧化物半导体） 是被广泛应用在广电发射基站、 移动发射基站、 雷达等 的具有高增益、 高线性、 高耐压、 高输出功率的射频功率器件， 其工作电压有 28V 和 50V 两 种， 对应的击穿电压的要求分别为 70V 和 120V。器件的基本结构如图 1 所示， 它是一个 N 型 器件， 较高的耐压由 N 型低掺杂漂移区 6 的长度 （重掺杂 N 型漏端 7 到多晶硅栅极 4 边沿的 距离） ， 以及用作场板的调节电场分布的金属法拉第杯 11 决。

12、定 ； 但同时， 由漏极 7 以及漂移 区 6 为集电极， P 型沟道 5 及 P 型电下沉连接 10 为基极， 源极 8 为发射极， 形成了一个寄生 的 NPN 管， 它的发射极和基极是短接在一起并连到地电压， 由于 P 型沟道 5 是通过 P 型下沉 10 连接到地的， 这样就会有一个等效的基极电阻 RB， 同时 N 型轻掺杂漂移区 6 和 P 型沟道 5 之间会形成一个反向的二极管， 形成如图 2 所示的 RFLDMOS 的等效电路图。在 RFLDMOS 管 正常工作时， 漏极 7 会加上工作电压并会再加射频信号使其接近击穿电压， 同时也会有大 于击穿的脉冲尖峰电压， 这样就需要寄生二极。

13、管的反向击穿电压和寄生三极管的骤回电压 要比击穿电压大 20V 左右 ； 为达到这一目标， 需要二极管的反向击穿电压比 RFLDMOS 的击 穿电压大 20V 以上和较小漏电， 并有较低的基极电阻 RB。常见的 RFLDMOS 器件的骤回电压 曲线如图 3 所示， 为 30V 和 50V LDMOS 的骤回曲线， 30V LDMOS 的骤回点在 90 伏附近， 50V LDMOS 的骤回点在 140V 150V， 对于 LDMOS 来说， 骤回点电压越大越好。 0003 常规的 RFLDMOS 使用长时间扩散的 P 型重掺杂 10 作为电下沉， 它和 P 型沟道 5 能 形成较低的 RB； 而。

14、另外一种 RFLDMOS 器件使用金属钨塞作电和热下沉， 如图 4 所示， 与图 1 相比较， 不同之处在于， 是将图1中的P型重掺杂10替换为金属钨塞结构11， 同时增加了一 个重掺杂的 P 型沟道。金属可降低和衬底的电阻并提升热扩散能力， 但此结构的器件仍存 在基极电阻 RB较大， 有可能发生骤回效应， 引起管子烧毁等器件耐压性失效发生。 发明内容 0004 本发明所要解决的技术问题在于提供一种 RFLDMOS 器件， 降低寄生 NPN 管的基极 电阻， 使器件具有较高的骤回电压。 0005 本发明所要解决的另一技术问题在于提供所述 RFLDMOS 器件的制造方法。 0006 为解决上述问。

15、题， 本发明所述的 RFLDMOS 器件， 包含 ： 0007 在 P 型硅衬底上， 具有轻掺杂 P 型外延 ； 0008 在轻掺杂 P 型外延中， 具有 N 型轻掺杂漏极漂移区及与之抵靠接触的 P 型沟道区 ； 0009 所述N型轻掺杂漏极漂移区中， 包含所述RFLDMOS器件的漏区， 漏区表面具有金属 硅化物引出所述 RFLDMOS 器件的漏极 ； 说 明 书 CN 103035675 A 4 2/5 页 5 0010 所述 P 型沟道区中， 包含有重掺杂 P 型沟道连接区及与之抵靠接触的重掺杂 N 型 区， 重掺杂 N 型区即所述 RFLDMOS 器件的源区 ； 0011 所述重掺杂P型。

16、沟道连接区和RFLDMOS的源区表面覆盖一层金属硅化物引出所述 RFLDMOS 的源极 ； 0012 一 P 型埋层位于 P 型沟道区中并连接轻掺杂 P 型外延及重掺杂 P 型沟道连接区 ； 0013 在 P 型沟道区与 N 型轻掺杂漏极漂移区交界上方的硅表面上方具有栅氧化层， 栅 氧化层上覆盖多晶硅栅极及金属硅化物， 多晶硅栅极及栅氧化层两端具有栅极侧墙， 金属 硅化物、 靠漏侧的侧墙、 以及漏侧侧墙与漏区金属硅化物之间的 N 型轻掺杂漏极漂移区上 均包裹介质层， 多晶硅栅极上的金属硅化物靠漏区的部分上及 N 型轻掺杂漏极漂移区上的 介质层上均覆盖一层金属层形成金属法拉第杯层 ； 0014 。

17、在整个器件表面具有层间介质， 在重掺杂 P 型沟道连接区远离漏区的一侧的轻掺 杂 P 型外延中还具有钨塞， 钨塞底部连接到 P 型衬底中， 钨塞上部也穿通层间介质。 0015 本发明所述的 RFLDMOS 器件的制造方法， 包含如下工艺步骤 ： 0016 第 1 步， 在 P 型衬底上生长 P 型外延 ； 在其上方用炉管生长栅氧化层， 再淀积 N 型 重掺杂的多晶硅， 或者淀积非掺杂的多晶硅再进行高剂量的 N 型离子注入 ； 0017 第 2 步， 光刻和干法刻蚀形成多晶硅栅极， 利用光刻胶盖住漏区及部分多晶硅栅 极， 源区和其余部分多晶硅栅极暴露， 进行 P 型沟道离子注入 ； 0018 第。

18、 3 步， 去除光刻胶， 整个器件表面进行 N 型离子注入， 然后进行高温推进形成 N 型沟道和 N 型轻掺杂漏极漂移区 ； 0019 第 4 步， 光刻打开源区 P 型埋层注入窗口， 进行 P 型离子注入， 形成 P 型埋层 ； 0020 第 5 步， 制作栅极侧墙， 并进行漏区和源区的离子注入， 以及连接 P 型沟道的 P 型 重掺杂离子注入， 并进行快速热退火激活埋层、 源漏极和重掺杂 P 型沟道连接区 ； 0021 第 6 步， 打开源漏区需要金属硅化的区域， 进行金属硅化工艺， 在源漏和栅极形成 金属硅化物 ； 0022 第 7 步， 淀积一介质层和金属法拉第杯层， 光刻及干法刻蚀形。

19、成法拉第杯， 干法刻 蚀停在介质层上 ； 对击穿电压为 120V 的器件， 或者采用两次同样的方法形成双层法拉第 杯 ； 0023 第 8 步， 淀积接触孔前介质， 通过光刻和干刻打开介质层， 并进一步刻蚀 P 型外延 形成深沟槽， 所述深沟槽的底部位于 P 型衬底中 ； 0024 第 9 步， 刻蚀接触孔， 淀积钛、 氮化钛过渡金属以及金属钨从而形成钨下沉连接通 道， 即钨塞。 0025 进一步地， 所述第 1 步中， P 型衬底为重掺杂， 掺杂浓度为大于 1020cm-3， P 型外延为 轻掺杂， 掺杂浓度为10141016cm-3， 其中P型外延的厚度每增加1m， 器件的击穿电压提高 1。

20、4 18V ； 多晶硅掺杂离子为磷或砷， 浓度大于 1020cm-3。 0026 进一步地， 所述第 1 步中， 栅氧化层的厚度为多晶硅的厚度为 0027 进一步地， 所述第2步中， P型沟道离子注入的注入杂质为硼， 注入能量为30keV以 下， 注入剂量为 1012 1014cm-2。 0028 进一步地， 所述第 3 步中， N 型离子注入的注入杂质为磷， 注入能量为 60 说 明 书 CN 103035675 A 5 3/5 页 6 200keV, 注入剂量为 1011 1013cm-2； 高温推进的温度为 900 1050， 时间为 30 180 分 钟。 0029 进一步地， 所述第。

21、 4 步中， P 型埋层的注入杂质为硼， 注入能量为 50 200keV, 注 入剂量为大于 1014cm-2。 0030 进一步地， 所述第 5 步中， N 型源漏的注入离子为磷或砷， 注入能量为 30 120keV, 注入剂量为大于 1015cm-2； P 型重掺杂注入离子为硼， 注入能量为 30 80keV, 剂量 为大于 1015cm-2； 快速热退火的温度为 1000 1100， 时间为 5 30 秒。 0031 进一步地， 所述第 7 步中， 介质层优选地是氧化硅层， 金属层优选地是钨硅或者氮 化钛。 0032 本发明所述的 RFLDMOS 器件， 通过在重掺杂 P 型沟道连接区、。

22、 P 型沟道区之间注入 形成 P 型埋层， 降低了重掺杂 P 型沟道连接区与 P 型沟道区之间的串联电阻， 使 N 型轻掺杂 漏极漂移区、 P 型沟道区、 N 型源区所形成的寄生 NPN 管的基极电阻 RB降低， 提高骤回点电 压， 避免器件耐压性能失效导致器件烧毁的问题发生。 附图说明 0033 图 1 是传统 RFLDMOS 器件的结构示意图 ； 0034 图 2 是传统 RFLDMOS 器件的等效电路图 ； 0035 图 3 是 RFLDMOS 器件骤回点电压曲线图 ； 0036 图 4 是传统钨塞结构的 RFLDMOS 器件结构示意图 ； 0037 图 5 图 13 是本发明制造工艺步。

23、骤示意图 ； 0038 图 14 是本发明 RFLDMOS 器件的俯视图 ； 0039 图 15 是本发明制造工艺流程示意图。 0040 附图标记说明 0041 1 是硅衬底， 2 是 P 型外延， 3 是多晶硅栅极， 4 是金属硅化物， 5 是 P 型沟道， 6 是漏 极漂移区， 7 是漏区， 8 是源区， 9 是重掺杂 P 型区， 10 是金属硅化物， 11 是钨塞， 13 是法拉第 杯 ； 0042 311 是衬底， 312 是 P 型外延， 313 是栅氧化层， 314 是多晶硅栅极， 315 是光刻胶， 316 是 P 沟道， 317 是漏极漂移区， 318 是 P 型埋层， 319。

24、 是金属硅化物， 320 是源区， 321 是漏 区， 322 是重掺杂 P 型区， 323 是法拉第杯， 324 是介质， 325 是侧墙， 326 是沟槽， 327 是钨塞， 328 是层间介质。 具体实施方式 0043 本发明所述的 RFLDMOS 器件的结构如图 13 所示 ： 0044 在 P 型硅衬底 311 上， 具有轻掺杂 P 型外延 312 ； 0045 在轻掺杂 P 型外延 312 中， 具有 N 型轻掺杂漏极漂移区 317 及与之抵靠接触的 P 型沟道区 316 ； 0046 所述 N 型轻掺杂漏极漂移区 317 中， 包含所述 RFLDMOS 器件的漏区 321， 漏区。

25、 321 表面具有金属硅化物 319 引出所述 RFLDMOS 器件的漏极 ； 0047 所述 P 型沟道区 316 中， 包含有重掺杂 P 型沟道连接区 322 及与之抵靠接触的重 说 明 书 CN 103035675 A 6 4/5 页 7 掺杂 N 型区 320， 重掺杂 N 型区 320 即所述 RFLDMOS 器件的源区 ； 0048 所述重掺杂 P 型沟道连接区 322 和 RFLDMOS 的源区 320 表面覆盖一层金属硅化物 319 引出所述 RFLDMOS 的源极 ； 0049 一 P 型埋层 318 位于 P 型沟道区 316 中并连接轻掺杂 P 型外延 312 及重掺杂 。

26、P 型 沟道连接区 322 ； 0050 在 P 型沟道区 316 与 N 型轻掺杂漏极漂移区 317 交界上方的硅表面上方具有栅氧 化层 313， 栅氧化层 313 上覆盖多晶硅栅极 314 及金属硅化物 319， 多晶硅栅极 314 及栅氧 化层 313 两端具有栅极侧墙 325， 金属硅化物 319、 靠漏侧的侧墙 325、 以及漏区金属硅化物 319 与漏侧侧墙 325 之间的 N 型轻掺杂漏极漂移区 317 上均包裹介质层 324， 多晶硅栅极 314 上的金属硅化物 319 靠漏区的部分上及 N 型轻掺杂漏极漂移区 317 上的介质层上均覆 盖一层金属层形成金属法拉第杯层 323 。

27、； 0051 在整个器件表面具有层间介质328， 在重掺杂P型沟道连接区322远离漏区320的 一侧的轻掺杂 P 型外延 312 中还具有钨塞 317， 钨塞 317 底部连接到 P 型衬底 311 中， 钨塞 312 上部也穿通层间介质 328。 0052 本发明所述的 RFLDMOS 器件的制造工艺实现包括以下步骤 ： 0053 第 1 步， 如图 5 所示， 在 P 型衬底 311 上生长 P 型外延区 312 ； 所述 P 型衬底 311 的掺杂浓度为 1020cm-3以上， P 型外延区 312 的掺杂浓度为 1014 1016cm-3， 其中 P 型外延区 312 厚度每增加 1m。

28、， 器件的击穿电压提高 14 18 伏 ； 0054 在 P 型外延 312 上方用炉管生长栅氧 313， 栅氧 313 厚度为 120 300 埃， 再淀积 N 型重掺杂的多晶硅 314， 厚度为 1500 4000 埃， 或者淀积非掺杂的多晶硅再进行高剂量 的 N 型离子注入， 掺杂离子为磷或砷 , 浓度大于 1020cm-3。 0055 第 2 步， 如图 6 所示， 光刻和干刻形成多晶硅栅极， 利用光刻胶 315 盖住漏区及部 分多晶硅栅极314， 源区和其余部分多晶硅栅极314暴露， 进行P型沟道离子注入， 注入离子 为硼， 注入能量为 30keV 以下， 剂量为 1012 1014。

29、cm-2。形成 P 型沟道区 316。 0056 第3步， 如图7所示， 去除光刻胶315， 进行N型离子注入， 注入离子为磷， 注入能量 为 60 200keV, 剂量为 1011 1013cm-2； 然后进行高温推进， 温度为 900 1050， 时间为 30 180 分钟， 形成漏极漂移区 317。 0057 第 4 步， 如图 8 所示， 光刻打开局域 P 型埋层窗口， 进行 P 型离子注入以形成 P 型 埋层 318， 注入区域在栅极的源侧并保证和后续将制作的重掺杂 P 型区 （即下一步将制作的 重掺杂 P 型区 322） 有部分重叠。注入离子为硼， 注入能量为 50 200keV,。

30、 注入剂量大于 1014cm-2。 0058 第 5 步， 如图 9 所示， 制作栅极侧墙 325， 并进行漏区和源区的离子注入， 注入离子 为磷或砷， 注入能量为 30 120keV, 剂量为 1015cm-2以上， 形成 RFLDMOS 器件的源区 320 和 漏区 321 ； 然后进行连接 P 型沟道 316 的 P 型重掺杂离子注入， P 型重掺杂注入离子为硼， 注入能量为 30 80keV, 剂量为 1015cm-2以上 ； 并进行快速热退火激活 P 型埋层 318、 源区 320、 漏区 321 和重掺杂 P 型区 322。 0059 第 6 步， 如图 10 所示， 打开源漏区金。

31、属硅化的区域， 进行金属硅化工艺， 在源区 320、 漏区 321 上和多晶硅栅极 314 上形成金属硅化物 319。 0060 第 7 步， 如图 11 所示， 淀积一介质层和金属法拉第杯层。介质层 324 优选地是氧 说 明 书 CN 103035675 A 7 5/5 页 8 化硅层， 金属层优选地可以是钨硅或氮化硅 ； 光刻和干刻形成法拉第杯 323， 干刻停在介质 层 324 上。对击穿电压为 120V 的器件， 可以采用两次同样的方法形成双层法拉第杯。 0061 第8步， 如图12所示， 淀积层间介质328， 通过光刻和干刻打开介质层， 并进一步刻 蚀 P 型外延区形成深沟槽 32。

32、6， 所述深沟槽 326 的底部位于 P 型衬底 311 中。 0062 第9步， 如图13所示， 淀积钛、 氮化钛过渡金属以及金属钨从而形成钨塞下沉连接 通道 327（其他常规接触引出孔图中未示出） ， 形成的器件的最终结构。 0063 以上即为本发明所述的 RFLDMOS 器件的制造工艺， 实际上， 本发明所述的 RFLDMOS 是由多个栅极并联而阵列的分立器件， 典型产品的总栅极宽度大于 10 毫米。源区 320 和连 接到 P 型重掺杂区 322 的沟道 316 及钨塞 327 下沉一起连接到 P 型衬底 311， 漏区 321 和钨 塞电连接下沉通道 327 的两侧各有一个栅极， 参。

33、考图 14 所示的结构， 即两个栅极共用漏区 321 和钨塞下沉通道 327， 其中虚线框所示部分为重复单元。 0064 本发明在 P 型沟道区 316 和重掺杂 P 型区 322 之间， 增加一个离硅表面 1500 4000 埃 （具体深度由离子注入能量决定） 的中等剂量的 P 型埋层 318， 可极大地降低 P 型沟 道 316 到重掺杂 P 型区 322 之间的串联电阻， 这样由漏极漂移区 317、 P 型沟道区 316 以及 源区形成的寄生 NPN 管的基极电阻 RB可得到极大的降低 ； 这样形成的器件的寄生 NPN 的骤 回点的电压远大于器件的击穿电压， 从而可以避免器件耐压性失效造。

34、成烧毁效应的发生， 而工艺流程也简单易于实施。 0065 以上仅为本发明的优选实施例， 并不用于限定本发明。对于本领域的技术人员来 说， 本发明可以有各种更改和变化。凡在本发明的精神和原则之内， 所作的任何修改、 等同 替换、 改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 103035675 A 8 1/8 页 9 图 1 图 2 说 明 书 附 图 CN 103035675 A 9 2/8 页 10 图 3 图 4 说 明 书 附 图 CN 103035675 A 10 3/8 页 11 图 5 图 6 说 明 书 附 图 CN 103035675 A 11 4/8 页 12 图 7 图 8 说 明 书 附 图 CN 103035675 A 12 5/8 页 13 图 9 图 10 说 明 书 附 图 CN 103035675 A 13 6/8 页 14 图 11 图 12 说 明 书 附 图 CN 103035675 A 14 7/8 页 15 图 13 图 14 说 明 书 附 图 CN 103035675 A 15 8/8 页 16 图 15 说 明 书 附 图 CN 103035675 A 16 。