《一种基于FPGA的脉冲滑变信号产生电路.pdf》由会员分享，可在线阅读，更多相关《一种基于FPGA的脉冲滑变信号产生电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103095254 A (43)申请公布日 2013.05.08 CN 103095254 A *CN103095254A* (21)申请号 201210594262.6 (22)申请日 2012.12.31 H03K 3/02(2006.01) G05B 19/042(2006.01) (71)申请人 中国电子科技集团公司第四十一研 究所 地址 266000 山东省青岛市经济技术开发区 香江路 98 号 (72)发明人 王娜 樊晓腾 李增红 左永峰 刘亮 周俊杰 (74)专利代理机构 北京科亿知识产权代理事务 所 ( 普通合伙 ) 11350 代理人 汤东凤 (54。
2、) 发明名称 一种基于 FPGA 的脉冲滑变信号产生电路 (57) 摘要 本发明提出一种基于 FPGA 的脉冲滑变信号 产生电路， 解决了现有的脉冲电路受模拟电路元 器件的限制， 无法输出高精度、 高频率的脉冲信号 的问题。一种基于 FPGA 的脉冲滑变信号产生电 路， 包括 ： 对参数进行设定的脉冲序列表 RAM， 脉 冲周期计数器， 脉冲宽度计数器和脉冲序列发生 器。本发明的基于 FPGA 的脉冲滑变信号产生电 路， 信号的各种参数可以灵活设置 ； FPGA 内部电 路尺寸很小， 互连线短， 分布电容小， 驱动电路所 需的功耗就大大降低， 而且 FPGA 芯片内部受外界 的干扰很小， 可以。
3、采用较小的工作电压以降低功 耗 ； 核心电路部分都集成在 FPGA 内部， 将大大提 高产品的保密程度。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 1 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图1页 (10)申请公布号 CN 103095254 A CN 103095254 A *CN103095254A* 1/1 页 2 1. 一种基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 包括 ： 对参数进行设定的脉冲序列表 RAM， 由 QUARTUS 7.2 的 MegaWizrd 管理器定制生成 ； 脉冲周期计。
4、数器， 其输入端加载所述脉冲序列表 RAM 输出的周期数据， 计满溢出后产 生一个低脉冲的溢出信号， 并将该溢出信号反向后作为其脉冲个数计数器的参考时钟 ； 脉冲宽度计数器， 其输入端加载所述脉冲序列表 RAM 输出的脉宽数据， 其数据清零端 由系统的 RESET 信号控制， 由所述脉冲周期计数器输出的溢出信号反向后的高脉冲控制重 新装入并开始进行一次新的计数过程 ； 脉冲序列发生器， 其参考时钟为所述脉冲周期计数器的溢出信号反向后产生的高脉 冲， 其清零端由系统的 RESET 信号和内部设置一个译码地址共同控制， 其输出 10 位数据作 为所述脉冲序列表 RAM 寻址的地址 ； 外部参考时钟。
5、， 输出参考时钟到所述脉冲周期计数器、 脉冲宽度计数器和脉冲序列表 RAM 的时钟端。 2. 如权利要求 1 所述的基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 所述脉冲序 列表 RAM 为只读存储器 ROM。 3. 如权利要求 1 所述的基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 所述脉冲周 期计数器是 32 位计数器， 包括触发器 74273、 运算器 74181 和超前进位产生器 74182。 4. 如权利要求 1 所述的基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 所述脉冲宽 度计数器是 32 位减法计数器， 包括触发器 74273 和计数器 74169。
6、。 5. 如权利要求 1 所述的基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 脉冲序列发 生器是采用 VHDL 语言设计的模 10 以内任意值计数器。 6. 如权利要求 1 至 5 任一项所述的基于 FPGA 的脉冲滑变信号产生电路， 其特征在于， 所述外部参考时钟为 100MHz 参考时钟。 权 利 要 求 书 CN 103095254 A 2 1/4 页 3 一种基于 FPGA 的脉冲滑变信号产生电路 技术领域 0001 本发明涉及信号发生技术领域， 特别涉及一种基于 FPGA 的脉冲滑变信号产生电 路。 背景技术 0002 脉冲滑变信号在雷达测试技术领域被广泛的应用， 相比于传。
7、统的简单脉冲信号， 脉冲滑变信号的特点是信号的脉冲重复周期以一定的周期缓慢地重复变化， 且这种变化可 以是单调递增或者单调递减的。对脉冲重复周期递增的信号， 当重复周期变化达到最大值 即突跳到最小值 ； 而脉冲重复周期递减的信号， 当重复周期变化达到最小值即突跳到最大 值， 之后重新开始一个新的变化周期， 此过程以固定的周期不断地重复进行。 根据不同型号 的雷达测试应用的需求， 脉冲滑变信号的脉冲宽度和周期以及滑变模式是灵活可变的。 0003 传统的脉冲电路主要是由晶体管和电阻电容组成的， 它的特点是 ： 脉冲电路中的 晶体管是工作在开关状态的。脉冲电路的另一个特点是一定有电容器作关键元件， 。
8、脉冲的 产生、 波形的变换都离不开电容器的充放电。 大多数情况下， 晶体管是工作在特性曲线的饱 和区或截止区的， 为了使晶体管开关速度更快， 在基极上还加有加速电容， 在脉冲前沿产生 正向尖脉冲可使晶体管快速进入导通并饱和 ； 在脉冲后沿产生负向尖脉冲使晶体管快速进 入截止状态。因此， 传统的脉冲电路也叫自激多谐振荡器或简称多谐振荡器， 但是这样的 电路形式较为简单， 生成的脉冲信号不够灵活 ； 受模拟电路元器件的限制， 也无法输出高精 度、 高频率的脉冲信号， 很明显无法满足脉冲滑变信号的要求。 发明内容 0004 本发明提出一种基于 FPGA 的脉冲滑变信号产生电路， 解决了现有的脉冲电路。
9、受 模拟电路元器件的限制， 无法输出高精度、 高频率的脉冲信号的问题。 0005 本发明的技术方案是这样实现的 ： 0006 一种基于 FPGA 的脉冲滑变信号产生电路， 包括 ： 对参数进行设定的脉冲序列表 RAM， 由QUARTUS7.2的MegaWizrd管理器定制生成 ； 脉冲周期计数器， 其输入端加载所述 脉冲序列表 RAM 输出的周期数据， 计满溢出后产生一个低脉冲的溢出信号， 并将该溢出信 号反向后作为其脉冲个数计数器的参考时钟 ； 脉冲宽度计数器， 其输入端加载所述脉冲序 列表RAM输出的脉宽数据， 其数据清零端由系统的RESET信号控制， 由所述脉冲周期计数器 输出的溢出信号。
10、反向后的高脉冲控制重新装入并开始进行一次新的计数过程 ； 脉冲序列发 生器， 其参考时钟为所述脉冲周期计数器的溢出信号反向后产生的高脉冲， 其清零端由系 统的RESET信号和内部设置一个译码地址共同控制， 其输出10位数据作为所述脉冲序列表 RAM 寻址的地址 ； 外部参考时钟， 输出参考时钟到所述脉冲周期计数器、 脉冲宽度计数器和 脉冲序列表 RAM 的时钟端。 0007 可选地， 所述脉冲序列表 RAM 为只读存储器 ROM。 0008 可选地， 所述脉冲周期计数器是 32 位计数器， 包括触发器 74273、 运算器 74181 和 说 明 书 CN 103095254 A 3 2/4 。
11、页 4 超前进位产生器 74182。 0009 可选地， 所述脉冲宽度计数器是 32 位减法计数器， 包括触发器 74273 和计数器 74169。 0010 可选地， 脉冲序列发生器是采用 VHDL 语言设计的模 10 以内任意值计数器。 0011 可选地， 所述外部参考时钟为 100MHz 参考时钟。 0012 本发明的有益效果是 ： 0013 （1） 信号的各种参数可以灵活设置， 例如信号的脉冲宽度、 重复周期等都可以在其 各自的范围内任意设置 ； 0014 （2） FPGA 内部电路尺寸很小， 互连线短， 分布电容小， 驱动电路所需的功耗就大大 降低， 而且 FPGA 芯片内部受外界的。
12、干扰很小， 可以采用较小的工作电压以降低功耗 ； 0015 （3） 核心电路部分都集成在 FPGA 内部， 将大大提高产品的保密程度 ； 0016 （4） 缩短研制周期， 降低设计成本， 用 FPGA 来设计和改造电子产品可以大幅度地 减少印制板的面积和接插件， 降低装配和调试费用 ； 0017 （5） 使用 FPGA 提高了设计灵活性和可靠性， 避免了因为大量分立式元器件在向印 制板上装配时发生由于虚焊或接触不良造成的故障。 附图说明 0018 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图。
13、仅仅是本 发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下， 还可 以根据这些附图获得其他的附图。 0019 图 1 为本发明一种基于 FPGA 的脉冲滑变信号产生电路的控制框图。 具体实施方式 0020 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于 本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0021 传统的基于晶体管和电阻电容组成的脉冲电路， 其核心原理是利用电容器的充放。
14、 电和晶体管的导通截止特性， 该电路的主要缺点是使用大量模拟器件， 电路形式复杂， 成本 高， 功耗高， 且信号精度低、 指标差。 0022 FPGA（现场可编程门阵列） 是由掩膜可编程门阵列和 PLD（可编程逻辑器件） 演变 而来的， 并将二者的特性结合在一起， 使 FPGA 既有掩膜可编程门阵列的高逻辑密度和通用 性， 又有 PLD 的可编程特性。FPAG 技术的发展使得单个芯片上集成的逻辑门数越来越多， 能实现的功能越来越复杂。可以通过硬件编程的方法设计和开发 ASIC（专用集成电路） 芯 片， 极大地提高芯片的研制效率、 降低开发费用。 0023 本发明公开了一种基于FPGA的脉冲滑变。
15、信号产生电路， 如图1所示， 包括 ： 脉冲序 列发生器 10、 脉冲序列表 RAM20、 脉冲周期计数器 30 和脉冲宽度计数器 40。 0024 脉冲序列表RAM20是由QUARTUS7.2的MegaWizrd管理器定制生成， 在生成脉冲 说 明 书 CN 103095254 A 4 3/4 页 5 序列表 RAM20 时可以进行参数设定， 包括宽度、 深度、 同 / 异步、 使能端， 输入 / 输出锁存等， 脉冲序列表 RAM20 支持赋初值， 初始化文件为 .Mif 文件， 这样就可以把脉冲序列表 RAM20 做成一个只读存储器ROM， 方便随时更改里面的数据。 脉冲序列表RAM20是。
16、32bit1024的 带时钟输入端、 带读写信号端、 带输入输出锁存的同步 RAM。脉冲序列表 RAM20 的加载数据 是由软件设计的脉冲样本生成器生成的， 它决定着不同类型的模拟雷达脉冲信号的输出。 0025 脉冲周期计数器 30 是 32 位计数器， 包括触发器 74273、 运算器 74181 和超前进位 产生器74182。 从外部输入的100M参考时钟50， 经过控制选择后输入到脉冲周期计数器30 和脉冲宽度计数器 40 的时钟端 CLK 作为参考时钟。脉冲序列表 RAM20 中的 32 位周期数据 80 加载到脉冲周期计数器 30 的触发器 74273 的输入端锁存。在下一个时钟信号。
17、作用下， 脉冲周期计数器 30 开始计数， 计满溢出后产生一个低脉冲的溢出信号， 这个低脉冲输出到 脉冲宽度计数器 40， 作为脉冲宽度计数器 40 的装载使能信号 LD。当装载使能信号 LD 为低 时， 脉冲宽度计数器 40 开始装载计数。将低脉冲的溢出信号反向后产生的高脉冲作为脉冲 周期计数器 30 中的脉冲个数计数器 （图 1 中未示出） 的参考时钟 CLR， 每溢出一次， 脉冲个 数计数器计数值累加一次。 0026 脉冲宽度计数器 40 是 32 位减法计数器， 包括触发器 74273 和计数器 74169。FPGA 内部设置一个译码地址作为数据输入锁存信号， 选通此地址则数据输入锁存。
18、， 将脉冲序列 表 RAM20 中的 32 位脉宽数据 70 加载到脉冲宽度计数器 40 的触发器 74273 的输入端锁存。 脉冲宽度计数器 40 的数据清零端由系统的 RESET 信号控制。每当脉冲周期计数器 30 完 成一个计数周期， 产生的溢出信号为低， 此溢出信号控制脉冲宽度计数器 40 完成数据的装 载， 此时脉冲宽度计数器 40 重新装入并开始进行一次新的计数过程。 0027 脉冲序列发生器 10 是采用 VHDL 语言设计的模 10 以内任意值计数器， 相比于图形 设计方式， 这样设计的计数器在调试和编译上更加灵活方便， 该计数器的输入数据即为计 数器的计数值， 参考时钟 CL。
19、K 为脉冲周期计数器 30 的溢出信号反向后产生的高脉冲， 清零 端由 RESET 信号和内部设置一个译码地址共同控制。脉冲周期计数器 30 每计满溢出一次， 产生的溢出信号反向后作为参考时钟 CLK 控制脉冲序列发生器 10 完成一次计数累加的过 程， 脉冲序列发生器 10 输出的 10 位数据做为脉冲序列表 RAM 寻址的地址 60， 从而实现周 期、 脉冲个数可控的脉冲输出。 0028 根据脉冲序列的要求， 在脉冲序列表 RAM20 中预先存入由脉冲滑变的算法得出的 每个序列的频率字 （即脉冲周期） 、 脉冲宽度， 在模拟脉冲时 FPGA 自动从脉冲序列表 RAM20 中调用数据至脉冲周。
20、期计数器 30 和脉冲宽度计数器 40， 脉冲周期计数器 30 溢出一次为一 个周期， 产生的溢出信号分别控制脉冲宽度计数器 40 进行计数， 并控制脉冲序列发生器 10 的输出值进行累加， 使脉冲序列表 RAM20 寻址的地址加 1， 从而读取下一个脉冲的周期、 脉 宽参数值， 来实现可编程控制的滑变脉冲信号输出。本发明的脉冲滑变信号产生电路产生 的脉宽范围为 20ns-42s， 步进 10ns， 脉冲周期范围为 100ns-2s+10ns， 步进 10ns。由于外部 参考时钟50选用100MHz参考时钟， 输出参考时钟信号到脉冲周期计数器30、 脉冲宽度计数 器 40 和脉冲序列表 RAM。
21、20 的时钟端 CLK， 输出的脉冲信号精度可以达到 10ns。 0029 本发明的基于 FPGA 的脉冲滑变信号产生电路， 信号的各种参数可以灵活设置， 例 如信号的脉冲宽度、 重复周期等都可以在其各自的范围内任意设置 ； FPGA 内部电路尺寸很 小， 互连线短， 分布电容小， 驱动电路所需的功耗就大大降低 ； FPGA 芯片内部受外界的干扰 说 明 书 CN 103095254 A 5 4/4 页 6 很小， 可以采用较小的工作电压以降低功耗 ； 核心电路部分都集成在 FPGA 内部， 将大大提 高产品的保密程度 ； 缩短研制周期 ； 降低设计成本， 用 FPGA 来设计和改造电子产品可以大 幅度地减少印制板的面积和接插件， 降低装配和调试费用 ； 使用 FPGA 提高了设计灵活性和 可靠性， 避免了大量分立式元器件在向印制板上装配时发生由于虚焊或接触不良造成的故 障。 0030 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精 神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 103095254 A 6 1/1 页 7 图 1 说 明 书 附 图 CN 103095254 A 7 。