《电荷再分配数模转换器.pdf》由会员分享，可在线阅读，更多相关《电荷再分配数模转换器.pdf（19页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104040898A43申请公布日20140910CN104040898A21申请号201280019834622申请日2012032113/069,96620110323USH03M1/6620060171申请人美国亚德诺半导体公司地址美国马萨诸塞州72发明人R卡普斯塔74专利代理机构中国国际贸易促进委员会专利商标事务所11038代理人陈华成54发明名称电荷再分配数模转换器57摘要本公开的实施方案可提供有片上存储电容器的电荷再分配DAC以取代传统的外部参考电压来向DAC提供电荷。DAC可包括具有第一极板和第二极板的片上存储电容器，DAC电容器阵列以生成DAC输出，以及由DA。
2、C输入字控制的开关阵列以耦合DAC电容器到存储电容器。电荷再分配DAC还可包括第一开关，其连接第一极板到外部端子用于第一外部参考电压，以及第二开关，其连接第二极板到外部端子用于第二外部参考电压。一个实施方案可提供包括电荷再分配DAC的ADC。30优先权数据85PCT国际申请进入国家阶段日2013102386PCT国际申请的申请数据PCT/US2012/0299202012032187PCT国际申请的公布数据WO2012/129289EN2012092751INTCL权利要求书3页说明书7页附图8页19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书7页附图8页10申请公布号CN。
3、104040898ACN104040898A1/3页21一种电荷再分配数模转换器（DAC），包括片上存储电容器，其具有第一极板和第二极板；DAC电容器阵列，每个都具有第一和第二极板；以及开关阵列，其由DAC输入字控制，以连接各个DAC电容器的第二极板到所述片上存储电容器的所述第一或第二极板；第一开关，其连接所述片上存储电容器的所述第一极板到外部端子，用于第一外部参考电压；以及第二开关，其连接所述片上存储电容器的所述第二极板到第二外部端子参考电压。2如权利要求1中所述的电荷再分配DAC，其中在应用所述DAC输入字时，电荷再分配在所述片上存储电容器与所述DAC电容器之间发生。3如权利要求2中所述的。
4、电荷再分配DAC，其中所述片上存储电容器为多个片上存储电容器中的一个。4如权利要求3所述的电荷再分配DAC，其中片上存储电容器的数量等于所述DAC输入字的比特数量。5如权利要求1所述的电荷再分配DAC，其中在运行的第一阶段期间，所述片上存储电容器连接到所述外部端子用于所述参考电压和地线。6如权利要求5所述的电荷再分配DAC，其中在运行的第二阶段期间，所述片上存储电容器从所述外部端子断开，用于所述参考电压和地线，并且所述DAC输入字确定各个DAC电容器是否连接到所述第一极板或所述第二极板。7如权利要求5所述的电荷再分配DAC，其中所述DAC电容器阵列为二进制加权电容器，所述DAC电容器的总数等于。
5、所述DAC输入字的比特总数，并且其中在运行的所述第二阶段期间，所述DAC输入字的每个比特确定相应的DAC电容器连接到所述片上存储电容器的所述第一或第二极板。8如权利要求5所述的电荷再分配DAC，还包括解码器以解码所述DAC输入字，并且生成用于所述开关阵列的控制信号，其中所述DAC电容器中的每一个都具有相等的电容量，并且所述DAC电容器的总数等2N1，其中N为大于一的整数，其表示所述DAC输入字的比特总数，并且其中在运行的所述第二阶段期间，大量所述DAC电容器由所述解码器控制，连接到所述第一极板，并且剩余的DAC电容器连接到所述片上存储电容器的所述第二极板，所述数量等于所述DAC输入字的值。9如。
6、权利要求5所述的电荷再分配DAC，其中在运行的所述第一阶段，所述DAC电容器从所述片上存储电容器断开。10如权利要求1所述的电荷再分配DAC，其中所述电荷再分配DAC在模数转换器（ADC）中。11如权利要求10所述的电荷再分配DAC，其中所述ADC为逐次逼近型ADC，并且在所述ADC对输入电压进行采样的同时，所述片上存储电容器对所述参考电压进行采样。12一种生成用于数模转换器（DAC）的数模输出的方法，包括对到所述DAC的片上存储电容器的外部参考电压进行采样；从所述外部参考电压断开所述DAC的所述片上存储电容器，并且权利要求书CN104040898A2/3页3根据DAC输入字连接多个DAC电容。
7、器到所述片上存储电容器。13如权利要求12所述的方法，其中在应用所述DAC输入字时，电荷再分配在所述片上存储电容器与所述DAC电容器之间发生。14如权利要求12所述的方法，其中所述片上存储电容器通过两个开关连接到所述外部参考电压与地线，并且通过闭合所述两个开关进行采样。15如权利要求14所述的方法，其中所述DAC在逐次逼近型模数转换器（ADC）中，并且在所述ADC对输入电压进行采样的同时，所述片上存储电容器对所述参考电压进行采样。16如权利要求15所述的方法，其中在从所述外部参考电压断开所述DAC的所述片上存储电容器时，所述DAC输入字在多个值之间改变，以改变所述片上存储电容器与DAC电容器之。
8、间的再分配，以生成多个DAC输出。17如权利要求15所述的方法，其中所述DAC电容器阵列为二进制加权电容器，所述DAC电容器的总数等于所述DAC输入字的比特总数，并且其中在连接所述多个DAC电容器到所述片上存储电容器时，所述DAC输入字的每个比特确定相应的DAC电容器连接到所述片上存储电容器的第一或第二极板。18如权利要求15所述的方法，其中所述DAC还包括解码器，以解码所述DAC输入字，并且生成用于所述开关阵列的控制信号，其中所述DAC电容器中的每一个都具有相等的电容量，并且所述DAC电容器的总数等于2N1，其中N为大于一的整数，其表示所述DAC输入字的比特总数，并且其中在连接所述多个DAC。
9、电容器到所述片上存储电容器时，大量所述DAC电容器由所述解码器控制，连接到所述第一极板，并且剩余的DAC电容器连接到所述片上存储电容器的所述第二极板，所述数量等于所述DAC输入字的值。19如权利要求12所述的方法，其中所述多个DAC电容器保持从所述存储电容器断开，同时对到所述DAC的所述片上存储电容器的所述外部参考电压进行采样。20一种模数转换器（ADC），包括电荷再分配数模转换器（DAC），包括片上存储电容器，其具有第一极板和第二极板；DAC电容器阵列，每个都具有第一和第二极板；开关阵列，每个都由DAC输入字控制，以连接各个DAC电容器的第二极板到所述片上存储电容器的所述第一或第二极板；第一。
10、开关，其连接所述片上存储电容器的所述第一极板到第一外部端子，用于第一外部参考电压；以及第二开关，其连接所述片上存储电容器的所述第二极板到第二外部端子，用于第二外部参考电压。21如权利要求20所述的ADC，其中在应用所述DAC输入字时，电荷再分配在所述存储电容器与所述DAC电容器之间发生。22如权利要求20所述的ADC，所述ADC为逐次逼近型ADC，并且在所述ADC对输入电压进行采样的同时，所述存储电容器对所述参考电压进行采样。23如权利要求20所述的ADC，其中所述DAC电容器按分离式阵列配置。24如权利要求20所述的ADC，其中所述DAC电容器阵列为二进制加权电容器，所述权利要求书CN104。
11、040898A3/3页4DAC电容器的总数等于所述DAC输入字的比特总数，并且在运行期间，所述DAC输入字的每个比特控制相应的DAC电容器连接到所述片上存储电容器的所述第一或第二侧。25如权利要求20所述的ADC，其中所述DAC还包括解码器，以解码所述DAC输入字，并且生成用于所述开关阵列的控制信号，其中所述DAC电容器中的每一个都具有相等的电容量，并且所述DAC电容器的总数等于2N1，其中N为大于一的整数，其表示所述DAC输入字的比特总数，并且其中在运行期间，所述DAC电容器由所述解码器控制，以使大量所述电容器连接到所述第一极板，并且剩余的连接到所述片上存储电容器的所述第二极板，所述数量等于。
12、所述DAC输入字的值。26一种集成电路IC芯片，包括电荷再分配数模转换器（DAC），包括片上存储电容器，其具有第一极板和第二极板；DAC电容器阵列，每个都具有第一和第二极板；开关阵列，其由DAC输入字控制，以连接各个DAC电容器的第二极板到所述片上存储电容器的所述第一或第二极板；第一开关，连接所述片上存储电容器的所述第一极板到第一外部端子，用于第一外部参考电压；以及第二开关，连接所述片上存储电容器的所述第二极板到第二外部端子，用于第二外部参考电压。27如权利要求26所述的IC芯片，其中在应用所述DAC输入字时，电荷再分配在所述存储电容器与所述DAC电容器之间发生。28如权利要求26所述的IC芯。
13、片，所述ADC为逐次逼近型ADC，并且在所述ADC对输入电压进行采样的同时，所述存储电容器对所述参考电压进行采样。29如权利要求26所述的IC芯片，其中所述DAC电容器按分离式阵列配置。权利要求书CN104040898A1/7页5电荷再分配数模转换器技术领域0001本发明涉及信号处理器，并且更具体地来讲，涉及一种可以在IC芯片上完全实现电荷再分配的电荷再分配数模转换器（DAC）。背景技术0002电荷再分配DACS常见于现代集成电路中，特别是CMOS开关电容器设计中。它们在很多应用中具有用途，包括模数（ADC）架构，如流水线和逐次逼近型（SAR）ADC。取决于应用，关键性能度量可以是DAC的线性。
14、度及其建立速度。0003图1中示出示例性3比特电荷再分配DAC100。其包括端接电容器102和二进制加权电容器1041、1042和1043的阵列，其中各自的电容量为1C、1C、2C和4C。DAC输入是3比特二进制数字字，其中每个比特控制连接到电容器的开关1061、1062或1063中的各个开关。取决于DAC输入字的相应比特，开关1061、1062和1063的另一个侧连接到参考电压VREF或地线GND。通常，数字“1”控制相应开关连接到参考电压VREF，而数字“0”控制相应开关连接到GND。DAC输出由公式VOUTVREFCSELECTED/CTOTAL确定，其中CSELECTED为DAC字所选。
15、的电容量，而CTOTAL为DAC100中的所有电容量的总和。例如，如果DAC编码为101，通过连接开关1061和1063到参考电压VREF来选择电容器1041和1043，而开关1062连接电容器1042到地线GND。输出将为VOUTVREF4C1C/4C2C1C1C5/8VREF。0004参考电压VREF和地线GND具有关联的寄生电感，通过LPAR1和LPAR2表示。当DAC电容器中的任何一个从VREF切换至地线GND时（反之亦然），位于DAC输出的电压将振铃一段时间，这取决于寄生电感的特性和DAC100的电容量。在典型的集成电路中，振铃现象限制可以驱动DAC的频率。0005从而，在高速下，D。
16、AC的性能经常受限于寄生电感。因此，有必要改进电荷再分配DAC建立的速度，特别是SARADC应用。附图说明0006图1为传统电荷再分配DAC。0007图2示出根据本发明的一个实施方案的电荷再分配DAC。0008图3示出根据本发明的实施方案的第二阶段中的图2的电荷再分配DAC。0009图4示出根据本发明的另一个实施方案的另一个电荷再分配DAC。0010图5示出根据本发明的实施方案的有电荷再分配DAC的SARADC。0011图6示出根据本发明的实施方案的电荷再分配DAC的流程。0012图7示出根据本发明的另一个实施方案的另一个电荷再分配DAC。0013图8示出根据本发明的另一个实施方案的另一个电荷。
17、再分配DAC。具体实施方式0014本公开的实施方案可提供有片上存储电容器的电荷再分配DAC以取代传统的外说明书CN104040898A2/7页6部参考电压来向DAC提供电荷。DAC可包括具有第一极板和第二极板的片上存储电容器，DAC电容器阵列以生成DAC输出，以及由DAC输入字控制的开关阵列以耦合DAC电容器到存储电容器。电荷再分配DAC还可包括第一开关，其连接第一极板到外部端子用于第一外部参考电压，以及第二开关，其连接第二极板到外部端子用于第二外部参考电压。一个实施方案可提供包括电荷再分配DAC的ADC。0015本发明的另一个实施方案可提供一种用于生成用于数模转换器（DAC）的数模输出的方法。
18、。该方法可包括对到DAC的片上存储电容器的两个外部参考电压进行采样。此外，该方法可包括从外部参考电压断开DAC的片上存储电容器，并根据DAC输入字连接多个DAC电容器到片上存储电容器。0016图2示出根据本发明的一个实施方案的电荷再分配DAC200。该电荷再分配DAC200可以是N比特DAC（例如，N是大于一的整数），并且包括端接电容器202和二进制加权电容器2041204N阵列，以及多个开关2061206N。电荷再分配DAC200还可包括两个开关2081和2082，以及存储电容器CRES210。电荷再分配DAC200的所有这些组件都可集成在IC芯片220上（例如，同一芯片上），并且存储电容器。
19、CRES210可以是片上存储电容器。0017存储电容器CRES210可具有两侧（例如，两个极板）以存储电荷。开关2081可具有一端，其耦合到CRES210的第一侧（例如，顶板或顶侧），以及另一端，其耦合到IC芯片的第一端子，其可在运行期间连接到第一参考电压VREF1。开关2081从而控制CRES210的第一侧与第一参考电压VREF1之间的连接。开关2082可具有一端，其耦合到CRES210的第二侧上（例如，底板或底侧），以及另一端，其耦合到IC芯片的第二端子，其可在运行期间连接到第二参考电压VREF2。开关2082从而控制CRES210的第二侧与第二参考电压VREF2之间的连接。每个电容器20。
20、41204N都可由各个开关2061206N控制，以从存储电容器CRES210断开，或连接到存储电容器CRES210的第一侧或存储电容器CRES210的第二侧。在一个实施方案中，第一参考电压VREF1可具有比第二参考电压VREF2更高的电压值。例如，第一参考电压可以是正参考值VREF（例如，正电源VDD），而第二参考电压VREF2可以是低于VREF的正参考值，或地线GND，或负参考值PVREF（例如，负电源VSS）。0018开关2061206N可由DAC输入字控制，其可以是N比特二进制数字字，其中每个比特各自地控制开关。开关2061可由最低比特位（LSB）控制，并且从而电容器2041可对应于LS。
21、B，并且它的电容量可以是单位电容量（例如，1C）。开关206N可由最高比特位（MSB）控制，并且从而电容器204N可对应于最高比特位（MSB），并且它的电容量可以是2N1个单位电容量。从而，二进制加权电容器2041204N各自地具有20C、21C和2N1C的电容量。在一个实施方案中，单位电容量可以是任一适当的电容量值。0019在一个实施方案中，电荷再分配DAC200可以是集成电路（IC）芯片220的一部分。参考电压VREF1和VREF2可来自芯片220的外部。电荷再分配DAC200可在2个阶段中运行。在初始作用阶段期间，存储电容器CRES210可连接到外部参考电压VREF1和VREF2，并且可。
22、对参考电压VREF1和VREF2进行采样。也就是说，在这个初始阶段，开关2081和2082可各自地连接存储电容器CRES210的第一和第二侧到外部电压VREF1和VREF2。在一个实施方案中，可以在初始阶段保持开关2061、2062和2063闭合，用于连接DAC电容器2041204N到存储电容器CRES210。在另一个实施方案中，开关2061、2062和2063可在初始阶段从存储电容器CRES210断开DAC电容器2041204N。在后面的实施方案中，寄生电感导致的任何说明书CN104040898A3/7页7振铃对DAC电容器2041204N中的任何一个都没有影响。0020图3示出根据本发明的。
23、实施方案的第二阶段中的电荷再分配DAC200。在如图3所示的第二阶段期间，开关2081和2082可从外部参考电压（例如，从外部VREF1和VREF2断开）断开存储电容器CRES210的第一和第二侧，并且从而将电荷再分配DAC200与寄生电感隔离。在第二阶段中，可将一个或多个DAC输入字应用于开关2061206N。在每个DAC输入字中，数字“1”可连接相应的DAC电容器204到存储电容器CRES210的第一侧，而数字“0”可连接相应的DAC电容器204到存储电容器CRES210的第二侧。例如，DAC输入字的MSB比特可控制开关206N，而DAC输入字的LSB比特可控制开关2061。因此，所有的电。
24、荷再分配将完全地在片上，存储电容器CRES210与DAC电容器2041204N之间发生。由于这种电荷共享是在片上的，DAC200的性能不会受限于外部寄生电感造成的慢建立响应，如杂散电感。在一个实施方案中，建立可仅受限于开关导通电阻，其在现代IC工艺中可以是非常迅速的。0021如图2和图3中所示，存储电容器CRES210可能需要非常大以提供电荷。在一个实施方案中，为了实现N比特线性度，可调整存储电容器CRES210的大小以使得0022CRES22NCUNIT0023其中CUNIT是LSB电容器的大小（如图2图3所示的1C）。因此，为了与高分辨率DAC相配，根据本发明的实施方案的存储电容器CRES。
25、可能是巨大的。0024在运行期间，DAC电容器2041204N每个都可具有一侧，其连接到存储电容器CRES210（例如，第一或第二侧）。DAC输出可耦合到DAC电容器2041204N的另一侧，并且从不直接连接到存储电容器CRES210。0025图4示出根据本发明的另一个实施方案的另一个电荷再分配DAC400。该电荷再分配DAC400可以是N比特DAC，并且可包括端接电容器402和二进制加权电容器4041404N阵列，以及多个开关4061406N。电荷再分配DAC200还可包括多个存储电容器CRES4101410N。存储电容器CRES4101410N每个可具有第一侧（例如，第一极板或顶板）和第二。
26、侧（例如，第二极板或底板），其各自地经由开关4081A和4081B到408NA和408NB连接到外部端子，用于参考电压VREF1和VREF2。每个DAC电容器404都可由各个开关406控制，以从各个存储电容器CRES410断开，或连接到各个存储电容器CRES410的第一侧或第二侧。电荷再分配DAC200的所有这些组件，例如，电容器（402、4041404N）、开关（4061406N、4081A和4081B到408NA和408NB），存储电容器CRES（4101410N），都可集成在IC芯片420上（例如，同一芯片上），并且存储电容器CRES（4101410N）可以是片上存储电容器。0026与电。
27、荷再分配DAC200相似，开关4061406N可由N比特DAC输入字控制，其可以是二进制数字字，其中每个比特控制开关。开关4061可由最低比特位（LSB）控制，并且从而电容器4041可对应于LSB，并且它的电容量可以是单位电容量（例如，1C）。开关406N可由最高比特位（MSB）控制，并且它的电容量可以是2N1个单位电容量。从而，二进制加权电容器4041404N各自地具有20C、21C和2N1C的电容量。0027再者，电荷再分配DAC400可以是IC芯片420的一部分，并且参考电压VREF1和VREF2可来自IC芯片420的外部。电荷再分配DAC400可在2个阶段中运行。在第一阶段期间，存储电。
28、容器CRES4101410N中的每一个都可连接到外部参考电压VREF1和VREF2，以对参考电压VREF1和VREF2进行采样。在这个阶段期间，开关4081A408NA可连接存储说明书CN104040898A4/7页8电容器CRES4101410N的第一侧到外部VREF1，而开关4081B408NB可连接存储电容器CRES4101410N的第二侧到VREF2。与电荷再分配DAC200相似，在一个实施方案中，可以在第一阶段期间保持开关4061406N闭合，用于DAC电容器4041404N连接到存储电容器CRES410。在另一个实施方案中，开关4061406N可以在第一阶段期间从存储电容器CRES。
29、4101410N断开DAC电容器4041404N。在后面的实施方案中，寄生电感导致的任何振铃对DAC电容器4041404N中的任何一个都没有影响。0028在第二阶段期间，可断开开关4081A408NA和4081B408NB中的每一个。从而，可从芯片420的外部（例如，从外部VREF1和VREF2断开）断开存储电容器CRES4101410N的第一和第二极板，并且从而将电荷再分配DAC400与寄生电感隔离。在第二阶段中，可将一个或多个DAC输入字应用于开关4061406N。在每个DAC输入字中，数字“1”可连接相应的DAC电容器404到相应的存储电容器CRES410的第一侧，而数字“0”可连接相应。
30、的DAC电容器404到相应的存储电容器CRES410的第二侧。因此，所有的电荷再分配将完全地在片上，存储电容器CRES4101410N与DAC电容器4041404N之间发生。0029在一个实施方案中，可不同地调整存储电容器4101410N中的每一个的大小。连接到1CDAC电容器4041的LSB存储电容器4101可以是最小的，因为它取决于最低电荷共享（1C是最小的DAC电容器），并且它在DAC输出中的重要性也是最低的。连接到2N1CDAC电容器404N的MSB存储电容器410N可以是最大的，因为它取决于最大电荷共享（2N1C是最大的DAC电容器），并且它在DAC输出中的重要性也是最高的。甚至最大。
31、的存储电容器410N可具有远小于单一存储电容器210的电容量。而且，4101410N的总电容量也可小于单一存储电容器210的电容量。0030在另一个实施方案中，存储电容器410的数量可小于DAC电容器404的数量。也就是说，根据本发明的实施方案没有必要具有用于每个比特的单独的存储电容器，并且两个或两个以上的DAC电容器可共用至少一个存储电容器。电荷再分配DAC200可以是实施例，其中N个DAC电容器可共用一个存储电容器。0031在一个未示出的实施方案中，电荷再分配DAC400的DAC电容器可按电容器分离式阵列配置。0032图5示出有根据本发明的实施方案的电荷再分配DAC的SARADC500。S。
32、ARADC500包括采样保持电路（S/H）502、电压比较器504、内部N比特DAC508和数控逻辑块506。在运行期间，S/H电路502可获取输入电压VIN，而模拟电压比较器504可对比输入电压VIN和内部N比特DAC508的输出。对比的结果可输出到数控逻辑块506中，其可提供VIN的近似数字编码到N比特DAC508。该VIN的近似数字编码可以是N比特控制字（例如，根据本发明的实施方案的DAC输入字）。0033数控逻辑块506可包括逐次逼近寄存器。SARADC500可运行如下。可对该逐次逼近寄存器进行初始化，以使得最高比特位（MSB）可等于数字1。可将这个编码提供到DAC508中，其随后将这。
33、个数字编码的模拟等值（例如，）提供到比较器电路中，用于与采样的输入电压VIN进行对比。如果这个模拟电压超过VIN，比较器504可使SAR重新设定这个比特；否则，该比特可定为1。随后可将下一个比特设为1，并且进行同样的测试。可以一直持续这个二进制搜索，直到测试完SAR中的每一个比特。所得的编码可以是采样的输说明书CN104040898A5/7页9入电压VIN的数字近似值，并且最终可被SARADC500在转换结束（EOC）处输出。0034SARADC500的内部N比特DAC508可以是根据本发明的实施方案的N比特电荷再分配DAC。由于SAR逐次地做出它的比特决策，改进DAC的建立时间可对最大SAR。
34、吞吐量生成重大影响。0035图6示出根据本发明的实施方案的电荷再分配DAC的流程600。该流程600可从块602开始。在块602，电荷再分配DAC的片上存储电容器可连接到两个外部参考电压（例如，VREF1和VREF2）。例如，如关于图24和78所述，在运行的第一阶段，根据本发明的电荷再分配DAC的片上存储电容器可连接到第一和第二外部参考电压。此外，在运行的这个阶段期间，电荷再分配DAC的DAC电容器可保持连接到片上存储电容器和外部参考电压，或可替代地，保持从片上存储电容器和外部参考电压断开。0036在一个实施方案中，电荷再分配DAC可以是ADC的内部DAC。在这个实施方案中，可进行块602，同。
35、时该ADC的采样保持电路（S/H）可正在对输入电压VIN进行采样。从而，根据本发明的示例性ADC可使它的DAC对到内部存储电容器的外部参考电压进行采样，同时ADC的S/H对输入电压VIN进行采样。0037在块602的完成处，流程604可推进到块604。在块604处，电荷再分配DAC的片上存储电容器可从外部参考电压断开，而电荷再分配DAC的DAC电容器可连接到存储电容器。例如，如关于图34和78所述，在运行的第二阶段期间，根据本发明的电荷再分配DAC的片上存储电容器可从外部参考电压和地线断开，而电荷再分配DAC的DAC电容器可根据DAC输入字连接到存储电容器。0038在一个实施方案中，电荷再分配。
36、DAC可以是ADC的内部DAC。在这个实施方案中，在ADC完成其对输入电压VIN的采样之后，可进行块604。此外，在运行的这个阶段中，根据本发明的示例性ADC可按需要多次改变DAC编码。从而，ADC可通过在多个值间改变DAC输入字来进行采样的输入电压与多个DAC编码的一系列对比。由于电荷是在片上存储电容器和DAC电容器之间再次分配，所以根据本发明的ADC可改进其性能。应该注意的是，尽管块602和604指的是单数的片上存储电容器，但这种描述也适用于根据图4和图8的实施方案，其中可使用多个片上存储电容器。0039图7示出根据本发明的另一个实施方案的电荷再分配DAC700。该电荷再分配DAC700可。
37、以是N比特DAC，并且可包括端接电容器702、电容器7041704M阵列、解码器712和多个开关7061706M。在一个实施方案中，电容器7041704M阵列中的每一个都可具有单位电容量，并且数字M可等于2N1。电荷再分配DAC700还可包括两个开关7081和7082以及存储电容器CRES710。电荷再分配DAC700的所有这些组件都可集成在IC芯片720上（例如，在同一芯片上），而存储电容器CRES710可以是片上存储电容器。0040通过具有M（2N1）个电容器7041704M，每个电容器都具有单位电容量并且具有由解码N比特DAC输入字的开关由解码器712控制的M个开关7061706M，电荷。
38、再分配DAC700可不同于电荷再分配DAC200。0041与电荷再分配DAC200相似，电荷再分配DAC700可在两个阶段中运行。两个开关7081，7082，和存储电容器CRES710可与开关2081，2082，和存储电容器CRES210相似，并且相似地运行。在初始作用阶段期间，开关7061706M可连接到存储电容器CRES710或从存储电容器CRES710断开，这也与第一阶段的开关2061206N相似。说明书CN104040898A6/7页100042在第二阶段期间，开关7081和7082可从外部参考电压（例如，从外部VREF1和VREF2断开）断开存储电容器CRES710的第一和第二侧，并。
39、且从而将电荷再分配DAC700与寄生电感隔离。解码器712可基于DAC输入字生成用于开关7061706M的控制信号，以连接开关7061706M中的一些到存储电容器CRES710的第一侧，并且连接另一些到存储电容器CRES710的另一侧。DAC输入字可以是N比特二进制字，其具有02N1（例如，N3，值范围可以是07）的值范围。当DAC输入字具有特定值F时，解码器712可选择M个开关中的F个以连接到存储电容器CRES710的第一侧，并且让剩余的（M减去F）开关连接到存储电容器CRES710的第二侧。例如，7个开关（M2N17）的N3并且F5（例如，对应于二进制DAC输入字“101”），可选择五（5。
40、）个连接到存储电容器CRES710的第一侧，并且剩余的两（2）个开关可连接到存储电容器CRES710的第二侧。在另一个实施例中，如果F为0，开关7061706M中没有一个会被选择连接到存储电容器CRES710的第一侧，相反，它们全部可连接到存储电容器CRES710的第二侧。0043在一个实施方案中，由于所有的DAC电容器7041704M都可具有单位电容量，在运行期间，可任意选择电容器7041704M连接到存储电容器CRES710的第一侧或第二侧。0044图8示出根据本发明的另一个实施方案的电荷再分配DAC800。该电荷再分配DAC800可以是N比特DAC，并且包括端接电容器802、电容器804。
41、1804M阵列、解码器712和多个开关8061806M。电荷再分配DAC800还可包括多个存储电容器CRES8101810M。存储电容器CRES8101810M每个都可具有第一侧（例如，第一极板或顶板）和第二侧（例如，第二极板或底板），其各自地经由开关8081A和8081B到808MA和808MB连接到外部端子，用于参考电压VREF1和VREF2。每个DAC电容器804都可由各个开关806控制，以连接到各个存储电容器CRES810的第一侧或第二侧。电荷再分配DAC800的所有这些组件，例如，电容器（802，8041804M）、开关（8061806M、8081A和8081B到808MA和808M。
42、B），存储电容器CRES（8101810M），都可集成在IC芯片820上（例如，在同一芯片上），并且存储电容器CRES（8101810M）可以是片上存储电容器。在一个实施方案中，每个电容器804都具有单位电容量，并且数字M可等于2N1。0045通过具有M（2N1）个电容器8041804M，每个电容器都具有单位电容量，具有由通过解码N比特DAC输入字来生成控制信号的解码器812控制的M个开关8061806M，并且具有M个存储电容器和M对开关8081A和8081B到808MA和808MB，电荷再分配DAC800可不同于电荷再分配DAC400。在一个实施方案中，M个存储电容器可足够大，并且相同地调整。
43、大小。0046与电荷再分配DAC400相似，电荷再分配DAC800可在两个阶段中运行。在初始作用阶段期间，可闭合M对开关即8081A和8081B到808MA和808MB，以让M个存储电容器8101810M对外部电压参考VREF1和VREF2进行采样。在这个阶段期间，可连接开关8061806M到存储电容器CRES8101810M，或从存储电容器CRES8101810M断开。0047在第二阶段期间，可打开M对开关8081A和8081B到808MA和808MB，以从外部电压参考VREF1和VREF2断开M个存储电容器8101810M，并且从而将电荷再分配DAC800与寄生电感隔离。如关于图7上文所述。
44、的解码器712，解码器812可基于DAC输入字生成用于开关8061806M的选择信号。0048本文中具体地阐述并且描述了本发明的若干实施方案。然而，要了解本发明的修说明书CN104040898A107/7页11改和变化都应包括在上述教导中，并且在所附权利要求书的范围内，而不背离本发明的精神和预定范围。说明书CN104040898A111/8页12图1现有技术说明书附图CN104040898A122/8页13图2说明书附图CN104040898A133/8页14图3说明书附图CN104040898A144/8页15图4说明书附图CN104040898A155/8页16图5说明书附图CN104040898A166/8页17图6说明书附图CN104040898A177/8页18图7说明书附图CN104040898A188/8页19图8说明书附图CN104040898A19。