《栅极驱动电路.pdf》由会员分享，可在线阅读，更多相关《栅极驱动电路.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 101944344 A (43)申请公布日 2011.01.12 CN 101944344 A *CN101944344A* (21)申请号 201010280128.X (22)申请日 2010.09.09 G09G 3/36(2006.01) (71)申请人 昆山龙腾光电有限公司 地址 215301 江苏省昆山市龙腾路 1 号 (72)发明人 廖家德 鲁佳浩 (74)专利代理机构 北京德琦知识产权代理有限 公司 11018 代理人 牛峥 王丽琴 (54) 发明名称 栅极驱动电路 (57) 摘要 本发明提供了一种栅极驱动电路， 所述栅极 驱动电路包括多级串联的栅极驱。
2、动单元， 所述多 级栅极驱动单元中一第 n 级栅极驱动单元包括 ： 第一开关元件、 第二开关元件、 锁存器和耦合电 容， 依据驱动提供电压以及第一、 第二和第三时脉 信号的输入， 控制栅极驱动单元的第一输出端的 栅极电压 Vgn 三阶驱动电压的输出， 该三阶驱动 电压有效补偿了馈通电压， 可以降低液晶显示装 置的显示画面的闪烁现象。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 2 页 CN 101944351 A1/1 页 2 1. 一种栅极驱动电路， 包括多级串联的栅极驱动单元， 用于顺序地启动液晶显示面板 中。
3、的每一行像素单元， 其特征在于， 所述栅极驱动单元包括 ： 锁存器， 该锁存器包括 ： 第一输入端、 第二输入端以及第二输出端， 该第一输入端接收 驱动提供电压或者上一级栅极驱动单元的栅极电压， 该第二输入端接收第一时脉信号， 该 第二输出端电性连接第一开关元件 ； 第一开关元件， 具有第一控制端、 第一连接端和第二连接端， 所述第一控制端与锁存 器的第二输出端电性相连 ； 第一连接端接收第二时脉信号 ； 第二连接端电性连接第一输出 端 ； 所述第一输出端输出该多级栅极驱动单元的栅极电压 ； 第二开关元件， 具有第二控制端、 第三连接端和第四连接端， 所述第二控制端接收第三 时脉信号， 第三连。
4、接端接收第一低电平， 第四电性连接第一输出端 ； 耦合电容并联于第一输出端与第二输出端之间。 2. 如权利要求 1 所述的栅极驱动电路， 其特征在于， 所述第一时脉信号、 第二时脉信 号、 第三时脉信号均具有相同的高电平及第二低电平。 3. 如权利要求 2 所述的栅极驱动电路， 其特征在于， 所述驱动提供电压具有高电平且 低电平为第一低电平， 或者上一级栅极驱动单元的栅极电压具有高电平且具有第一低电 平。 4. 如权利要求 3 所述的栅极驱动电路， 其特征在于， 所述高电平、 第一低电平、 第二低 电平的关系为 ： 高电平第一低电平第二低电平。 5. 如权利要求 3 所述的栅极驱动电路， 其特。
5、征在于， 所述驱动提供电压与所述第一时 脉信号同步触发， 以及所述第一时脉信号、 第二时脉信号、 第三时脉信号顺次被触发， 且高 电平的触发周期相等。 6. 如权利要求 1 所述的栅极驱动电路， 其特征在于， 所述锁存器包括第三开关元件， 所 述第三开关元件具有第三控制端、 第五连接端以及第六连接端， 所述第三控制端、 第五连接 端以及第六连接端分别对应第一输入端、 第二输入端以及第二输出端。 7. 如权利要求 6 所述的栅极驱动电路， 其特征在于， 该栅极驱动单元进一步包括第四 开关元件， 所述第四开关元件具有第四控制端、 第七连接端和第八连接端， 所述第四控制端 与第二输出端连接， 第七连。
6、接端接收第二时脉信号， 第八连接端连接第一输出端。 8. 如权利要求 7 所述的栅极驱动电路， 其特征在于， 每一所述开关元件为薄膜晶体管 ； 所述高电平大于所述薄膜晶体管的阈值电压， 所述第一低电平小于所述薄膜晶体管的 阈值电压。 9. 如权利要求 1 所述的栅极驱动电路， 其特征在于， 所述多级栅极驱动单元为第一级 栅极驱动单元， 所述驱动提供电压由电压源转换电路提供。 10. 如权利要求 1 所述的栅极驱动电路， 其特征在于， 所述多级栅极驱动单元为第 n 级 栅极驱动单元并且 n 大于等于 2， 所述驱动提供电压由上一级栅极驱动单元所产生的栅极 电压提供。 权 利 要 求 书 CN 1。
7、01944344 A CN 101944351 A1/5 页 3 栅极驱动电路 技术领域 0001 本发明涉及液晶显示技术领域， 尤其涉及一种用于液晶显示装置的栅极驱动电 路。 背景技术 0002 液晶显示装置 (Liquid Crystal Display， LCD) 具备轻薄、 节能、 无辐射等诸多优 点， 因此已经逐渐取代传统的阴极射线管 (CRT) 显示器。目前液晶显示器广泛应用于高清 晰数字电视、 台式计算机、 个人数字助理 (PDA)、 笔记本电脑、 移动电话、 数码相机等电子设 备中。 0003 以薄膜晶体管 (TFT ： Thin Film Transistor) 液晶显示装置。
8、为例， 其包括 ： 液晶 显示面板和驱动电路， 其中， 液晶显示面板包括多条栅极线与多条数据线， 且相邻的两条 栅极线与相邻的两条数据线交叉形成一个像素单元， 该像素单元至少包括一个薄膜晶体 管。驱动电路包括 ： 栅极驱动电路 (gate drive circuit) 和源极驱动电路 (source drive circuit)， 随着生产者对液晶显示装置的低成本化追求， 原本设置于液晶显示面板以外的 驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能， 例如， 将栅极驱动集 成电路设置于阵列基板 (GIA ： Gate IC in array)， 从而简化液晶显示装置的制造过程， 并。
9、 降低生产成本。 0004 液晶显示面板与驱动电路的基本工作原理为 ： 由栅极驱动电路送出波形， 依序将 每一行的 TFT 打开， 然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电 压， 以显示不同的灰阶。当该行充好电时， 栅极驱动电路便将该行薄膜晶体管关闭， 然后下 一行的栅极驱动电路便将薄膜晶体管打开， 再由源极驱动电路对下一行的像素单元进行充 放电。如此依序下去， 当充好了最后一行的像素单元， 便又重新从第一行开始充电。 0005 现在已知的栅极驱动电路出于电路复杂程度的考量， 多采用二阶驱动方法， 在二 阶驱动电路及其驱动方法中， 由于薄膜晶体管的栅 (gate)、 漏 (d。
10、rain) 极之间存在寄生电 容Cgd， 存在馈通(feed through)电压， 而馈通电压(通常用Vth表示)的存在则会导致液 晶显示装置的显示画面产生闪烁 (flicker) 现象， 故， 一种解决以上缺陷的方法亟待提出。 发明内容 0006 有鉴于此， 本发明提供了一种栅极驱动电路， 可以降低液晶显示装置的显示画面 的闪烁现象。 0007 为达到上述目的， 本发明的技术方案具体是这样实现的 ： 0008 本发明提供了一种栅极驱动电路， 包括多级串联的栅极驱动单元， 用于顺序地启 动液晶显示面板中的每一行像素单元， 其特征在于， 所述栅极驱动单元包括 ： 0009 锁存器， 该锁存器包。
11、括 ： 第一输入端、 第二输入端以及第二输出端， 该第一输入端 接收驱动提供电压或者上一级栅极驱动单元的栅极电压， 该第二输入端接收第一时脉信 号， 该第二输出端电性连接第一开关元件 ； 说 明 书 CN 101944344 A CN 101944351 A2/5 页 4 0010 第一开关元件， 具有第一控制端、 第一连接端和第二连接端， 所述第一控制端与锁 存器的第二输出端电性相连 ； 第一连接端接收第二时脉信号 ； 第二连接端电性连接第一输 出端 ； 所述第一输出端输出该多级栅极驱动单元的栅极电压 ； 0011 第二开关元件， 具有第二控制端、 第三连接端和第四连接端， 所述第二控制端接。
12、收 第三时脉信号， 第三连接端接收第一低电平， 第四电性连接第一输出端 ； 0012 耦合电容并联于第一输出端与第二输出端之间。 0013 由上述的技术方案可见， 本发明的栅极驱动单元包括第一开关元件、 第二开关元 件、 锁存器和耦合电容， 依据驱动提供电压以及第一、 第二和第三时脉信号的输入， 控制栅 极驱动单元的第一输出端的栅极电压 Vgn 三阶驱动电压的输出。与现有技术中的栅极电压 二阶驱动相比， 第一低电平和第二低电平之间的电压差形成回拉电压， 该回拉电压与栅极 线上的薄膜晶体管寄生电容 Cgd 所产生的馈通电压大小相等， 能够补偿寄生电容 Cgd 所产 生的馈通电压， 从而有效克服了。
13、液晶显示装置的显示画面的闪烁问题。 附图说明 0014 图 1 为本发明栅极驱动单元的系统结构示意图。 0015 图 2 为本发明一较佳实施例的栅极驱动单元的结构示意图。 0016 图 3a、 3b 为本发明一较佳实施例的栅极驱动单元的时序控制示意图。 具体实施方式 0017 为使本发明的目的、 技术方案和有益效果表达得更加清楚明白， 下面结合附图及 具体实施例对本发明再作进一步详细的说明。 0018 栅极驱动电路包括多级串联的栅极驱动单元， 用于顺序地启动液晶显示面板中的 每一行像素单元， 第 n 级栅极驱动单元的第一输出端电性连接相应的栅极线 GLn， 该第一输 出端输出的栅极电压 Vgn。
14、 控制该行栅极线上像素单元的开启和关闭。 0019 参照图 1， 其为本发明栅极驱动单元的系统结构示意图。如图所示， 本发明的栅极 驱动单元至少包括 ： 锁存器 (latch)10。该锁存器 10 包括 ： 至少一个第一输入端 11 和至少 一个第二输入端 12， 此处， 对于栅极驱动电路中的第 1 级栅极驱动单元， 该第一输入端 11 可以电性连接电压源转换电路 ( 图中未示出 )， 接收电压源转换电路输出的驱动提供电压， 由外部电压源转换电路提供输入第一输入端 11 的驱动提供电压是信号 STV ； 对于栅极驱动 电路中的第 n 级栅极驱动单元， 其中， n 2， 则由第 n-1 级栅极驱。
15、动单元所产生的栅极电 压 Vgn-1 输入第一输入端 11。其中， 由外部电压源转换电路提供输入第一级栅极驱动单元 的第一输入端 11 的信号 STV 为脉冲信号， 其具有高电平 Vgh， 以及第一低电平 Vgl。该第二 输入端 12 电性连接时序控制电路 ( 图中未示出 )， 接收时序控制电路输出的第一时脉信号 CLK1， 其中， 该第一时脉信号 CLK1 的高电平为 Vgh， 其具有第二低电平 Vgl1。锁存器 10 还 包括 ： 至少一个第二输出端 Q， 该第二输出端 Q 电性连接第一开关元件 20。其中， 第一开关 元件 20 具有一第一控制端、 一第一连接端和一第二连接端。 0020。
16、 优选地， 第一开关元件 20 为薄膜晶体管， 该薄膜晶体管的栅极、 源极和漏极分别 对应所述第一控制端、 第一连接端和第二连接端。其中， 该第一开关元件 20 的栅极电性连 接第二输出端Q， 源极接收第二时脉信号CLK2， 其中， 该第二时脉信号CLK2的高电平为Vgh， 说 明 书 CN 101944344 A CN 101944351 A3/5 页 5 其具有第二低电平Vgl1。 该第一开关元件20的漏极电性连接第一输出端G点， 该第一输出 端 G 电性连接液晶显示面板 ( 图中未示出 )， 具体而言， 该第一输出端 G 点电性连接液晶显 示面板上的一条栅极线 GLn， 向该条栅极线提供。
17、开启 / 关闭像素单元的栅极电压 Vgn。 0021 进一步地， 图 1 所示的本发明的栅极驱动单元还包括 ： 第二开关元件 30， 该第二开 关元件 30 具有一第二控制端、 一第三连接端和一第四连接端。优选地， 该第二开关元件 30 为薄膜晶体管， 该薄膜晶体管的栅极、 源极和漏极分别对应所述第二控制端、 第三连接端和 第四连接端。其中， 该第二开关元件 30 的栅极电性连接时序控制电路， 接收时序控制电路 提供的第三时脉信号 CLK3， 该第三时脉信号 CLK3 的高电平为 Vgh， 其低电平为第二低电平 Vgl1。 进一步地， 该第二开关元件30的源极接收第一低电平Vgl， 其漏极电性。
18、连接第一输出 端 G。更进一步地， 在第二输出端 Q 点和第一输出端 G 之间还并联有耦合电容 70。其中， 耦 合电容 70 具有第一端和第二端。 0022 本发明还提供了图1所示栅极驱动单元的一较佳实施例， 如图2所示， 为本发明该 较佳实施例的栅极驱动单元的结构示意图， 当然， 图中仅揭示了构成本发明的主要元件， 而 对于例如电阻、 电容等其他辅助元件则进行了省略 ； 图3a、 3b为图2所示的栅极驱动单元的 时序控制示意图。 0023 如图 2 所示， 本发明较佳实施例的栅极驱动电路包括 ： 锁存器， 优选地， 该锁存器 包括一第三开关元件 50， 显然， 锁存器不仅仅限于第三开关元件。
19、 50， 还可以由其它器件构 成。第三开关元件 50 具有第三控制端， 其电性连接第二输入端 12 ； 第五连接端电性连接第 一输入端 11 ； 第六连接端电性连接第二输出端 Q。优选地， 该第三开关元件 50 为薄膜晶体 管， 该薄膜晶体管的栅极、 源极和漏极分别对应上述第三控制端、 第五连接端以及第六连接 端。 0024 该较佳实施例的栅极驱动单元还包括一第四开关元件 60， 该第四开关元件 60 具 有一第四控制端、 一第七连接端和一第八连接端。优选地， 该第四开关元件 60 为薄膜晶体 管， 该薄膜晶体管的栅极、 源极和漏极分别对应前述第四控制端、 第七连接端和第八连接 端。其中， 该。
20、第四开关元件 60 的栅极电性连接第二输出端 Q 点， 源极接收第二时脉信号 CLK2， 其漏极电性连接第一输出端 G。进一步地， 耦合电容 70 并联于该第四开关元件 60 的 栅极和漏极之间。该第四开关元件 60 的主要作用为当第二时脉信号 CLK2 对第二输出端 Q 点和第一输出端 G 点产生耦合时， 稳定第二输出端 Q 点和第一输出端 G 点的电压， 从而提高 电路的稳定性。 0025 再结合参考图 3a 和 3b， 图 3a 为针对本发明实施例的栅极驱动电路的第一级栅极 驱动单元的时序控制示意图 ； 图 3b 为针对本发明实施例的栅极驱动电路的第 n(n 2) 级 栅极驱动单元的时序。
21、控制示意图。 0026 在 t1 时刻， 第一时脉信号 CLK1 为高电平， 第三开关元件 50 被打开， 由于第三开 关元件 50 的第五连接端接收的驱动提供电压或者上一级栅极驱动单元的栅极电压 ( 对于 第一级栅极驱动单元信号 STV 或者对于第 n 级栅极驱动单元 Vgn-1， 其中 n 2) 为高电平 Vgh， 则第三开关元件 50 将驱动提供电压 STV 或者上一级栅极驱动单元的栅极电压 Vgn-1 的高电平充到第二输出端Q。 由于第二输出端Q为高电平， 所以第一开关元件20被打开， 由 于第一开关元件 20 的第一连接端接收第二时脉信号 CLK2， 且第二时脉信号 CLK2 此时为。
22、第 二低电平 Vgl1， 所以将栅极电压 Vgn 复位到第二时脉信号 CLK2 的第二低电平 Vgl1， ( 此处 说 明 书 CN 101944344 A CN 101944351 A4/5 页 6 栅极电压 Vgn 为低电平复位 )。 0027 然后在 t2 时刻， 第一时脉信号 CLK1 下降为第二低电平 Vgl1， 第二时脉信号 CLK2 上升为高电平， 即为高电平 Vgh， 此时第三开关元件 50 关闭， 但由于耦合电容 70 的存在， Q 点仍维持在高电压， 使得第一开关元件20处于打开状态， 第二时脉信号CLK2的高电平对第 一输出端 G 点进行充电至高电平 Vgh。由于耦合电容。
23、 70 的存在， 第二输出端 Q 点的电压同 时被上拉到一个更高的电压 Vgh (Vgh Vgh)， 流经第一开关元件 20 的电流变大， 因此第 一输出端 G 点的栅极电压 Vgn 被更快速充电到第二时脉信号 CLK2 的高电平 Vgh。 0028 当下一个时刻到来时， 即在t3时刻， 第二时脉信号CLK2变为第二低电平Vgl 1， 此 时， 第三开关元件 50 仍然关闭， 由于耦合电容 70 的保持作用， 第二输出端 Q 点仍处于高电 平 Vgh， 使得第一开关元件 20 打开， 利用打开的第一开关元件 20 将第一输出端 G 点的栅极 电压 Vgn 下拉到第二时脉信号 CLK2 的第二低。
24、电平 Vgl1， 而同时， 由于耦合电容 70 的存在， 第二输出端 Q 点的电压被下拉到高电平 Vgh。 0029 在 t3 时刻至 t4 时刻之间， 第三时脉信号 CLK3 为高电平， 第二开关元件 30 打开， 由于第二开关元件30的第三连接端与第一低电平Vgl连接， 所以通过打开的第二开关元件 30将第一输出端G点的栅极电压Vgn从第二时脉信号CLK2的第二低电平Vgl1上拉到第一 低电平 Vgl。 0030 在 t4 时刻， 第一时脉信号 CLK1 变为高电平 Vgh， 然后第三开关元件 50 被打开， 由 于第三开关元件 50 的第五连接端接收驱动提供电压 STV 或者上一级栅极驱。
25、动单元的栅极 电压Vgn-1， 且驱动提供电压STV或者上一级栅极驱动单元的栅极电压Vgn-1此时为第一低 电平 Vgl， 所以第三开关元件 50 将第二输出端 Q 点的电压下拉到驱动提供电压 STV 或者上 一级栅极驱动单元的栅极电压 Vgn-1 的第一低电平 Vgl， 则第一开关元件 20 关闭。因此第 一输出端 G 点的栅极电压 Vgn 维持在第一低电平 Vgl。其中， 高电平 Vgh、 第二低电平 Vgl1 与第一低电平 Vgl 数值不相等， 优选地， 高电平 Vgh 第一低电平 Vgl 第二低电平 Vgl 1， 并且高电平 Vgh 大于本说明书中所涉的所有薄膜晶体管的阈值电压， 第一。
26、低电平 Vgl 小 于所有薄膜晶体管的阈值电压， 所述薄膜晶体管的阈值电压为薄膜晶体管的栅极的开启电 压。由于最终由第一输出端 G 点输出给液晶显示面板上的栅极线的栅极电压 Vgn 具有数值 不相等的三个电压值， 至此， 完成一帧内一条栅极线的三阶驱动电压的输出。其中， 第一时 脉信号 CLK1、 第二时脉信号 CLK2 和第三时脉信号 CLK3 的相位依次延后一个时脉信号的持 续宽度。所述第一输出端 G 点的栅极电压 Vgn 在 t1 至 t4 时刻具有的高电平、 第一低电平 和第二低电平构成三阶栅极电压， 所述 t1 至 t4 时刻为栅极电压的一个周期。 0031 在以上得出的栅极电压的三。
27、阶输出中， 定义第一低电压Vgl与第二低电压Vgl1之 间的电压差为回拉电压， 用 Ve 表示， 则 ： 0032 Ve (Vgh-Vgl1)*Cgd/(Cs-Cgd)(1) 0033 在以上公式(1)中， Cgd为寄生电容， Cs为存储电容。 由该公式(1)可以看出， 在液 晶显示面板的制造过程中以及栅极驱动器 (gate driver) 确定之后， 即可以确定公式 (1) 中的回拉电压 Ve。 0034 在图 3a 或 3b 所示的时序图所表示的当前时刻， 第 n 条栅极线上的栅极电压用 Vgn 表示， 其被下拉到第二低电平 Vgl 1 时， 则由第 n-1 级栅极驱动单元所产生的栅极电压。
28、 Vgn-1， 即该第 n(n 2) 条栅极线的上一条栅极线的栅极电压 ( 用 Vgn-1 来表示 ) 的回拉 说 明 书 CN 101944344 A CN 101944351 A5/5 页 7 电压来补偿该第二低电平 Vgl1。依序类推， 输出至多条栅极线的栅极电压由寄生电容 Cgd 产生的电压偏差均由上一条栅极线的栅极电压的回拉电压来补偿。由于薄膜晶体管的栅、 漏极之间的寄生电容 Cgd 导致的馈通电压， 而馈通电压 Vth 由回拉电压 Ve 得以有效补偿， 则液晶显示面板在显示画面时产生闪烁现象则得以避免。 0035 以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保护范围。 凡在 本发明的精神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护 范围之内。 说 明 书 CN 101944344 A CN 101944351 A1/2 页 8 图 1 图 2 说 明 书 附 图 CN 101944344 A CN 101944351 A2/2 页 9 图 3a 图 3b 说 明 书 附 图 CN 101944344 A 。