显示装置 本申请为 2007 年 10 月 15 日提交的、 申请号为 200710162468.0 的、 发明名称为 “显示装置” 的申请的分案申请。
技术领域
本发明涉及一种显示装置， 尤其是具有矩形以外的形状的液晶显示装置、 EL( 电发 光： Electroluminescence) 显示装置等的面显示装置。 背景技术
有源矩阵液晶显示装置构成为多个像素排列成行和列， 即配置成矩阵状。像素矩 阵的各行共有在薄膜晶体管 (TFT) 的栅电极上连接的栅极配线。像素矩阵的各列共有供给 数据信号的数据配线。栅极配线的信号控制薄膜晶体管的导通、 截止， 在薄膜晶体管导通 时， 数据配线的信号施加到液晶材料上， 由此改变液晶材料的光学特性。图 19 表示有源矩阵液晶显示装置中现有的像素结构。像素矩阵的各行共有共用 的栅极配线 10， 像素矩阵的各列共有共同的数据配线 12。各像素具有 ： 串联地配置在数据 配线和共用电极 18 之间的薄膜晶体管 14 以及液晶单元 16。薄膜晶体管 14 由供给到栅极 配线的信号来切换导通及截止。因此， 栅极配线与像素的对应行的各薄膜电极 14 的栅电极 连接。 并且， 各像素具有存储电容 20。 该存储电容的一端与下一栅极配线、 前一栅极配线或 者其他存储电容配线连接。该存储电容 20 即使在薄膜晶体管 14 被截止之后， 也维持液晶 单元 16 的电压地存储电荷。
为了向液晶单元施加希望的电压以得到所需的灰度级 (grayscale level)， 与栅 极配线上的地址信号同步地向数据配线供给适当的信号。该地址信号将薄膜晶体管 14 导 通， 由此根据施加到数据配线上的信号电压， 使液晶单元 16 充放电到希望的电压的同时， 使存储电容充放电。
通过地址信号， 薄膜晶体管 14 被截止， 存储电容 20 在其他行被地址指定时， 维持 液晶单元 16 两端间的电压。存储电容 20 降低薄膜晶体管 14 截止时的漏泄或电容耦合、 液 晶的介电常数改变所引起的液晶单元电压的变动。
各行以在 1 个帧周期中所有行都被寻址的方式被连续地寻址。
图 20 是表示现有的有源矩阵液晶显示装置的结构的平面图。参照图 20， 地址信 号由栅极驱动器电路 30 供给， 数据信号通过数据驱动器电路 32 供给到像素矩阵 34。图 20 中表示矩形的有源矩阵显示装置。
对此， 在专利文献 1 中公开了非矩形的显示装置。图 21 是专利文献 1 中公开的非 矩形显示装置的平面图。
根据专利文献 1， 该显示装置具有包括像素阵列、 栅极驱动电路部 ( 图中用 R 表 示 ) 以及数据驱动器电路 ( 图中用 C 表示 ) 的驱动器电路结构， 各像素通过与对应行及列 配线连接的栅极驱动器电路部及数据驱动器电路部被寻址， 像素阵列形成非矩形的外形， 其中， 所述显示装置具有沿着所述阵列的外周配置的至少 3 个所述栅极驱动电路部以及至
少 3 个所述数据驱动器电路部， 上述行和数据驱动器电路部沿着外周交替配置。上述栅极 驱动器电路部和数据驱动器电路部可以形成在与显示装置像素相同的基板上， 例如像素和 驱动器电路也可以使用多晶硅工艺技术形成。
专利文献 1 ： 特表 2005-528644 号公报
但是， 上述现有显示装置具有以下问题。
第 1 个问题是无法应对任意形状的显示装置。即， 通过现有技术， 虽然能够得到一 定程度的非矩形的显示装置， 但其形状设计的自由度依然很低。
其中一个理由是由于沿着像素矩阵的外周形状配置驱动电路。在现有技术中， 为 了对像素进行寻址， 需要从各像素延伸到像素矩阵的外周部的横向延伸的栅极配线以及从 像素延伸到像素矩阵的外周部的纵向延伸的数据配线。并且， 必须使这些栅极配线以及数 据配线切断， 因此显示装置的形状的自由度存在界限。 存在根据显示装置的形状， 上述配线 的一部分切断， 产生无法寻址的像素区域的问题。
作为现有技术的显示装置无法应对任意形状的其他理由， 列举了在像素矩阵部外 周连接有 TAB(Tape Automated Bonding， 带式自动焊接 ) 方式的驱动器电路的例子。 TAB 以 膜状的 TCP(Tape Carrier Package， 薄膜封装 ) 的方式进行处理， 在切断一个个 TAB 之前， 将其像电影胶片那样地在鼓上卷绕成线圈状。
因此， 切断后的 TAB 为平坦的形状， 将通常的 TAB 利用各向异性导电膜连接到液晶 面板上后， 经过将其弯曲的工序。
如图 21 所示， 将 TAB 连接到具有曲线状外周形状的液晶面板上后， 将 TAB 弯曲， 并 且， 想要制作图 21 所示的心形形状的外观具有特点的形状情况下， 该 TAB 的弯折比较困难。
其理由是， TAB 的弯折部通常为直线形状。
外周形状的曲率半径越小， 该问题越深刻， 另外在 1 个 TAB 连接部上存在多个山或 谷的形状时， 沿着该形状弯折 TAB， 使该形状具有外观上的特点是非常困难的工作。
第 2 个问题是， 为了利用多晶硅工艺技术沿着外周的曲线形状形成驱动器电路， 掩模设计需要花费大量的时间。
显示装置的驱动电路的电路布局 (layout) 与像素矩阵部的布局同样地， 通过将 被称作单位单元的多个布局配置成阵列状而画出。
例如， 在栅极驱动器电路的情况下， 制作出由构成扫描电路的一段的电路、 缓冲一 段的扫描电路的输出的电路以及起动一段的缓冲的输出的电路构成等的单位单元后， 在 CAD(Computer Aided Design， 计算机辅助设计 ) 上指定其间距和个数， 由此在直线上将单 元布局配置， 能够在短时间内得到希望的电路布局。
现在的电路布局用 CAD 虽然具有将单位单元在 X 及 Y 方向上直线状地布局配置的 功能， 但是没有将单位单元曲线状地配置的功能。
因此， 为了制作沿着显示装置外周形状的驱动器电路的布局， 必须逐个将基本单 元手动配置， 或者制作出数个基本单元的布局后， 将其手动配置。 因此掩模设计需要很多时 间， 掩模设计者会疲劳困乏而不想继续工作。 发明内容
因此， 本发明的目的在于提供一种提高显示装置的形状设计的自由度， 任意形状的显示装置。
本发明的其他目的在于提供一种缩短任意形状的显示装置的设计时间， 提高其生 产率的显示装置。
本发明的另一目的在于提供一种既能实现上述目的， 又能实现显示装置的窄边框 化的显示装置。
本发明的又一目的在于提供一种既能实现上述目的， 又能减少显示装置基板的连 接端子数的显示装置。
本发明的再一目的在于提供一种既能实现上述目的， 又能提高像素的开口率的显 示装置。
本申请中公开的发明为了达到上述目的， 具有以下概要结构。 另外， 以下在括号内 添加附图的参考标号以说明本发明， 但其只是为了使本发明易于理解， 并不能理解为将本 发明的范围限定于此， 这是不言自明的。
本发明的面显示装置， 在其第 1 方式中， 将包括构成扫描电路的一段的电路 ( 也 称为扫描电路的 “单位电路” )( 图 2 的 206) 和与上述电路 ( 图 2 的 206) 的输出节点 ( 图 2 的 n2) 连接的像素电路 (202) 的显示装置要素 (200) 以一笔画成的要领 ( 一筆書きの要 領 ) 设置在显示装置基板 ( 图 1 的 208) 上。即， 将包括构成扫描电路的一段的电路 ( 图 2 的 206) 和与上述电路 ( 图 2 的 206) 的输出节点 ( 图 2 的 n2) 连接的像素电路 (202) 的显 示装置要素 (200) 在显示装置基板 ( 图 1 的 208) 上连续地配置。 上述扫描电路的结构是， 驱动其所必需的时钟信号为 1 相的时钟信号。
在其他方式中 ( 技术方案 3) 中， 本发明的面显示装置， 具有包括用于向扫描电路 的输出节点输出扫描信号的晶体管 ( 图 13 的 214a、 214b、 214c、 214d、 …… ) 的扫描电路 (204) ； 以及与所述输出节点连接的像素电路 (202)， 其中， 将用于向所述输出节点输出扫 描信号的晶体管和一个像素电路作为一组， 在所述面显示装置上设置多组所述组， 由此形 成显示区域的大致整个区域。
进而， 在其他方式 ( 技术方案 4) 中， 本发明的有源矩阵液晶显示装置是包括用于 向扫描电路的输出节点输出扫描信号的晶体管 ( 图 13 的 214a、 214b、 214c、 214d、 …… ) 而 构成的扫描电路 (204) ； 以及与所述输出节点连接的像素电路 (202) 的面显示装置， 其中， 将用于向所述输出节点输出扫描信号的晶体管和 1 个像素电路作为 1 组， 在所述面显示装 置上设置多组所述组， 由此形成显示区域， 进而所述扫描电路中包含的晶体管和所述像素 电路中包含的晶体管是形成在玻璃基板上的多晶硅 TFT。
进而， 在其他方式 ( 技术方案 5) 中， 本发明的面显示装置具有在非矩形的显示装 置基板上以一笔画成的要领设置的扫描电路 ； 与扫描电路的各输出段连接的像素电路， 所 述扫描电路具有至少一处以上折回部 (52)， 并设在所述显示装置基板 (208) 上， 由此形成 非矩形状的显示区域。
进而， 在其他方式 ( 技术方案 6) 中， 本发明的面显示装置具有在非矩形的显示装 置基板上以一笔画成的要领设置的扫描电路 ； 与扫描电路的各输出段连接的像素电路， 该 扫描电路螺旋状地配置在所述显示装置基板上， 形成非矩形状的显示区域 ( 图 5)。
进而， 在其他方式 ( 技术方案 7) 中， 本发明的面显示装置， 具有 ： 多个像素电路 (202) ； 以及依次向所述多个像素电路施加电压的扫描电路 (204)， 其中， 所述扫描电路的
一部分设置在所述像素电路和像素电路之间， 或设置在像素电路下方。
在其他方式 ( 技术方案 8) 中， 本发明的面显示装置， 将包括多个像素电路 (202) 以及依次向所述多个像素电路施加电压的扫描电路 (204) 而构成的电路以弯曲一次以上 的方式设置在显示装置基板上 ( 图 1)。
在其他方式 ( 技术方案 9) 中， 本发明的面显示装置， 将包括多个像素电路 (202) 以及依次向所述多个像素电路施加电压的扫描电路 (204) 的电路螺旋状地设置在显示装 置基板上 ( 图 5)。
在其他方式 ( 技术方案 10) 中， 本发明的面显示装置， 将线状显示装置 (302) 在支 撑体 (304) 上卷绕两次以上而形成 ( 图 7)， 其中， 所述线状显示装置 (302) 线状地形成有多 个像素电路和由所述扫描电路选择的像素电路， 且具有挠性。
进而， 在其他方式 ( 技术方案 14) 中， 本发明的显示装置， 具有由晶体管构成的像 素开关 (350) 的栅电极与扫描电路的输出节点连接的结构， 所述扫描电路的奇数段的电路 的输出节点 ( 图 13 的 n1、 n3、 n5…… ) 输出第 1 极性 ( 低态有效 ) 的扫描信号， 偶数段的 电路的输出节点 ( 图 13 的 n2、 n4、 n6…… ) 输出极性与所述第 1 极性相反 ( 高态有效 ) 的 扫描信号， 与所述奇数段的输出节点连接的像素开关为第 1 导电型 (p 型 ) 的晶体管， 与所 述偶数段的输出节点连接的像素开关为第 2 导电型 (n 型 ) 的晶体管。 进而， 在其他方式 ( 技术方案 15) 的本发明的显示装置中， 所述扫描电路的奇数 段的单位电路包括 ： 输入从前段供给的脉冲信号的倒相电路 ( 图 13 的 54) ； 和连接在倒相 电路的输出节点和扫描电路的输出节点之间的第 2 导电型 (n 型 ) 开关晶体管 ( 图 13 的 214a、 214c)， 所述扫描电路的偶数段的电路包括 ： 输入从前段供给的脉冲信号的倒相电路 ； 和连接在倒相电路的输出节点和扫描电路的输出节点之间的第 1 导电型 (p 型 ) 开关晶体 管 ( 图 13 的 214b、 214d)， 各个所述开关晶体管的栅电极中输入有共同的时钟信号。
进而， 在其他方式 ( 技术方案 16) 的本发明的显示装置中， 所述扫描电路的奇数段 的电路和偶数段的单位电路包括输入有从前段供给的脉冲信号， 且将其输出节点作为扫描 电路的输出节点的时钟控制倒相器 (clocked inverter)( 图 15 的 56)， 在所述扫描电路的 奇数段的电路所包含的所述时钟控制倒相器的第 2 导电型 (n 型 ) 的晶体管的栅电极中供 给有时钟信号， 在所述时钟控制倒相器电路 (clocked inverter circuit) 的第 1 导电型 (p 型 ) 的晶体管的栅电极中供给有时钟信号的反转信号， 在所述扫描电路的偶数段的电路所 包含的时钟控制倒相器电路的第 2 导电型 (n 型 ) 的晶体管的栅电极中供给有时钟信号的 反转信号， 所述时钟控制倒相器电路的第 1 导电型 (p 型 ) 的晶体管的栅电极中供给有时钟 信号 ( 图 15)。
进而， 在其他方式 ( 技术方案 17) 中， 本发明的显示装置中， 所述扫描电路的奇数 段和偶数段的电路包括 ： 输入有从前段供给的脉冲信号的倒相电路 ( 图 15 的 54) ； 以及连 接在倒相电路的输出节点和扫描电路的输出节点之间的 CMOS 传输门 (58)， 在所述扫描电 路的奇数段的电路所包含的所述 CMOS 传输门的第 2 导电型 (n 型 ) 的晶体管的栅电极中供 给有时钟信号， 在所述 CMOS 传输门的第 1 导电型 (p 型 ) 的晶体管的栅电极中供给有所述 时钟信号的反转信号， 在所述扫描电路的偶数段的单位电路所包含的 CMOS 传输门的第 2 导 电型 (n 型 ) 的晶体管的栅电极中供给有所述时钟信号的反转信号， 在 CMOS 传输门的第 1 导电型 (p 型 ) 的晶体管的栅电极中供给有时钟信号。
进而， 在其他方式 ( 技术方案 18) 的本发明的显示装置中， 所述扫描电路的奇数段 的电路及偶数段的电路包括 ： 以串联方式依次连接在高位电源和低位电源间的第 1 至第 4 的开关元件 ( 图 17(b) 的 M01 ～ M04)， 所述第 1、 第 2 开关元件为 p 型的 MOS 型晶体管， 所 述第 3、 第 4 开关元件为 n 型的 MOS 型晶体管， 1 个所述 p 型的 MOS 型晶体管和 1 个所述 n 型的 MOS 型晶体管的栅电极共用地连接， 输入从前段供给的脉冲信号， 剩余的 2 个所述 MOS 型晶体管的栅电极中输入有时钟信号， 并包括将 1 个所述 p 型的 MOS 晶体管和 1 个所述 n 型 MOS 型晶体管的漏电极作为输出节点的单相时钟控制型倒相器 ( 图 17)。
本发明的第 1 效果是能够实现任意形状的显示装置。
其中一个理由是， 包括构成扫描电路的一段的电路和与所述扫描电路的输出节点 连接的像素电路的显示装置要素级联地连接， 所有的像素被依次寻址的电路以一笔画成的 要领设置在显示装置基板上， 形成显示区域。即， 通过将一笔画成的牵引进行任意的布局， 由此能够形成任意形状的显示区域。
其他理由是， 由于以一笔画成的要领将所述显示装置要素电路配置在显示装置基 板上， 形成显示区域， 因此能够对显示区域内的所有像素寻址。在现有的显示装置中， 构成 为在纵向直线状布线的数据配线和在横向直线状布线的栅极配线的交点上设置的像素被 寻址， 存在如下问题 ： 根据显示装置的形状， 上述配线的一部分被切断， 产生无法寻址的像 素区域。 其他理由是， 显示装置基板上的显示区域由以一笔画成的要领设置的显示装置要 素构成， 因此显示装置基板和用于驱动该显示装置基板的电路的连接部位于以一笔画成的 要领设置的显示装置要素的一段即可， 其结果是， 具有能够减少与用于驱动该显示装置基 板的电路连接的端子数的效果， 因此不需要在显示装置区域的外周部安装 TAB 方式的驱动 器， 或者其数量减少。TAB 的弯折部通常为直线形状， 很难将显示装置基板的外周形状设置 成曲线等形状。
本发明的第 2 效果是能够缩短掩模设计的时间。
其理由是， 没有必要沿着外周的曲线形状将驱动器电路布局。实施本发明的情况 下， 将显示装置要素布局而得到的构成作为单位单元， 将与显示装置的横向宽度对应的个 数的该单位单元直线状地布局配置， 由此完成一行的布局。这与现有的配置一行像素的工 序相同。 以往必须沿着外周形状将驱动器电路布局成非直线状， 但根据本实施方式， 不需要 进行该布局， 因此能够缩短掩模设计的时间。
本发明的第 3 效果是能够将显示装置的边框变窄。
其理由是， 不需要沿着显示装置基板的外周配置驱动器电路。 即， 显示装置要素能 够设置到显示装置基板的外周部边缘， 由此显示装置基板的形状能够与显示装置的形状大 致一致， 其结果是能够缩窄显示装置的边框。
本发明的第 4 效果是减少显示装置基板的连接端子数。
其理由是， 显示装置基板上的显示区域由以一笔画成的要领配置的显示装置要素 构成， 因此显示装置基板与用于驱动该显示装置基板的电路的连接部配置在以一笔画成的 要领配置的显示装置要素的一端。
本发明的第 5 效果是能够提高像素的开口率。
其理由是， 构成扫描电路的晶体管数和驱动扫描电路的时钟信号数较少。
附图说明 图 1 是表示本发明的实施方式的面显示装置的平面图。
图 2 是表示本发明的实施方式的面显示装置的电路图。
图 3 是表示本发明的实施方式的面显示装置的平面图。
图 4 是表示本发明的实施方式的面显示装置的平面图。
图 5 是表示本发明的实施方式的面显示装置的平面图。
图 6 是表示本发明的实施方式的面显示装置的平面图。
图 7 是表示本发明的实施方式的面显示装置的透视图 (a) 和电路图 (b)。
图 8 是表示本发明的实施方式的显示装置的电路图。
图 9 是表示本发明的实施例的电路配置图。
图 10 是表示本发明的实施例的 DFF 的电路图 (a) 以及各符号的电路图 (b)、 (c)。
图 11 是表示本发明的实施例的电路图 (a) 和 DFF2 的电路图 (b)。
图 12 是表示本发明的实施例的电路配置图。
图 13 是表示本发明的实施例的电路图。
图 14 是表示图 13 所示的电路的工作的时序图。
图 15 是表示本发明的实施例的电路图 (a) 以及变形实施例的电路图 (b)。
图 16 是表示图 15 所示的电路的动作的时序表。
图 17 是表示本发明的实施例的电路图 (a) 以及单相时钟控制型反相器的电路图 (b)、 单相时钟控制型反相电路的真值表 (c)。
图 18 是表示图 17 所示的电路的工作的时序表。
图 19 是现有有源矩阵液晶显示装置的像素电路图。
图 20 是现有的有源矩阵液晶显示装置的平面图。
图 21 是现有的非矩形的显示装置的平面图。
具体实施方式
以下参照附图说明本发明的实施方式。
( 第 1 实施方式 )
图 1 是表示本发明的第 1 实施方式的有源矩阵型液晶显示装置的结构的图。参照 图 1， 本实施方式的结构是， 在与显示装置 (208) 的外形形状大致一致的显示区域内， 以一 笔画成的要领设置显示装置要素， 由此构成面显示装置。 即， 将显示装置要素以与显示区域 的形状一致的方式弯曲一处以上， 以一笔画成的要领设置， 由此构成面显示装置。
利用图 2 对显示装置要素以及设置了显示装置要素的构成进行说明。设置了显示 装置要素的构成是指如图 2 所示在显示装置基板上形成有电路的构成。
参照图 2， 显示装置要素 (200) 具有构成扫描电路的一段的电路 ( 也称为扫描电路 的 “单位电路” )(206) 以及与其输出节点连接的像素电路 (202) 而构成。
更具体地说， 构成扫描电路的一段的电路 (206) 例如由 D 型触发电路 ( 略记为 “DFF” ) 构成， DFF 的输出节点 Q 上连接有像素电路。DFF 与 CLK 节点中输入的时钟信号的 上升同步地， 对输入节点 D 中输入的信号进行取样， 输出到输出节点 Q。像素电路 (202) 具有 ： 其漏极端子与 DATA 节点连接的像素开关 350、 连接在像素 开关 350 的源极端子和共用电极 VC(18) 之间的液晶单元 (16) 以及存储电容 (20)。
存储电容 (20) 的一端连接在液晶单元 (16) 的与共用电极 VC(18) 不同侧的节点， 存储电容 (20) 的另一端 VA(22) 与存储电容配线或被施加了固定电位的配线例如 DFF 的电 源配线连接。
以一笔画成的要领配置显示装置要素 ( 图 1 的 212) 是指， 以使该显示装置要素内 的 DFF 的输出节点 Q 与下一段的 DFF 的输入节点 D 连接方式， 将显示装置要素级联地连接 的电路。
另外， 以 DFF 的输出节点 Q 和下一段的输入节点 D 连接的方式级联连接多个的电 路被称为 “扫描电路” 或 “移位寄存电路” 。
通过连接 DFF 的输出节点 Q 和下一段的 DFF 的输入节点 D 的配线， 脉冲信号与时 钟信号同步地向后段传送。在此， 连接输出节点 Q 和输入节点 D 的配线称作 “脉冲传送配 线” (300)。
在此所述的扫描电路和像素电路， 在显示装置上基板上例如使用多晶硅工艺技 术， 如图 3 所示进行布局。 如图 3 所示， 扫描电路 (204) 和与扫描电路的输出节点连接的像素电路 (202) 形 成在显示装置基板上。扫描电路和与其输出节点连接的像素电路构成一行。通过多行构成 显示区域。
以连接行与行的方式设置脉冲传送配线 (300)。该部分是一笔画成状地布局的扫 描电路折回的部分， 在图 3 中， 表示为折回部 (52)。
通过设在扫描电路端部的输入端子 (210) 输入信号。
通过像素电路形成的像素的间距在纵方向上恒定， 并且在横方向上也恒定地进行 布局。
由此， 能够避免现有问题中可以想到的在显示部上产生不需要的线、 显著地损害 画质的问题。
对构成行的显示装置要素的个数进行调整， 调整各行的横方向的长度使其与显示 区域一致， 将多行布局， 由此填埋显示区域， 从而能够实现任意形状的显示装置。
由于在行与行之间配置有脉冲传送配线 (300)， 因而所有行中包含的扫描电路一 笔画成地设置在显示区域整体上， 一笔画成地将各像素布局。
接着对本实施方式的工作进行说明。
为了向各液晶单元施加希望的电压， 得到需要的灰度级 (grayscale level)， 与扫 描电路 (204) 的输出同步地， 向与 DATA 节点连接的数据配线供给适当的信号。扫描电路的 输出信号将像素开关 (350) 导通， 由此根据施加到数据配线的信号电压， 将液晶单元 (16) 充放电至希望的电压的同时， 使存储电容 (20) 充放电。
其后， 通过扫描电路的输出信号， 像素开关 (350) 被截止， 已写入液晶单元 (16) 的 电压在其他像素被寻址期间维持该电压。
扫描电路以一个帧周期内所有的像素被寻址的方式连续地输出扫描信号。
根据本实施方式， 该显示装置在其显示区域内以一笔画成的要领设置显示装置要 素 (200)， 因此能够应对任意形状的显示装置。 其效果可以通过参照下文所述的其他实施方
式得以明确。
另一方面， 在现有的显示装置中， 为了对像素进行寻址， 需要延伸到显示装置基板 的外周部的横向延伸的栅极配线、 以及延伸到显示装置基板的外周部的纵向延伸的数据配 线， 因此形状的自由度存在极限。
根据本实施方式， 显示装置基板上的显示装置通过以一笔画成的要领配置的显示 装置要素构成， 因此显示装置基板和用于驱动该显示装置基板的电路的连接部位于以一笔 画成的要领设置的显示装置要素的一端即可， 其结果是， 能够得到与用于驱动该显示装置 基板的电路连接的连接端子数减少的效果。
因此， 例如， 即使在将该连接如 TAB 所示用于挠性基板的情况下， 将其连接的部位 仅限于显示装置基板的外周部的一小部分。 因此， 像素区域的形状成为显示装置的形状， 能 够得到外观上的效果。
根据本实施方式， 显示装置基板上的像素区域由以一笔画成的要领设置的显示装 置要素构成， 且与用于驱动该显示装置基板的电路的连接部位于以一笔画成的要领设置的 显示装置要素一端即可， 因此即使在显示区域的形状为瓢状的中间变窄的形状， 其中间变 窄的部分非常窄的情况下， 只要至少具有显示装置要素能够排列的宽度， 就能实现这种形 状的显示装置。即平面形状能够应对任意的显示装置。 根据本实施方式， 不需要沿着外周的曲线形状将驱动器电路布局， 因此能够得到 缩短掩模设计时间的效果。
本实施方式的情况下， 将显示装置要素布局后的构成设为单位单元， 将与像素区 域的横向宽度对应的个数的该单位单元直线状地布局配置， 由此完成一行的布局。这与现 有的配置一行像素的工序相同。以往必须沿着外周形状将驱动器电路布局成非直线状， 但 根据本实施方式， 不需要这样 ( 沿着外周形状将驱动器电路布局成非直线状 )， 因此能够缩 短掩模设计的时间。
另外， 显示区域的一部分或全部为矩形的情况下， 不一定必须以行单位进行布局， 也可以利用将单位单元排列配置成矩阵状， 根据需要追加或删除单位单元的方法进行显示 区域的布局。
根据本实施方式， 能够得到将显示装置的边框变窄的效果。例如可以设想使用多 晶硅工艺技术， 将显示装置的驱动器电路形成在显示装置基板上的情况。
在作为现有技术的在图 21 所示的显示装置的驱动器电路形成在显示装置基板上 的情况下， 沿着显示装置基板的外周形状将驱动器电路布局。 因此， 显示区域比显示装置基 板的外周的边缘 ( 边沿 ) 靠内侧， 并且比设在边缘内侧的驱动器电路的布局区域靠内侧。
对此， 根据本实施方式， 不需要沿着显示装置基板的外周形状的驱动器电路的布 局， 因此能够将显示区域设置达到显示装置基板的最边缘。
另外， 现有技术中的栅极驱动器电路必须具有驱动与横向排列的像素数相等数目 的晶体管或横向布线的栅极配线的寄生电容的能力。 因此在栅极驱动器中需要由大尺寸的 晶体管构成的缓冲电路。
对此， 根据本实施方式， 与构成扫描电路的一段的电路 (206) 的输出节点连接的 晶体管 ( 像素开关 ) 为 1 个， 并且与该输出节点连接的配线长度较短， 寄生电容较小， 因此 不需要由大尺寸的晶体管构成的缓冲电路。
( 第 2 实施方式 )
在所述第 1 实施方式中， 如参照图 1 的说明所示， 在显示区域的整个区域以一笔画 成的要领设置显示装置要素。
在第 2 实施方式中， 与此相对， 显示装置如图 4 所示， 将显示区域分割成多个子区 域， 在各子区域中， 显示装置要素以一笔画成的要领设置。
图 4 中存在 8 个子区域， 但仅将 2 个子区域标记为 62a、 62b。
在本实施例中， 通过分割成子区域， 能够降低施加到扫描电路的时钟频率， 进而减 少时钟信号配线的负荷电容， 减少时钟延迟。
进而， 减少数据配线的负荷电容， 减少数据信号的延迟。
由此， 与第 1 实施方式相比能够更容易地驱动更大型的显示装置或像素数更多的 显示装置。
在图 4 中， 在各子区域中设有输入端子 (210a ～ 210h)， 但也可以在显示装置基板 上形成配线， 使输入端子的位置集合。 根据这种方式， 由于能够通过在一个部位安装挠性基 板而实现与外部的电连接， 因此对于制作任意形状的显示装置是优选的。
( 第 3 实施方式 ) 在所述第 1 实施方式中， 如参照图 1 和图 3 的说明所示， 将直线状地配置显示装置 要素而形成的行排列多行， 由此构成显示装置。在本发明的第 3 实施方式中， 如图 5 所示， 将显示装置要素螺旋状地配置， 由此构成面显示装置。
( 第 4 实施方式 )
图 6 是表示本发明的第 4 实施方式的结构的图。本发明的第 4 实施方式是显示装 置基板具有开口 50 的面显示装置的一例。即使在这种形状的情况下， 通过以一笔画成的要 领设置显示装置要素， 也能够填埋显示区域， 构成面显示装置， 对于面显示装置的形状的设 计自由度较高。由于不需要沿着面显示装置基板的开口部设置驱动器， 因此能够得到显示 装置的外形形状的自由度较高的效果。
而利用现有技术时， 很难实现这种形状。其理由如下。
一个理由是， 由于具有开口部， 数据配线或栅极配线被切断， 与配置在像素矩阵外 周的栅极驱动器电路、 数据驱动器电路无法连接， 或者产生难以连接的区域。
作为解决该问题的方法， 可以想到沿着开口部的边缘， 追加设置数据驱动器电路 或栅极驱动器电路。
作为设置方法的一例， 有利用 TAB 的方式的安装。 TAB 的输出侧的端子组利用各向 异性导电膜与液晶面板的数据线或栅极线的输入端子连接。
开口部的形状具有外观上的特点， 为了得到该效果， 需要将 TAB 向着显示装置的 背面折回。
但是， 大多数情况下开口部的曲率半径较小， 这种 TAB 的弯折很困难。
进而， 在显示装置背面设置与 TAB 的输入侧端子组连接的追加配线等， 产生部件 个数的增加、 成本上升， 除此之外设计上产生新的限制。
作为其他设置方法， 还有沿着外周的边缘以及开口的边缘， 利用多晶硅工艺技术 形成数据驱动器电路或栅极驱动器电路的方法。并且， 可以想到在外周的边缘的一部分上 设置用于输入信号的连接端子的结构。
但是， 由于需要将输入信号发送到沿着开口边缘的驱动器电路， 因此必须形成配线。 在使用多晶硅工艺技术的情况下， 该配线形成在与形成像素的晶体管的面相同的 面上， 其结果产生像素矩阵部的布局不规则的区域。
由此， 存在像素矩阵部、 即显示区域上产生不需要的线， 严重损伤画质的新问题。
出于以上理由， 在使用现有技术时， 实现图 6 所示的具有开口的形状是很困难的， 但是通过本发明已解决。
( 第 5 实施方式 )
图 7 是表示本发明的第 5 实施方式的结构的图。参照图 7 对本实施方式进行说 明。在本实施方式中， 扫描电路 (204) 和与扫描电路的各输出节点连接的像素电路 (202) 形成在长条状的挠性基板上。并且， 该长条状显示装置即线状显示装置 (302) 卷绕在支撑 体 (304) 上， 由此制作出面显示装置。
根据本实施方式， 显示装置的显示区域由以一笔画成的要领设置的显示装置要素 (200) 构成， 因此显示装置和用于驱动该显示装置的电路的连接部位于以一笔画成的要领 设置的显示装置要素的一端即可， 其结果获得可以减少与用于驱动该显示装置的电路连接 的连接端子数的效果。
( 其他实施方式 )
在上述实施方式中， 作为面显示装置的一个形态， 表示了有源矩阵液晶显示装置 的例子， 但显示装置的形态不限于此， 例如也可以在 EL(Electroluminescence) 显示装置、 电子纸、 电场发射型显示装置等由多个像素构成的面显示装置中实施， 能够得到上述实施 方式中叙述的多个效果。
在上述实施方式中， 作为在显示装置基板上形成显示电路装置要素的方式， 表示 了在显示装置基板上利用多晶硅工艺技术形成的方式的例子， 但本发明不限于上述制法， 这一点是不言自明的。 例如， 可以是利用非晶硅工艺技术形成的方式， 也可以使用各种有机 半导体工艺技术形成的方式， 也可以是在绝缘基板上形成单晶硅薄膜， 利用其形成的方式。
进而， 除了在绝缘基板是上使用薄膜工艺形成的方式之外， 也可以在硅基板上形 成显示装置要素。
在上述实施方式中， 如图 3 所示， 表示了扫描电路和与其连接的像素在平面图中 被布局在分离的位置上的例子， 但也它们也可以是重叠的。 例如， 使用多晶硅工艺技术形成 半透过型的液晶显示装置时， 像素内的反射部区域与扫描电路的布局重叠地形成， 像素内 的透过部区域与扫描电路的布局不重叠地形成， 由此得到提高像素的开口率、 反射率的效 果。
在 EL 显示装置中也同样地， 通过将像素内的发光部分和扫描电路在平面图中重 叠地进行布局， 得到提高填充因子 (Fill Factor) 的效果。
在上述实施方式中， 如图 2 所示， 表示了 DFF 的输出上连接 1 个像素开关， 各像素 开关中， 一种数据信号与 DATA 节点连接的例子， 但也可以在 DFF 的输出上并列连接 3 个子 像素， 并连接 3 种数据信号， 由此形成彩色的显示装置。更详细地说， 如图 8 所示， 在 DFF 的 输出节点 Q 上， 3 个子像素 202a、 202b、 202c 并联连接。它们是红 (R)、 绿 (G)、 蓝 (B) 的像 素， 用 DATA_R、 DATA_G、 DATA_B 表示的独立的数据信号与它们连接。由此实现彩色显示装
置。 在上述实施方式中， 如图 1、 图 5 或图 6 所示， 在非矩形的显示装置基板上形成有与 该基板的外形形状大致相似形状的显示区域， 但也可以在矩形的显示基板内形成非矩形的 显示区域。
例如， 像日本国旗那样， 在矩形的显示装置基板上形成圆形的显示区域。这时， 显 示装置基板的四角不是显示区域， 该区域可以用作显示装置基板与其他构成要素的螺纹固 定区域。 同样地， 在矩形的显示装置基板上形成环状的显示区域时， 可以将环状的孔的部分 用作螺纹固定区域。以下结合具体的例子进行说明。
( 实施例 1)
在 该 实 施 例 中， 使 用 多 晶 硅 工 艺 技 术 制 作 TFT( 薄 膜 晶 体 管 ： Thin Film Transistor) 基板， 利用其制作出透过性的有源矩阵液晶显示装置。制造工艺使用现有已 知的低温多晶硅 TFT-LCD 的制造技术。详细的制造工艺例如记载在 e-express 公司 ( イ 一·エクスプレス社 ) 发行的 “絵で見る低温 poly-Si TFT-LCD 製造プロセス 05 年版” 。
利用低温多晶硅 TFT-LCD 的制造技术， 制作平面构造的 TFT 像素开关和扫描电路 部的 TFT、 像素电极、 存储电容电极， 形成 TFT 基板。
构成显示装置基板上的电路的 TFT 由相同工艺的 TFT 制成。利用需要最高电压的 TFT 可以工作的工艺。
进而， 在该 TFT 基板上， 制作 4μm 的已形成图案的柱子， 作为用于保持单元间隙 (Cell Gap) 的空间使用， 同时具有耐冲击力。
并且， 在相对基板的显示区域外部， 涂布有紫外线硬化用的密封材料。 相对基板上 与像素的开口部对应的位置以外的部分上设有遮光层 ( 所谓的黑底 (black matrix))， 防 止向错 ( デイスクリネ一シヨン ) 引起的画质劣化， 并且隐藏配线的折回部等不规则的布 局， 从显示装置的观察者观察到的是像素的开口部以等间距配置。
TFT 基板和相对基板粘接后， 将玻璃容易吸收的波长为 10.6μ( 百万分之一 ) 的二 氧化碳激光抵接在切断线上并加热后， 立刻喷射冷却物质气雾， 制作龟裂， 对其施加压力并 切断， 由此分离成具有曲线状外形形状的单片， 注入液晶。液晶材料为向列液晶， 添加手征 材料， 使其在材料堆 ( ビング ) 方向上匹配， 从而形成扭曲向列 (TN) 型。
显示装置基板上形成的电路的结构如图 9 所示。其是将图 2 所示的实施方式的结 构进一步与布局对应地详细重画的图。显示装置要素由以下布局构成 ： 在表示为 DFF 的长 方形的位置上将形成 DFF 电路的晶体管和 DFF 的内部配线布局的结构、 在表示为像素的长 方形的位置上将像素晶体管、 像素电极以及存储电容布局的结构、 左右方向设置的时钟配 线 (CLK)、 第 1 电源配线 (VDD)、 第 2 电源配线 (VSS)、 DATA 配线、 存储电容配线 (VCOM) 的布 局结构。
将这样布局的显示装置要素单元在左右方向上阵列配置， 形成显示装置基板的行 的布局。
第一行和第二行在其端部以连接时钟配线、 第一电源配线、 第二电源配线、 DATA 配 线、 存储电容配线的方式追加配线， 从而以一笔画成的要领电连接显示装置要素。 通过调整 构成各行的显示装置要素单元的数目能够与任意外形形状一致地形成显示区域。
将这样形成的显示装置基板和与该基板的外形形状相配的背光灯组装， 从而构成
显示装置。
由于构成为如上所述以一笔画成的要领设置显示装置要素， 因此横方向的尺寸能 够通过调整构成行的显示装置要素的单元数设置成任意尺寸， 并且， 纵方向的尺寸能够通 过调整行数实现任意尺寸， 其结果， 可以将显示区域设计成任意形状， 能够制作任意形状的 显示装置基板。
根据本实施例， 以一笔画成的要领设置显示装置要素， 因此所有的要素必然能够 被寻址。
并且， 根据本实施例， 所有的显示装置要素以一笔画成的要领电连接， 因此不需要 沿着显示装置基板外周的以往必需的驱动器电路。
根据本实施例， 这样， 所有的显示装置要素以一笔画成的要领电连接， 因此大大减 少显示装置基板和外部电路的连接端子数。
如本实施例这样， 构成为从外部供给 DATA 信号的情况下， 即， 在数据驱动器未形 成在基板上时， 以往需要像素的横方向的数目的连接端子， 例如需要 100 个。在本实施例中 只需要 1 个。
由于以往沿着显示装置基板外周所必需的 TAB 不再需要， 因此外周形状的自由度 大幅度提高。 或者， 沿着显示装置基板外周形成的所必需的驱动器电路不再需要， 因此能够 使外框变窄。沿着非矩形的显示装置基板外周布局驱动电路的工作在现有的 CAD 中是相当 费工时的工作， 但由于已经不需要， 因而能够缩短掩模设计时间。 在本实施例中， DFF 的结构如图 10(a) 所示， 由 4 个时钟控制倒相器 CINV1 ～ CINV4、 2 个倒相器 INV1、 INV2 以及用于生成反转时钟信号 C1、 非反转时钟信号 C2 的 2 个倒 相器 INV3、 INV4 构成。时钟控制倒相器以及倒相器的结构分别是图 10(c)、 图 10(b) 所示 的结构。图 10(b) 是连接在电源 VDD 和 VSS 之间， 共用连接栅极形成输入节点 A， 且共用连 接漏极形成输出节点 Y 的 P 沟道晶体管 MP1、 N 沟道晶体管 MN1 所构成的 CMOS 倒相器。图 10(c) 是连接在电源 VDD 和 VSS 之间的 P 沟道晶体管 MP2、 MP1、 N 沟道晶体管 MN1、 MN2 所构 成的、 输入 A 被输入到晶体管 MP1、 MN1 的共通栅极、 反转时钟 C1、 非反转时钟 C2 分别被输 入到晶体管 MN2、 MP2 的时钟控制倒相器 (Clocked Inverter)。
作为变形例， 图 11(a) 表示了删除用于生成 DFF 内的反转时钟信号、 非反转时钟信 号的 2 个倒相器， 取而代之对时钟信号及其反转信号进行总线配线的例子。图 11(b) 是表 示图 11(a) 的 DFF2 电路的结构的图。
向图 11 的 CLK 中供给时钟信号， 向 XCLK 中供给时钟信号的反转信号。在该例的 情况下， 每个像素所需要的晶体管数目在 DFF2 电路中为 20 个， 加上 1 个像素总计为 21 个。
在本实施例中， 使用准分子激光形成多晶硅膜， 但也可以使用其他激光， 例如连续 振荡的 CW 激光等。
在本实施例中制作透过型 LCD， 也可以在形成像素的透明电极后， 在整个面上依次 堆积 Mo 膜和 Al 膜， 形成光刻图案， 在 Al 膜和 Mo 膜上同时形成图案， 其后去除光刻图案时， 形成反射电极， 得到半透过型像素电极的构成。
并且， 在显示装置基板上布局的显示装置要素中所包含的晶体管或配线被布局 成： 在以平面图观察时， 设置在与反射电极重叠的位置上， 以截面图观察时， 设置在反射电 极下方的位置上， 由此提高像素的开口率和反射面积。
在本实施例中， 时钟配线、 电源线、 数据配线、 存储电容配线也都是以一笔画成的 要领进行布局， 但也不一定必须一笔画成地进行布局。
例如也可以是在纵方向上将数据配线配线， 在纵方向上排列的像素之间共用连接 地布局。并且， 将上述配线电连接而与输入端子连接即可。最低限需要将扫描电路以一笔 画成的要领进行布局。
图 12 是表示本实施例的电路布局的一例的图。参照图 12， 数据配线纵向延伸， 纵 向排列的像素彼此与数据线共用地连接。并且， 上述数据配线电连接而与输入端子 (DATA) 连接。
这种情况下， 时钟配线和数据配线的环绕路线不同， 因此必须注意信号的时序设 计。具体来说， 以从时钟配线的输入端子 (CLK) 观察， 位于最远端的像素和位于最近端的像 素中都写入有数据的方式设计数据信号的时序。
在本实施例中， 表示了通过配线将时钟信号供给到各 DFF 的结构， 但是考虑到时 钟配线的负荷电容， 也可以在时钟配线中途插入中继缓冲器。
这种情况下， 为了保持显示区域的布局的规则性， 例如优选在扫描电路的折回部 分， 即显示区域的端部插入中继缓冲器。 ( 实施例 2)
在所述实施例 1 的图 11 的电路的情况下， 对于 1 个像素， 需要 21 个晶体管、 用于 驱动扫描电路的时钟信号以及时钟信号的反转信号的 2 相时钟信号。
在本实施例中， 为了削减上述晶体管的数目或控制时钟信号的种类， 对本发明者 制作的电路进行说明。
图 13 是表示本实施例的扫描电路和像素电路的结构的图。 参照图 13， 显示装置要 素 (200) 由构成扫描电路的一段的电路 (206) 和与该电路 (206) 的输出节点连接的像素电 路 (202) 构成， 构成扫描电路的一段的电路 (206) 由 1 个反相电路和 1 个开关晶体管构成。 开关晶体管 214a、 214c 为 n 型， 开关晶体管 214b、 214d 为 p 型。即， 扫描电路的第一段的开 关晶体管 214a 为 n 型， 第二段的开关晶体管 214b 为 p 型， 第三段的开关晶体管 214c 为 n 型， 奇数段的开关晶体管为 n 型， 偶数段的开关晶体管为 p 型而构成。
扫描电路的各段的输出节点 n1、 n2、 n3……上分别连接有 1 个像素开关。与节点 n1 连接的像素开关为 p 型， 与 n2 连接的像素开关为 n 型， 与 n3 连接的像素开关为 p 型等的 方式， 与扫描电路的奇数段的输出节点连接的像素开关为 p 型， 与偶数段的输出节点连接 的像素开关为 n 型而构成。因此， 能够构成对应每个像素具有 4 个晶体管的显示装置。
并且， 用于驱动扫描电路的时钟信号是单相信号即可。 时钟信号为单相， 并且扫描 电路的每一段仅仅驱动 1 个晶体管即可， 因此减少时钟配线的负荷电容， 时钟延迟变少。
这样构成的扫描电路和像素电路如下工作。图 14 是用于说明本实施例的工作的 时序图。参照图 14， 将脉冲宽度为 2xT(T 表示时钟信号半周期 ) 的高态有效的脉冲信号 (one-shot pulse ： 单脉冲 ) 作为输入信号 ST， 在时钟信号 CLK 从低电平向高电平的上升时 序输入到 ST 端子中， 由此 ST 的反转脉冲信号输出到节点 n1。
该信号作为构成下一段的显示装置要素中包含的扫描电路的一段的电路的输入 信号， 在比节点 n1 的信号迟 T 的时钟信号 CLK 的下降时序， 脉冲信号输出到节点 n2。
在节点 n1 的脉冲信号波形上标有 “a” 的期间， n 型晶体管 M01 导通， 因此节点 n1
是低阻抗。因此， 输入到 ST 的脉冲信号的反转信号输出到节点 n1。
在 “b” 的期间， 晶体管 M01 处于导通， 节点 n1 为高阻抗， 形成通过节点 n1 的电容 保持电压的状态。
这样， 脉冲宽度为 2xT 的低态有效脉冲信号输出到节点 n1。
节点 n2 在 “a” 期间， p 型的晶体管 M02 导通， 因此为高阻抗， “b” 期间， p 型的晶体 管 M02 导通， 因此为低阻抗， 作为反相器 INV02 的输入的反转信号的高电平输出到节点 n2。
在 “c” 期间， 处于晶体管 M02 截止、 节点 n2 为高阻抗、 通过节点 n2 的电容保持电 压的状态。这样， 向节点 n2 输出脉冲宽度为 2xT 的高态有效脉冲信号。
以下同样地， 延迟期间 T 地依次向节点 n3 输出低态有效的脉冲、 向节点 n4 输出高 态有效的脉冲。
这样， 在节点 n1、 n3、 n5……的扫描电路的奇数段的输出中能够产生低态有效的扫 描脉冲信号， 在节点 n2、 n4、 n6……的扫描电路的偶数段的输出中能够产生高态有效的扫描 脉冲信号。
如图 13 所示， 通过该极性的扫描脉冲信号， 以像素开关导通的方式设定像素开关 的极性。即， 与扫描电路的奇数段的输出连接的像素开关设定为 p 型晶体管， 与偶数段的输 出连接的像素开关设定为 n 型晶体管。因此， 例如， 与节点 n1 连接的像素开关在如期间 “a” 和期间 “b” 所示的一系列期间内导通。
像素开关导通期间， 液晶单元的电容及存储电容根据数据信号 DATA 的电压信号 充放电， 决定在像素开关截止的时序写入像素的电压。
因此， 写入与节点 n1 连接的像素的电压信号在节点 n1 的上升时序， 为施加到 DATA 节点的 D1。
同样地， 写入与节点 n2 连接的像素的电压在节点 n2 的下降时序为施加到 DATA 节 点的电压信号 D2。这样， 在 DATA 节点中， 应写入像素的电压以周期 T 依次施加。
通过扫描电路， 从与扫描电路的初段连接的像素开始， 到与最终段连接的像素为 止依次寻址， 构成 1 帧的数据写入到像素中。
与扫描电路偶数段连接的像素电路和与奇数段连接的像素电路的电路结构不同， 因此显示特性也因此产生差异。 为了保证作为显示装置的画质， 要尽力进行布局以在横向、 纵向上都配置不同的像素电路地。
本实施例的电路形成在玻璃基板上， 应用反转共通的电极极性的驱动方式实现显 示装置。此时， 施加到液晶上的电压范围能够取得充分的反差， 取 0V 至 5V 的范围， 在反转 共通电极的极性时一方电压为 0V， 另一方电压为 5V。此时， 像素电极取 -5V 至 10V 的范围， 因此在像素开关为 n 型时， 作为使其截止的电压需要 -5V 以下， 作为用于使其导通的电压， 需要 7V 以上。
在像素开关为 p 型时， 用于使其截止的电压需要 10V 以上， 用于使其导通的电压需 要 -2V 以下。因此， 输出段所需要的电压范围为 -5V 以下～ 10V 以上。为了使其可能， 反相 器的电源电压设为 -5V、 10V， 通过开关 (M01 至 M04) 传达该振幅的电压信号， 因此时钟信号 的电压为 -7V、 12V。总结来说， 如下文所述。
即， 在本实施例中， DATA 信号的电压范围设定为 0 ～ 5V、 反相器的电源电压设定 为 -5V 和 10V， 时钟信号的低电平设为 -7V， 高电平设为 12V。根据这样构成的电路， 每一个像素具有 4 个晶体管即可， 并且用于驱动扫描电路 的时钟信号是 1 相即可。
即， 与实施例 1 的图 11 比较， 每一个像素所占的晶体管或配线面积减少， 例如可以 提高透过型液晶显示装置的开口率。或者， 可以提高显示装置的精细度。
在本实施例中， 扫描电路的电路结构为动态电路结构， 也可以适当地追加反馈电 路， 变形成静态电路结构。另外， 在图 13 中， 表示了构成扫描电路的一段的电路 (206) 和像 素电路 (202) 所构成的显示装置要素 (200) 连成串 ( 数珠繋ぎ ) 地设置一列的例子， 但也 可以包含分支的结构。
( 实施例 3)
对本发明的第 3 实施例进行说明。 参照图 15， 本实施例的扫描电路 (204) 中， 扫描 电路的每一段由 1 个时钟控制倒相电路 (56) 构成。
构成扫描电路的一段的电路 (206) 的输出节点 n1、 n2、 n3……上连接有 1 个像素 开关 (350)。对应于与输出节点 n1 连接的像素开关为 p 型、 与输出节点 n2 连接的像素开关 为 n 型、 与输出节点 n3 连接的像素开关为 p 型的情况， 与扫描电路的奇数段的输出节点连 接的像素开关为 p 型， 与偶数段的输出节点连接的像素开关为 n 型而构成。
因此， 可以以每个像素对应 5 个晶体管来构成显示装置。并且用于驱动扫描电路 的时钟信号提供 CLK 和其反转 XCLK。
这样构成的扫描电路和像素电路如下工作。图 16 是说明本实施例的工作的时序 图。参照图 16， 将脉冲宽度为 2xT(T 表示时钟信号半周期 ) 的高态有效的脉冲信号作为输 入信号 ST， 在时钟信号 CLK 从低电平向高电平上升的上升时序输入， 由此向节点 n1 输出 ST 的反转脉冲信号。 该信号成为构成下一段的显示装置要素中包含的扫描电路的一段的电路 (206) 的输入信号， 向输出节点 n2， 比输出节点 n1 的信号迟 T 且在时钟信号 CLK 的下降时 序输出脉冲信号。
在输出节点 n1 的脉冲信号波形上标有 “a” 的期间， 时钟控制倒相器 CINV01 的输 出节点为低阻抗， 因此输出节点 n1 为低阻抗。因此， 输入到 ST 的脉冲信号的反转信号输出 到节点 n1。
在 “b” 的期间， 处于 CLK 为低阻抗、 节点 n1 为高阻抗、 通过节点 n1 的电容保持电 压的状态。这样脉冲宽度为 2xT 的低态有效的脉冲信号输出到节点 n1。
节点 n2 在 “a” 期间为高阻抗， “b” 期间为低阻抗， 作为反相器 CINV02 的输入的反 转信号的高电平被输出。在 “c” 期间， 处于节点 n2 为高阻抗、 通过节点 n2 的电容保持电压 的状态。这样， 向节点 n2 输出脉冲宽度为 2xT 的高态有效脉冲信号。
以下同样地， 延迟期间 T 地依次向节点 n3 输出低态有效的脉冲、 向节点 n4 输出高 态有效的脉冲。
这样， 在节点 n1、 n3、 n5……的扫描电路的奇数段的输出中能够产生低态有效的扫 描脉冲信号， 在节点 n2、 n4、 n6……的扫描电路的偶数段的输出中能够产生高态有效的扫描 脉冲信号。
如图 15 所示， 通过该极性的扫描脉冲信号， 以像素开关导通的方式设定像素开关 的极性。这与利用图 13 的说明同样。
因此， 写入与节点 n1 连接的像素的电压信号在节点 n1 的上升时序， 为施加到 DATA节点的 D1。
同样地， 写入与节点 n2 连接的像素的电压在节点 n2 的下降时序为施加到 DATA 节 点的电压信号 D2。
这样， 应写入各像素的电压在周期 T 依次施加于 DATA 节点。
在本实施例中， 与上述实施例不同， 时钟信号的低电平及高电平的电压与时钟控 制倒相器的电源电压相同。 因此， 在本实施例中， 具有为了驱动显示装置而应当准备的电源 电压的种类减少， 并且施加在晶体管上电压降低的特点。
根据这样构成的电路， 每个像素对应 5 个晶体管。并且用于驱动扫描电路的始终 需要为 2 相。时钟信号的振幅的电压与时钟控制倒相器的电源电压相同即可。
在本实施例中， 构成为动态电路结构， 但也可以适当追加反馈电路， 变形成静态电 路结构。
在本实施例中， 也可以替代时钟控制倒相器， 如图 15(b) 所示， 采用反相器 54 和传 输门 58 的结构。图 15(b) 的电路的工作、 特征与时钟控制倒相器相同。
( 实施例 4)
在本实施例中， 对每一个像素的晶体管数为 5 个、 时钟信号为单相、 时钟信号的振 幅电压与扫描电路的电源电压相同的结构的一例进行说明。 图 17 是表示本发明的实施例 4 的结构的图。参照图 17(a)， 该显示装置电路的结构是， 构成扫描电路的一段的电路 (206) 具有单相时钟控制型反相器 (60)， 连接有将单相时钟控制型反相器 (60) 的输出信号作为 输入的像素电路 (202)。
图 17(b) 是表示图 17(a) 的单相时钟控制型反相器 (60) 的电路结构的图。参照 图 17(b)， 在电源 VDD 和接地电位 VSS 之间， 2 个 P 型的 MOS 型晶体管 M01 和 M02、 2个N型 的 MOS 型晶体管 M03 和 M04 以栅地 - 阴地 (cascode) 方式连接， 晶体管 M02 和 M03 的栅极 连接并供给输入信号， 晶体管 M02 和 M03 的漏极连接而取出输出信号。并且， 分别供给时钟 信号至晶体管 M01 和 M04 的栅极。
参照图 17(c) 所示的真值表说明单相时钟控制型反相器的工作。
在时钟信号为高电平时， 源电极与电源电位 VDD 连接的 P 型 MOS 晶体管 M01 为非 导通 (OFF) 状态， 源电极接地的 N 型 MOS 晶体管 M04 处于导通 (ON) 状态。此时输入信号为 高电平时， 该单相时钟控制型反相器的输出信号为低电平， 输入信号为低电平时， 输出为高 阻抗。
相反地， 在时钟信号为低电平时， 源电极与电源电位 VDD 连接的 P 型 MOS 晶体管 M01 为 ON 状态， 源电极接地的 N 型 MOS 晶体管 M04 处于截止状态。此时输入信号为高电 平时， 单相时钟控制型反相器输出为高阻抗的状态， 输入信号为低电平时， 输出信号为高电 平。
参照表示说明用时序表的图 18 对本实施例的显示装置电路的工作进行说明。
将脉冲宽度为 3xT(T 表示时钟信号的半周期 ) 的脉冲信号作为输入信号， 在时钟 信号 CLK 从高电平下降到低电平的下降时序输入， 由此在时钟信号 CLK 的上升时序向节点 n1 输出反转脉冲信号。
该信号作为下一段的单相时钟控制型反相器的输入信号， 比节点 n1 的信号迟 T 周 期且在时钟信号 CLK 的下降时序向节点 n2 输出脉冲信号。在节点 n1 的脉冲信号波形上标有 “b” 和 “c” 的期间内， 单相时钟控制型反相器 CINV01 的输出变为高阻抗状态， 但通过节点 n1 的电容， 处于保持 “a” 期间的电压的状态。
这样， 通过单相时钟信号 CLK， 能够使节点 n1、 n3、 n5……的扫描电路的奇数段的输 出中产生低态有效的扫描脉冲信号， 使节点 n2、 n4、 n6……的扫描电路的偶数段的输出中产 生高态有效的扫描脉冲信号。
如图 17 所示， 以像素开关通过该极性的扫描脉冲信号导通的方式设定像素开关 的极性。
写入与节点 n1 连接的像素的电压信号为在节点 n1 的上升时序施加到 DATA 节点 的 D1。
同样， 写入与节点 n2 连接的像素的电压为在节点 n2 的下降时序施加到 DATA 节点 的电压信号 D2。
这样， 应写入像素的电压以周期 T 依次施加到 DATA 节点。在本实施例中， 时钟信 号为单相， 因此时钟配线的负荷电容较小， 时钟延迟变少。
( 其他实施例 )
在上述实施例中， 以使用多晶硅工艺技术形成的液晶显示装置为中心进行了说 明， 但也可以适用于用多晶硅 TFT 形成扫描电路和像素电路的有机 EL 显示装置。
在上述实施例中， 以通过薄膜工艺将扫描电路和像素电路形成在玻璃基板上为例 进行了说明， 但也可以适用于在其他绝缘基板或硅基板上形成扫描电路和像素电路的显示 装置。
在上述实施例中， 对玻璃基板上形成的平面形状的显示进行了说明， 但也可以将 利用多晶硅工艺形成的扫描电路和像素电路从玻璃基板上剥离， 转印到挠性基板等上， 形 成具有挠性的显示装置， 形成曲面形状的显示装置。
进而， 也可以在长条状的挠性基板上形成扫描电路和与扫描电路的各输出节点连 接的像素电路， 将该长条状的显示装置 ( 线状显示装置 ) 卷绕在支撑体上， 由此制作面显示 装置。
本发明适用于便携电话终端或便携媒体播放器等便携电子设备类等。 作为便携电 子设备类的构成部件， 可以以任意形状提供占大面积或大体积的显示装置， 因此便携电子 设备类的设计自由度提高。 其结果是， 产生时尚的便携电子设备， 有助于提高便携电子设备 的时尚性。
作为本发明的活用例子， 包括电子静态照相机、 摄像机等小型电子设备。 这类电子 设备随着其小型化， 很难确保电子设备上用于配置显示面板的充分大的空间。通过利用本 发明的显示装置， 能够利用多种形状的空间配置显示面板。
作为本发明的活用例子， 包括吊坠、 手表、 纽扣等首饰类。 通过利用本发明， 能够在 上述首饰类上搭载显示装置。 由此这些首饰类的外观上的特点显著， 提高使用者的满足感， 能够提高产品销量。
作为本发明的活用例子， 包括自行车、 汽车的仪表类。 通过利用本发明的效果即任 意形状、 窄边框的显示装置， 能够以最低限度的面积实现上述仪表类。并且， 被上述仪表类 遮挡的视野减少， 提高安全性。
作为本发明的活用例子， 包括商品货架等上设置的促销用显示装置。奇特设计的显示装置会吸引顾客的目光， 提高宣传效果。 促销用显示装置可以是任意的显示装置形状， 也可以将其整个形状作为显示区域， 因此促销用显示装置挡住其后面陈列的商品的比例降 低。
作为本发明的活用例子， 包括弹子台等娱乐设备。 例如， 活用本发明制作郁金香形 状的显示装置， 通过安装在现有的弹子台的郁金香部， 弹子台变得更加豪华， 必然使弹子游 戏机店的销量上升。
作为本发明的活用例子， 包括戒指和手镯等环状的首饰类。 并且还包括装饰品类。 在上述物品上也可以产生以往没有的外观上的特点， 必然使销量提高。 如上所述， 在本发明 的显示装置中， 可以向多个像素电路分别自由提供数据， 因而可以显示文字、 标志、 图片、 动 画等任意的图像。
以上参照上述实施例对本发明进行了说明， 但本发明不限于上述实施例的结构， 当然也包括在本发明的范围内本领域普通技术人员能够进行的各种变形、 修改。