半导体压力传感器及其制造方法.pdf

本发明涉及半导体压力传感器及其制造方法。在硅基板(1)的第一主表面上形成由多晶硅膜(55)构成的膜片(5)，在该膜片(5)的上表面形成有4个应变计电阻(7)。在硅基板(1)形成有使膜片(5)的背面露出的贯通孔(30)。在膜片(5)和硅基板(1)之间，用于将膜片(5)安设到硅基板(1)的锚定部(20)，以从周向包围贯通孔(30)的第一主表面侧的开口端的方式形成。由此，能够得到具备厚度薄、且其厚度的不均少的膜片的半导体压力传感器。

1.  一种半导体压力传感器，其中，具备：
基板(1)，具有互相相向的第一主表面和第二主表面；
膜片(5)，在所述基板(1)的第一主表面上形成，由预定的膜(55)构成，
应变计电阻(7，13)，将所述膜片(5)的变形作为电阻变化进行感测；
贯通孔(30)，以露出所述膜片(5)的背面的形态，以从所述第二主表面侧到所述第一主表面侧贯通所述基板(1)的方式形成；以及
锚定部(20)，由与所述预定的膜(55)相同的材料构成，以从周向包围所述贯通孔(30)的所述第一主表面侧的开口端的方式形成，用于将所述膜片(5)安设在所述基板(1)的所述第一主表面。

2.  根据权利要求1所述半导体压力传感器，其中，所述应变计电阻(7，13)在形成所述膜片(5)的所述预定的膜(55)的、所述第一主表面的相反侧的表面和所述第一主表面侧的背面的至少任何的一个形成。

3.  根据权利要求1所述的半导体压力传感器，其中，
所述应变计电阻(7)以具有预定的宽度并延伸的方式形成，
相对于所述应变计电阻(7)，以形成线和间隔的图案的形态，形成具有与所述预定的宽度相同的宽度的伪图案(7b)。

4.  根据权利要求1所述的半导体压力传感器，其中，所述锚定部(20)以第二部分(20b)位于从周向包围所述第一主表面侧的开口端的第一部分(20a)的外侧的形态形成有多个。

5.  根据权利要求1所述的半导体压力传感器，其中，所述应变计电阻(7，13)配置在所述锚定部(20)所处的正上方的区域之外的区域。

6.  根据权利要求1所述的半导体压力传感器，其中，在所述膜片(5)的所述应变计电阻(7，13)所处的区域之外的区域中，是利用所述预定的膜(55)的单层结构。

7.  根据权利要求1所述的半导体压力传感器，其中，具备：
电极部(12)，对于所述膜片(5)在预定的位置形成，用于对所述应变计电阻(13)施加预定的电压；以及
导电层(13a)，在所述膜片(5)和所述基板(1)之间形成，
所述应变计电阻(13)和所述电极部(12)经由所述导电层(13a)电连接。

8.  根据权利要求1所述的半导体压力传感器，其中，
具备：电极部(12)，对于所述膜片(5)在预定的位置形成，用于对所述应变计电阻(13)施加预定的电压；
所述膜片(5)是导电性的，
所述应变计电阻(13)和所述电极部(12)经由所述膜片(5)电连接。

9.  根据权利要求1所述的半导体压力传感器，其中，具备：阻止膜(3b)，其从所述膜片(5)的背面起，在所述贯通孔(30)的所述第二主表面侧的开口端侧隔开距离而配设。

10.  根据权利要求1所述的半导体压力传感器，其中，作为所述基板(1)，应用了晶体取向(110)的硅基板(1)。

11.  一种半导体压力传感器的制造方法，其中，具备：
在具有相互相向的第一主表面和第二主表面的基板(1)的所述第一主表面上，形成与所述基板(1)的蚀刻特性不同的绝缘膜(2)的工序；
以从周向包围所述绝缘膜(2)的预定的区域的方式，在所述绝缘膜形成使所述基板的所述第一主表面露出的开口部的工序；
以填充所述开口部的方式，在所述绝缘膜上形成成为膜片(5)的预定的膜(55)的工序；
在所述基板(1)的所述第二主表面的区域形成预定的蚀刻掩膜(10)的工序；
通过隔着所述蚀刻掩膜(10)对所述基板(1)施加蚀刻，从而以使位于所述预定的区域内的所述绝缘膜(2)的部分的表面露出的形态形成贯通孔(30a，30)的工序；
通过除去位于所述预定的区域内的所述绝缘膜(2)的部分使成为所述膜片(5)的预定的膜(55)露出，从而形成膜片(5)的工序；以及
在所述膜片(5)形成将所述膜片(5)的变形作为电阻变化进行感测的应变计电阻(7，13)的工序。

12.  根据权利要求11所述的半导体压力传感器的制造方法，其中，在形成所述应变计电阻(7)的工序中，相对于具有预定宽度并延伸的所述应变计电阻(7)，以形成线和间隔的图案的形态，形成具有与所述预定的宽度相同宽度的伪图案(7b)。

13.  根据权利要求11所述的半导体压力传感器的制造方法，其中，
作为所述基板(1)应用晶体取向(110)的硅基板(1)，
在形成预定的所述蚀刻掩膜(10)的工序中，形成开口形状是平行四边形的蚀刻掩膜(10)。

半导体压力传感器及其制造方法
技术领域
本发明涉及半导体压力传感器及其制造方法，特别涉及具备桥式连接的应变计电阻(gauge resistance)的半导体压力传感器，以及这样的半导体压力传感器的制造方法。
背景技术
压力传感器的一个形式是利用了半导体基板的半导体压力传感器。在该半导体压力传感器中，在硅基板的表面上形成多个成为应变计电阻的扩散电阻，该扩散电阻通过电阻值低的扩散布线层被桥式接线。应变计电阻例如分别配置在成为矩形形状的膜片(diaphragm)的预定区域的4边的各边的部分。另一方面，在硅基板的背面形成有朝向其表面的预定的区域凹陷的凹部。作为公开了这种半导体压力传感器的专利文献的一个，例如有日本专利申请特开平3-006824号公报。
专利文献1：日本专利申请特开平3-006824号公报
可是，在现有的半导体压力传感器中存在如下问题。在硅基板的背面形成的、朝向成为膜片的预定区域凹陷的凹部，是在将硅基板研磨至预定的厚度之后，进一步隔着预定的蚀刻掩膜对硅基板的背面实施蚀刻而形成。
因此，膜片的厚度通过蚀刻的时间而被控制，由此存在在成为膜片的区域内膜片的厚度容易不均的问题。此外，即使想要使膜片的厚度变薄，当考虑硅基板的研磨量和蚀刻量在硅基板面内的不均量时，其厚度极限是10um左右。此外，由于硅基板的蚀刻的不均，存在凹部的位置相对于在膜片形成的应变计电阻偏移的问题。
本发明正是为了解决上述起因于硅基板的蚀刻的问题点而完成的，其目的在于提供一种具备厚度薄、且厚度的不均少的膜片的半导体压力传感器，另一个目的在于提供这样的半导体压力传感器的制造方法。
本发明涉及的半导体压力传感器具备：基板、膜片、应变计电阻、贯通孔、以及固定器部。基板具有互相相向的第一主表面和第二主表面。膜片在基板的第一主表面上形成，包括预定的膜。应变计电阻将膜片的变形作为电阻变化进行感测。贯通孔以露出膜片的背面的形态，以从第二主表面侧到第一主表面侧贯通基板的方式形成。锚定部以从周向包围贯通孔的第一主表面侧的开口端的方式形成，将膜片安设在基板的第一主表面。
本发明的半导体压力传感器的制造方法具备以下工序。在具有相互相向的第一主表面和第二主表面的基板的第一主表面上，形成与基板的蚀刻特性不同的绝缘膜。以从周向包围该绝缘膜的预定的区域的方式，在绝缘膜形成使基板的第一主表面露出的开口部。以填充该开口部的方式，在绝缘膜上形成成为膜片的预定的膜。在基板的第二主表面的区域形成预定的蚀刻掩膜。隔着该蚀刻掩膜对基板实施蚀刻，从而以使位于预定的区域内的绝缘膜的部分的表面露出的形态形成贯通孔。通过除去位于预定的区域内的绝缘膜的部分使成为膜片的预定的膜露出，从而形成膜片。在膜片形成将膜片的变形作为电阻变化进行感测的应变计电阻。
根据本发明的半导体压力传感器，通过在基板表面形成的预定的膜形成膜片。由此，仅改变预定的膜的厚度就能够高精度地使膜片的厚度变薄。
根据本发明的半导体压力传感器的制造方法，首先，通过利用在基板的表面形成的预定的膜来形成膜片，从而仅改变预定的膜的厚度就能够高精度地使膜片的厚度变薄。此外，通过在绝缘膜形成开口部，在该开口部形成锚定部，从而被该锚定部包围的区域作为成为膜片的区域而被确定，由此能够确保在该膜片形成的应变计电阻的在膜片的配置精度。由此，能够通过基板的第一主表面侧的加工来控制膜片的区域和应变计电阻的位置，结果能够高精度地在预定的区域形成厚度均匀的薄膜片，并且能够谋求半导体压力传感器的小型化。
本发明的上述和其它的目的、特征、方面、以及优点，通过与附图相关地理解的关于本发明的下面的详细的说明就能清楚了。
附图说明
图1是本发明的实施方式1的半导体压力传感器的俯视图。
图2是在同实施方式中，在图1所示的剖面线II-II的剖视图。
图3是表示在同实施方式中，形成在膜片的应变计电阻的接线方法的立体图。
图4是用于说明在同实施方式中，利用应变计电阻的压力测定的电路图。
图5是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的剖视图。
图6是在同实施方式中，在图5所示的工序之后进行的工序的剖视图。
图7是在同实施方式中，在图6所示的工序之后进行的工序的剖视图。
图8是在同实施方式中，在图7所示的工序之后进行的工序的剖视图。
图9是本发明的实施方式2的半导体压力传感器的俯视图。
图10是在同实施方式中，在图9所示的剖面线X-X的剖视图。
图11是在同实施方式中，在图9所示的剖面线XI-XI的剖视图。
图12是在同实施方式中，表示形成在膜片的应变计电阻的接线方法的立体图。
图13是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的剖视图。
图14是表示在同实施方式中，在图13所示的工序之后进行的工序的剖视图。
图15是表示在同实施方式中，在图14所示的工序之后进行的工序的剖视图。
图16表示是在同实施方式中，在图15所示的工序之后进行的工序的剖视图。
图17是本发明的实施方式3的半导体压力传感器的俯视图。
图18是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的俯视图。
图19是本发明的实施方式4的半导体压力传感器的俯视图。
图20是在同实施方式中，在图19所示的剖面线XX-XX的剖视图。
图21是本发明的实施方式5的半导体压力传感器的俯视图。
图22是在同实施方式中，在图21所示的剖面线XXII-XXII的剖视图。
图23是本发明的实施方式6的半导体压力传感器的部分剖视图。
图24是本发明的实施方式7的半导体压力传感器的部分剖视图。
图25是本发明的实施方式8的半导体压力传感器的俯视图。
图26是在同实施方式中，在图25所示的剖面线XXVI-XXVI的剖视图。
图27是本发明的实施方式9的半导体压力传感器的部分剖视图。
图28是本发明的实施方式10的半导体压力传感器的部分剖视图。
图29是本发明的实施方式11的半导体压力传感器的俯视图。
图30是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的俯视图。
具体实施方式
实施方式1
在这里，针对在由掺杂多晶硅膜构成的膜片的上表面侧具备应变计电阻的半导体压力传感器进行说明。
如图1和图2所示，在硅基板1的第一主表面上，形成掺杂多晶硅膜55构成的膜片5，在该膜片5的上表面形成有将膜片5的变形作为电阻变化进行感测的4个应变计电阻7。在膜片5所处的硅基板1的部分中，形成有露出膜片5的背面的贯通孔30。在膜片5与硅基板1之间，以从周向包围贯通孔30的第一主表面侧的开口端的方式，形成有用于将膜片安设在硅基板1的锚定部20。
在膜片5与硅基板1之间，层叠有第一绝缘膜2、多晶硅牺牲膜3和第二绝缘膜4。锚定部20以包含填充到第一绝缘膜2的开口部的多晶硅牺牲膜3的部分、和填充到第二绝缘膜4的开口部的多晶硅55的部分的方式，以从膜片5朝向硅基板1突出的形态形成。
4个应变计电阻7由多晶硅膜构成，在成为膜片5的掺杂多晶硅膜55上插入第三绝缘膜6而形成。各应变计电阻7通过与形成应变计电阻7的多晶硅膜相同的多晶硅膜形成的多晶硅布线7a被桥式接线。以覆盖该应变计电阻7和多晶硅布线7a的方式，形成有第四绝缘膜8。
在第四绝缘膜8上的预定区域，形成有多个铝焊盘12。各铝焊盘12经由触点部11与对应的多晶硅布线7a(应变计电阻7)电连接。以覆盖该铝焊盘12的方式形成有第五绝缘膜9。
接着，对应变计电阻7的接线进行说明。如图3所示，在膜片5的上表面配置的4个应变计电阻77a～77d被桥式接线，应变计电阻77a和应变计电阻77b的连接部分被作为Vcc端子，应变计电阻77d和应变计电阻77c的连接部分被作为GND端子。应变计电阻77d和应变计电阻77a的连接部分、与应变计电阻77b和应变计电阻77c的连接部分被作为OUT端子。对Vcc端子和GND端子间施加预定的电压，通过感测OUT端子间的电压来感测压力。
如图4所示，该OUT端子间的电压Vout，在将应变计电阻77a～77d作为R1～R4、将Vcc端子与GND端子间施加的电源作为Vin时，以下面的数式计算。
Vout＝(R2/(R2+R3)-R1/(R1+R4))·Vin
在这里，将初始状态的电阻作为R1＝R2＝R3＝R4＝100Ω，将Vin作为5V。此外，当将对半导体压力传感器作用1atm(0.098MPa)的压力的情况下的电阻变化率作为ΔR1/R1＝ΔR3/R3＝+1％、ΔR2/R2＝ΔR4/R4＝-1％时，OUT端子间的电压Vout被估计为大约50mV。
接着，对上述半导体压力传感器的制造方法进行说明。首先，作为硅基板使用晶体取向(100)的硅基板。如图5所示，在该硅基板1的表面通过热氧化法形成第一绝缘膜2。在该第一绝缘膜2，基于形成膜片的区域和形成锚定部的区域，形成使硅基板1的表面露出的预定的开口部。
接着，以填充该开口部的方式，通过在第一绝缘膜2上形成掺杂多晶硅膜33，形成成为对硅基板1进行蚀刻时的牺牲膜的多晶硅牺牲膜3。在该多晶硅牺牲膜3，基于形成锚定部的区域，形成使第一绝缘膜2露出的预定的开口部。
接着，以覆盖该多晶硅牺牲膜3的方式，例如形成TEOS(Tetra EthylOrtho Silicate，原硅酸四乙酯)膜等的第二绝缘膜4。在该第二绝缘膜4，基于形成锚定部的区域，形成使多晶硅牺牲膜3的表面露出的开口部。接着，以填充该开口部的方式在第二绝缘膜4上形成成为膜片的膜厚约0.4～8μm左右的掺杂多晶硅膜55。
这时，根据掺杂多晶硅膜的成膜条件和对掺杂多晶硅膜进行成膜后的退火条件，控制掺杂多晶硅膜的应力，由此在压力没有作用的状态下，以掺杂多晶硅膜的表面成为平坦的面的方式形成掺杂多晶硅膜55。
这样，成为膜片的掺杂多晶硅膜55被填充到第二绝缘膜4的开口部，与多晶硅牺牲膜3的掺杂多晶硅膜33连接，进而，该掺杂多晶硅膜33被填充到第一绝缘膜2的开口部，与硅基板1连接，由此形成用于将膜片5安设在硅基板1的由掺杂多晶硅膜构成的锚定部20。
接着，在成为膜片的掺杂多晶硅膜55上，例如通过CVD(ChemicalVapor Deposition，化学蒸镀法)法形成HTO(High Temperature Oxide，高温氧化)膜等的第三绝缘膜6。接着，在第三绝缘膜6的上表面的、成为膜片的区域的预定的位置形成应变计电阻7和与其连接的多晶硅布线7a。应变计电阻7在多晶硅(未掺杂)膜，例如通过注入硼(B)等的杂质而形成。此外，多晶硅布线7a(参照图1)通过构成应变计电阻7的多晶硅膜而形成，应变计电阻7通过多晶硅布线7a被桥式连接。
接着，以覆盖应变计电阻7的方式形成第四绝缘膜8。在该第四绝缘膜8，形成使多晶硅布线7a的预定的区域露出的开口部(未图示)。以填充该开口部的方式，在第四绝缘膜8上的预定的区域形成铝焊盘12(参照图1)。铝焊盘12的填充开口部的部分成为触点部11。接着，以覆盖铝焊盘12的方式形成第五绝缘膜9。由此，在硅基板1的第一主表面侧的图案形成结束。
接着，对硅基板1的第二主表面侧施加预定的处理。首先，对硅基板1的第二主表面(背面)施加研磨，直到硅基板1的厚度变为大约200μm左右。接着，在硅基板1的背面，以将与成为膜片的区域对应的预定的区域露出的方式形成蚀刻掩膜10。再有，考虑光刻(photolithography)的重合偏移量、和硅蚀刻时的侧面蚀刻量，在接下来的工序中形成基板贯通孔的时刻，蚀刻掩膜10不使位于膜片的正下方的膜片牺牲膜3的部分的区域之外的区域露出。
接着，如图6所示，隔着蚀刻掩膜10，对硅基板1的背面，例如使用TMAH(Tetra Methyl Ammonium Hydroxide，四甲基氢氧化氨)等的碱性蚀刻溶液实施蚀刻，从而形成贯通基板1的基板贯通孔30a。接着，如图7所示，通过进一步继续蚀刻，将形成基板贯通孔30a而露出的掺杂多晶硅膜33完全除去。这时，相对于利用碱性蚀刻溶液的多晶硅牺牲膜的蚀刻率，第二绝缘膜4的蚀刻率充分小，第二绝缘膜4成为蚀刻阻止物。
接着，如图8所示，使用HF(氢氟酸)溶液，除去露出的第二绝缘膜4和第一绝缘膜2，成为膜片5的多晶硅膜55的部分作为膜片底面10a而露出。这样，形成将膜片底面10a露出的、包含基板贯通孔30a的贯通孔30，并且形成多晶硅膜55构成的膜片5。
在上述的半导体压力传感器中，通过在硅基板1的表面形成的多晶硅膜55形成膜片5。由此，仅改变多晶硅膜的厚度就能够高精度地使膜片5的厚度变薄。此外，在第一绝缘膜2和第二绝缘膜4形成用于锚定部20的开口部，在该开口部形成锚定部20，由此锚定部20包围的区域作为成为膜片5的区域而被确定。
此外，通过对该成为膜片5的区域上形成的多晶硅膜进行光刻处理，形成应变计电阻7和多晶硅布线7a。由此，通过硅基板1的第一主表面侧的加工能够控制膜片5的区域和应变计电阻7等的位置。结果，能够在预定的区域高精度地形成厚度均匀的薄膜片5、应变计电阻7等，并且能够谋求半导体压力传感器的小型化。这样，在半导体压力传感器中，能够使压力的感测精度提高。
实施方式2
在这里，针对在由掺杂多晶硅膜构成的膜片的上表面侧和下表面侧分别具备应变计电阻的半导体压力传感器进行说明。
如图9、图10和图11所示，在硅基板1的第一主表面上，形成有由多晶硅膜55构成的膜片5。在该膜片5的上表面侧形成2个应变计电阻7，在该应变计电阻7的下方的膜片5的下表面侧形成有2个应变计电阻13。形成了应变计电阻7、13的区域，被以贯通成为膜片的多晶硅膜55的方式形成的分离氧化膜14包围。
如图12所示，在膜片5的上表面侧配置的2个应变计电阻77a、77d和配置在下表面侧的2个应变计电阻77b、77c被桥式接线，特别是应变计电阻77a和应变计电阻77b经由被分离氧化膜14包围的掺杂多晶硅膜55的部分被电连接。同样地，应变计电阻77d和应变计电阻77c经由被分离氧化膜14包围的掺杂多晶硅膜55的部分被电连接。
应变计电阻77a和应变计电阻77b的连接部分被作为Vcc端子，应变计电阻77d和应变计电阻77c的连接部分被作为GND端子。应变计电阻77d和应变计电阻77a的连接部分、与应变计电阻77b和应变计电阻77c的连接部分被作为OUT端子。如上述那样，对Vcc端子和GND端子间施加预定的电压，通过感测OUT端子间的电压来感测压力。
特别是在该应变计电阻中，以夹着形成膜片5的掺杂多晶硅膜55的方式配置应变计电阻77a和应变计电阻77b，并且配置应变计电阻77d和应变计电阻77c，由此在压缩应力(拉伸)对应变计电阻77a、77d发生作用的情况下，拉伸(压缩)应力对应变计电阻77b、77c发生作用。因此，在应变计电阻77a、77d和应变计电阻77b、77c，其变化量相对于初始的电阻值对一方的应变计电阻正向作用，对另一方的应变计电阻负向作用。在输出端子产生与压力对应的输出电压。
再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
接着，对上述半导体压力传感器的制造方法进行说明。首先，经过与上述制造工序同样的工序，如图13所示，在硅基板1的第一主表面上形成第一绝缘膜2、多晶硅牺牲膜3和第二绝缘膜4。接着，在该第二绝缘膜4上，形成由硅氮化膜构成的第六绝缘膜15。该第六绝缘膜15成为除去第二绝缘膜4时的蚀刻阻止物。
接着，在该第六绝缘膜15的上表面的预定区域形成由多晶硅膜构成的应变计电阻13和多晶硅布线13a。以覆盖该应变计电阻13和多晶硅布线13a的方式，形成第七绝缘膜16。在第七绝缘膜16的预定区域，形成使多晶硅布线13a露出的开口部。以填充该开口部的方式，在第七绝缘膜16上形成成为膜片的掺杂多晶硅膜55。
这时，如上述那样，通过利用成膜条件和退火条件控制膜应力，从而在压力没有起作用的状态下，以掺杂多晶硅膜的表面成为平坦的面的方式形成掺杂多晶硅膜55。
这样，成为膜片的掺杂多晶硅膜55被填充到第二绝缘膜4的开口部，与多晶硅牺牲膜3的掺杂多晶硅膜33连接，进而，该掺杂多晶硅膜33被填充到第一绝缘膜2的开口部，与硅基板1连接，由此形成用于将膜片5安设在硅基板1的由掺杂多晶硅膜构成的锚定部20。
接着，以覆盖掺杂多晶硅膜55的方式形成硅氮化膜17。接着，在硅氮化膜17和掺杂多晶硅膜55，以对配置了应变计电阻7、13的预定的区域进行包围的方式形成开口部55a。接着，如图14所示，在开口部55a内形成分离氧化膜14。再有，也可以不形成硅氮化膜而形成开口部，在该开口部中填充TEOS膜等。由分离氧化膜14包围的掺杂多晶硅膜55的部分具有作为布线的功能。之后，硅氮化膜17被除去。
接着，如图15所示，通过CVD法形成HTO等的第三绝缘膜6。在该第三绝缘膜6形成使掺杂多晶硅膜55的表面露出的开口部。以填充该开口部的方式形成由多晶硅膜构成的应变计电阻7。应变计电阻7和应变计电阻13经由掺杂多晶硅膜55的部分电连接。
接着，以覆盖应变计电阻7的方式形成第四绝缘膜8。在该第四绝缘膜8形成使掺杂多晶硅膜55的部分露出的开口部。以填充该开口部的方式，在第四绝缘膜8上的预定的区域形成铝焊盘12。铝焊盘12的填充开口部的部分成为触点部11。
接着，对硅基板1的第二主表面(背面)施加研磨处理，直到硅基板1的厚度变为大约200μm左右。接着，在硅基板1的背面，以使与成为膜片的区域对应的预定的区域露出的形态形成蚀刻掩膜10。如上所述，在蚀刻掩膜10中，考虑光刻的重合偏移量、和硅蚀刻时的侧面蚀刻量，在接下来的工序中形成基板贯通孔的时刻，不使位于成为膜片的区域的正下方的多晶硅牺牲膜3(掺杂多晶硅膜33)的部分的区域之外的区域露出。
接着，如图16所示，隔着蚀刻掩膜10，在硅基板1的背面使用例如TMAH等的碱性蚀刻溶液实施蚀刻，由此形成贯通基板1的基板贯通孔30a。进而，通过持续蚀刻，形成基板贯通孔30a而露出的多晶硅牺牲膜3完全被除去。这时，如上所述，相对于利用碱性蚀刻溶液的多晶硅牺牲膜的蚀刻率，第三绝缘膜15的蚀刻率充分小，第六绝缘膜15成为蚀刻阻止物。
接着，使用HF(氢氟酸)溶液，除去露出的第六绝缘膜15和第一绝缘膜2，成为膜片5的多晶硅膜55的部分作为膜片底面10a而露出。这样，形成将膜片底面10a露出的、包含基板贯通孔30a的贯通孔30，并且形成由多晶硅膜55构成的膜片5。
在上述半导体压力传感器中，能够在预定的区域中高精度地形成上述厚度均匀的薄膜片，而且，在通过硅基板1的第一主表面侧的加工而能够控制膜片5的区域和应变计电阻7等的位置的效果之外，能够得到如下效果。即，通过在膜片5的上表面侧和下表面侧配置应变计电阻，能够进一步谋求半导体压力传感器的小型化。
实施方式3
在这里，针对具备伪(dummy)多晶硅图案的半导体压力传感器进行说明。如图17所示，在本半导体压力传感器中，与应变计电阻7的宽度对应的伪多晶硅图案7b与应变计电阻7的图案一起形成。伪多晶硅图案7b和应变计电阻的宽度被作为大约0.6～1.0μm左右。此外，多晶硅布线7a的宽度被作为大约2～200μm左右。再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
为了使由多晶硅膜构成的应变计电阻的压电电阻系数增大，希望尽可能减小剖面面积。当要缩短应变计电阻的宽度时，在光刻工序中，抗蚀剂(图案)的宽度容易不均，因此，在蚀刻后的应变计电阻的完工宽度容易产生不均，存在对压力的检测精度造成影响的问题。
因此，在本半导体压力传感器中，如图18所示，将伪抗蚀剂图案40b与抗蚀剂图案40a一起作为线和间隔的图案(line-and-space pattern)而形成，其中，伪抗蚀剂图案40b具有与用于对应变计电阻进行构图的抗蚀剂图案40a的宽度相同的宽度。通过这样，与仅形成宽度短的应变计电阻的图案的情况相比，能够抑制对应变计电阻进行构图的抗蚀剂图案40a的宽度的不均。结果，能够抑制蚀刻后的应变计电阻7的完工宽度的不均。
实施方式4
在这里，对具备多个锚定部的半导体压力传感器进行说明。如图19和图20所示，在本半导体压力传感器中，作为将由掺杂多晶硅膜55构成的膜片5安设在硅基板1的锚定部20，形成有多个锚定部20a、20b、20c。再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
如在实施方式1中说明的那样，锚定部20通过在设置于第一绝缘膜2和第二绝缘膜4的开口部中填充的掺杂多晶硅膜55的部分等形成。因此，如在圆框50内表示的那样，在填充到开口部的部分的掺杂多晶硅膜55的表面，有产生阶梯差(凹部)的问题。
为了抑制这样的阶梯差，需要尽可能缩短开口部的开口宽度。可是，当缩短开口部的开口宽度时，锚定部和硅基板的接触面积减少，存在作为锚定部的功能下降的问题。
因此，在本半导体压力传感器中，形成多个将开口部的开口宽度更加缩短的开口部，通过在这样的多个开口部中填充掺杂多晶硅膜55等，形成有多个锚定部20。通过这样，能够一边确保锚定部20a、20b、20c和硅基板1的接触面积，一边抑制在位于锚定部20a、20b、20c的上方的掺杂多晶硅膜55的表面中产生阶梯差(凹部)。通过抑制阶梯差，能够使掺杂多晶硅膜55上的光刻的精度提高。
再有，在该锚定部20中，通过由多个锚定部20a～20c中的、位于最内侧的锚定部20a包围的区域，决定作为膜片5的实质的区域(面积)。此外，通过由锚定部20将膜片5固定在硅基板1，锚定部20也具有作为用于将从压力解放的膜片连接固定在硅基板的阻止物的功能。
实施方式5
在这里，针对不使锚定部配置在形成应变计电阻的区域中的半导体压力传感器进行说明。如图21和图22所示，应变计电阻7在平面(布局)上在形成有锚定部20的区域之外的区域中形成。再有，关于除此之外的结构，因为与图20等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
如在实施方式4中说明过的那样，在位于锚定部20的上方的掺杂多晶硅膜55的表面产生阶梯差(凹部)，存在对光刻的精度造成不良影响的问题。因此，作为其改善对策，如实施方式4那样形成多个锚定部，除此之外，在本半导体压力传感器中，避开这样的有产生凹部的担忧的区域而形成有应变计电阻7。通过这样，在配置应变计电阻7的区域中，作为基底的掺杂多晶硅膜55是平坦的，能够阻止在形成应变计电阻7等时光刻的精度恶化。
实施方式6
在这里，针对抑制绝缘膜等的膜应力向膜片的影响的半导体压力传感器进行说明。如图23所示，在本半导体压力传感器中，在掺杂多晶硅膜55上形成的第三绝缘膜6、第四绝缘膜8和第五绝缘膜9，在膜片5的正上方的区域中被除去。再有，关于除此之外的结构，因为与图20等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
在该半导体压力传感器的膜片5的正上方的区域中，通过除去第三绝缘膜6、第四绝缘膜8和第五绝缘膜9的层叠膜，能够抑制形成膜片的掺杂多晶硅膜55受到该层叠膜的膜应力的影响，由此，能够使感测压力时的灵敏度提高，能够进行更高精度的压力感测。
另一方面，以覆盖在第三绝缘膜6上形成的应变计电阻7等的方式，形成第四绝缘膜8和第五绝缘膜9，由此能够抑制应变计电阻7的电阻值的变动。
实施方式7
在这里，针对将形成多晶硅牺牲膜的掺杂多晶硅膜作为布线的一部分进行利用的半导体压力传感器进行说明。如图24所示，应变计电阻7和铝焊盘12，经由在掺杂多晶硅膜55上形成的多晶硅布线7a，和位于掺杂多晶硅膜55的下方的、形成多晶硅牺牲膜3的掺杂多晶硅膜33电连接。该掺杂多晶硅膜33的杂质浓度被作为大约1×10¹⁹～1×10²¹/cm³左右。
与应变计电阻7连接的多晶硅布线7a，经由贯通掺杂多晶硅膜55的通孔，与掺杂多晶硅膜33电连接。另一方面，与铝焊盘12连接的多晶硅布线7a，经由贯通掺杂多晶硅膜55的其它通孔，与掺杂多晶硅膜33电连接。再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
多晶硅布线7a由于以应变计电阻7的压电电阻效果成为最优的方式设定，所以成为高电阻。另一方面，要仅使多晶硅布线7a的电阻下降，当假设进行例如硼(B)的注入时，存在这样的注入工序增加，或难以控制注入的硼向横方向的扩散，布线电阻不均的问题。
因此，在本半导体压力传感器中，将形成多晶硅牺牲膜3的掺杂多晶硅膜33作为布线的一部分进行利用。掺杂多晶硅膜33与多晶硅膜相比电阻值低，由此，能够降低布线电阻。
实施方式8
在这里，针对将形成膜片的掺杂多晶硅膜作为布线的一部分进行利用的半导体压力传感器进行说明。如图25和图26所示，应变计电阻7和铝焊盘12，经由在掺杂多晶硅膜55上形成的多晶硅布线7a、和形成膜片的掺杂多晶硅膜55电连接。
与应变计电阻7连接的多晶硅布线7a经由在第三绝缘膜6形成的开口部与掺杂多晶硅膜55电连接。另一方面，与铝焊盘12连接的多晶硅布线7a经由在第三绝缘膜6形成的其它的开口部与掺杂多晶硅膜55电连接。此外，为了将成为布线的一部分的掺杂多晶硅膜55的部分的区域，与掺杂多晶硅膜55的其它部分的区域电绝缘，以包围该区域的方式形成有分离氧化膜14。再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
如上所述，如果要将应变计电阻7以外的多晶硅布线7a的部分的电阻降低，存在需要新的注入工序，或布线电阻不均的问题。因此，在本半导体压力传感器中，将形成膜片5的掺杂多晶硅膜55作为布线的一部分进行利用。掺杂多晶硅膜55与多晶硅膜相比电阻值低，由此，能够降低布线电阻。
实施方式9
在这里，针对以利用形成膜片的掺杂多晶硅膜覆盖应变计电阻的形态配置的半导体压力传感器进行说明。如图27所示，应变计电阻7和多晶硅布线7a，在形成膜片5的掺杂多晶硅膜55和多晶硅牺牲膜3(掺杂多晶硅膜33)之间形成。
在多晶硅牺牲膜3上形成第二绝缘膜4和第六绝缘膜15，在该第六绝缘膜15的表面上形成有应变计电阻7和多晶硅布线7a。以覆盖应变计电阻7和多晶硅布线7a的方式形成第七绝缘膜16，进而，以覆盖该第七绝缘膜16的方式形成有掺杂多晶硅膜55。再有，关于除此之外的结构，因为与图1等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
在该半导体压力传感器中，以覆盖在绝缘膜15的表面上形成的应变计电阻7和多晶硅布线7a的形态，使第七绝缘膜16插入，形成成为膜片的掺杂多晶硅膜55。因此，应变计电阻7在掺杂多晶硅膜55的背面侧，以与掺杂多晶硅膜55的下表面相比位于上方的部分存在的方式配置。也就是说，以应变计电阻7的一部分埋入掺杂多晶硅膜55中的方式配置。
通过应变计电阻7被埋入掺杂多晶硅膜55，从而与仅在掺杂多晶硅膜55的表面上配置应变计电阻的情况相比，对应变计电阻7起作用的应力变得更大。结果，能够进行更高精度的压力感测。
实施方式10
在这里，针对具备多晶硅阻止物的半导体压力传感器进行说明。如图28所示，对于膜片5，在贯通孔30(硅基板1)的一侧隔开距离配设有由多晶硅膜构成的多晶硅阻止物3b。多晶硅阻止物3b由多晶硅牺牲膜3形成，被硅基板1的预定的部分(未图示)支撑。再有，关于除此之外的结构，因为与图26等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
在形成应变计电阻的多晶硅膜中，由于与通过使杂质扩散而形成的扩散应变计电阻相比压电电阻系数小，所以需要使膜片的面积(S)和膜片的厚度(T)的比(S/T)的值变大。例如，在1气压规格的半导体压力传感器中，当假设作为膜片不被破坏的压力保障值为10气压时，在利用多晶硅膜的应变计电阻中，存在膜片的强度不足的情况。
因此，在本半导体压力传感器中，通过设置多晶硅阻止物3b，即使比较大的压力作用到膜片5，由掺杂多晶硅膜55构成的膜片5变位，该膜片5与多晶硅阻止物3b接触，能够阻止膜片在此以上较大地变位。结果，能够防止膜片被破坏。
再有，在上述半导体压力传感器中，以将多晶硅阻止物3b相对于膜片5配置在贯通孔30(硅基板1)一侧的情况为例进行了说明，但根据半导体压力传感器的规格形态，也可以相对于膜片5，在与硅基板1所处的一侧的相反侧配置多晶硅阻止物，此外，在双方设置阻止物也可。
实施方式11
在这里，针对应用了晶体取向(110)的硅基板的半导体压力传感器进行说明。如图29所示，作为安设膜片的硅基板，应用晶体取向(110)的硅基板1。再有，关于除此之外的结构，因为与图9等表示的半导体压力传感器同样，所以对同一构件赋予同一符号，省略其说明。
如图30所示，在晶体取向(110)的硅基板1中，在对硅基板1实施蚀刻来形成基板贯通孔30a时，形成作为开口形状具有平行四边形的开口形状的蚀刻掩膜10。通过使用这样的蚀刻掩膜10，能够对于硅基板1的表面垂直地对露出到基板贯通孔30a的特点的端面61a、61b进行加工。由此，与基板贯通孔30a的壁面以倾斜的方式形成的情况相比，能够使用于形成基板贯通孔30a的蚀刻掩膜的开口部的区域变得更小，结果，能够进一步谋求半导体压力传感器的小型化。
再有，在上述各半导体压力传感器中，作为形成膜片的膜以掺杂多晶硅膜为例进行了说明，但在掺杂多晶硅膜之外，例如也能够应用不掺杂多晶硅膜、硅氮化膜或金属膜等。此外，作为应变计电阻，以多晶硅膜为例进行了说明，但也能够应用掺杂多晶硅膜、硅、扩散电阻等。
进而，作为本发明的半导体压力传感器，例如将在实施方式4中说明的多个锚定部也能够应用在各实施方式中说明的半导体压力传感器那样，在各实施方式中说明的半导体压力传感器的特征部分能相互应用。本发明的半导体压力传感器能够在感测压力的测定装置中有效地利用。
对本发明详细地进行了说明和表示，但这只是为了举例表示，并不是限定，可以很明确地理解本发明的范围是通过本发明的技术方案所要求的范围来解释的。