《基准电压产生电路.pdf》由会员分享，可在线阅读，更多相关《基准电压产生电路.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104007778 A (43)申请公布日 2014.08.27 C N 1 0 4 0 0 7 7 7 8 A (21)申请号 201410054346.X (22)申请日 2014.02.18 2013-033602 2013.02.22 JP 2013-267699 2013.12.25 JP G05F 1/56(2006.01) (71)申请人精工电子有限公司 地址日本千叶县 (72)发明人吉野英生 (74)专利代理机构北京三友知识产权代理有限 公司 11127 代理人李辉 黄纶伟 (54) 发明名称 基准电压产生电路 (57) 摘要 本发明提供基准电压产生电。
2、路，其即使存在 制造工序偏差也具有平坦的温度特性。在半导体 制造工艺结束后的半导体装置的电气特性的评价 中，分别对3个单位基准电压产生电路（10）的基 准电压VREF的温度特性进行评价。然后，从3个 单位基准电压产生电路（10）中，仅选择具有最平 坦的温度特性的单位基准电压产生电路（10）。只 有此处选择出的单位基准电压产生电路（10）的 熔断器（1314）不被断开，而其他熔断器（13 14）被断开。因此，只有选择出的单位基准电压 产生电路（10）工作，其他单位基准电压产生电路 （10）不工作。 (30)优先权数据 (51)Int.Cl. 权利要求书2页 说明书3页 附图3页 (19)中华人民。
3、共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书3页 附图3页 (10)申请公布号 CN 104007778 A CN 104007778 A 1/2页 2 1.一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电 路的特征在于， 所述基准电压产生电路具有多个并联连接的单位基准电压产生电路， 所述单位基准电压产生电路具有： 恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极 与源极连接，其中，所述栅电极为N型导电型； 增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电 路串联且以二极管方式进行。
4、连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布； 第一电流截止电路，其与所述恒流电路和所述增强型NMOS晶体管串联连接，能够截止 电流；以及 第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间， 所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。 2.根据权利要求1所述的基准电压产生电路，其特征在于， 所述恒流电路将所述耗尽型NMOS晶体管的源极作为输出端子。 3.根据权利要求1所述的基准电压产生电路，其特征在于， 所述恒流电路还具有电流镜电路， 所述恒流电路将所述电流镜电路的输出端子作为输出端子。 4.根据权利要求1所述的基准电压产生电路，其特征在于， 。
5、所述第一电流截止电路和第二电流截止电路是熔断器。 5.根据权利要求1所述的基准电压产生电路，其特征在于， 所述第一电流截止电路和第二电流截止电路是由MOS晶体管实现的开关。 6.一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电 路的特征在于， 所述基准电压产生电路具有多个并联连接的单位基准电压产生电路， 所述单位基准电压产生电路具有： 电流输出电路，其具有产生电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管具有N型 导电型的栅电极，连接成源极电位高于栅电极电位； 增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述电流输 出电路串联且以二极管方。
6、式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分 布； 第一电流截止电路，其与所述电流输出电路和所述增强型NMOS晶体管串联连接，能够 截止电流；以及 第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间， 所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。 7.根据权利要求6所述的基准电压产生电路，其特征在于， 所述电流输出电路将所述耗尽型NMOS晶体管的源极作为输出端子， 栅电极与衬底连接。 8.一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电 路的特征在于， 权 利 要 求 书CN 104007778 A 2/2页 3 所述基。
7、准电压产生电路具有多个并联连接的单位基准电压产生电路， 所述单位基准电压产生电路具有： 恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极 与源极连接，其中，所述栅电极为N型导电型； 增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电 路串联且以二极管方式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布；以 及 电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间， 所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。 权 利 要 求 书CN 104007778 A 1/3页 4 基准电压产生电路 。
8、技术领域 0001 本发明涉及搭载于半导体装置并产生基准电压的基准电压产生电路。 背景技术 0002 近年来，在世界范围内销售并在各种环境下使用高功能的电子设备。例如，在极寒 冷的大雪地带或位于赤道上的热带地域等中也在使用电子设备。电子设备需要在人类生活 的几乎所有的温度环境下正常动作，因此要求搭载于电子设备的半导体装置的特性不会根 据温度而变化。作为这种半导体装置的温度特性变差的原因之一，可以举出半导体装置内 的基准电压产生电路产生的基准电压根据温度而变化。 0003 使用图4对现有的基准电压产生电路进行说明。 0004 基准电压产生电路由耗尽型NMOS晶体管（D型NMOS晶体管）91和增强。
9、型NMOS晶 体管（E型NMOS晶体管）92构成。D型NMOS晶体管91的栅极与源极连接以作为恒流电路 发挥功能，E型NMOS晶体管92以二极管方式进行连接。这些晶体管串联连接在电源端子 与接地端子之间。D型NMOS晶体管91使恒定电流流过E型NMOS晶体管92。通过该恒定 电流，在E型NMOS晶体管92的漏极产生基准电压VREF。 0005 此处，基准电压VREF成为由这些晶体管的阈值电压和尺寸决定的电压。在专利文 献1中记载有如下内容：通过分别调整这些晶体管的尺寸，能够减小基准电压VREF的温度 依赖性。 0006 专利文献1：日本特开昭59-200320号公报（图3和式（3） 0007 。
10、但是，在专利文献1所公开的基准电压产生电路中，由于半导体制造工艺所导致 的制造工序偏差，晶体管的阈值电压产生偏差，存在基准电压VREF根据温度而变化这样的 问题。 发明内容 0008 本发明是鉴于上述问题而完成的，其课题在于，提供即使存在制造工序偏差也具 有平坦的温度特性的基准电压产生电路。 0009 为了解决上述课题，本发明提供一种基准电压产生电路，其搭载于半导体装置中 并产生基准电压，其特征在于，单位基准电压产生电路具有：耗尽型NMOS晶体管，其在栅极 中掺杂有N型杂质，连接了栅极和源极并产生恒定电流；增强型NMOS晶体管，其在栅极中掺 杂有P型杂质，具有与所述耗尽型NMOS晶体管相同的沟。
11、道杂质分布，该增强型NMOS晶体管 与所述耗尽型NMOS晶体管串联且以二极管方式进行连接；第一电流截止电路，其能够截止 电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之 间，按照对于每个单位基准电压产生电路而不同的沟道杂质分布，并联连接多个所述单位 基准电压产生电路。 0010 在本发明中，即使存在由于半导体制造工艺而导致的制造工序偏差、且在基准电 压产生电路中多个单位基准电压产生电路的基准电压分别变动，也仅选择具有最平坦的温 说 明 书CN 104007778 A 2/3页 5 度特性的单位基准电压产生电路而使其工作，因此基准电压产生电路能够具有平坦的温度 。
12、特性。 附图说明 0011 图1是示出本发明的一个实施方式的基准电压产生电路的图。 0012 图2是示出电流电路的图，（A）是示出变形前的电流电路的图，（B）是示出变形后 的电流电路的图。 0013 图3是示出本发明的一个实施方式的基准电压产生电路的图。 0014 图4是示出现有的基准电压产生电路的图。 0015 图5是示出本发明的另一个实施方式的基准电压产生电路的图。 0016 标号说明 0017 10：单位基准电压产生电路；11：耗尽型NMOS晶体管（D型NMOS晶体管）；12：增强 型NMOS晶体管（E型NMOS晶体管）；13、14：熔断器。 具体实施方式 0018 下面，参照附图对本发。
13、明的实施方式进行说明。 0019 首先，使用图1对基准电压产生电路的结构进行说明。 0020 基准电压产生电路具有3个单位基准电压产生电路10。 0021 单位基准电压产生电路10具有耗尽型NMOS晶体管（D型NMOS晶体管）11、增强型 NMOS晶体管（E型NMOS晶体管）12以及熔断器1314。 0022 在基准电压产生电路中，3个单位基准电压产生电路10的电源端子分别与半导体 装置的电源端子连接。3个单位基准电压产生电路10的接地端子分别与半导体装置的接地 端子连接。也就是说，3个单位基准电压产生电路10并联连接在半导体装置的电源端子与 接地端子之间。 0023 在单位基准电压产生电路1。
14、0中，D型NMOS晶体管11的栅极、源极以及衬底电位 经由熔断器14而与单位基准电压产生电路10的基准电压端子连接，漏极与单位基准电压 产生电路10的电源端子连接。也就是说，D型NMOS晶体管11连接成作为恒流电路来发挥 功能。E型NMOS晶体管12的栅极和漏极经由熔断器14而与单位基准电压产生电路10的 基准电压端子连接，源极和衬底电位经由熔断器13而与单位基准电压产生电路10的接地 端子连接。也就是说，E型NMOS晶体管12以二极管方式连接。另外，D型NMOS晶体管11、 E型NMOS晶体管12以及熔断器13串联连接。 0024 接着，对基准电压产生电路的制造方法进行说明。 0025 在单。
15、位基准电压产生电路10中，在D型NMOS晶体管11和E型NMOS晶体管12双 方的沟道中，在同一环境下掺杂相同量的相同杂质。也就是说，D型NMOS晶体管11和E型 NMOS晶体管12具有相同的沟道杂质分布。然后，在双方的沟道上方形成由栅绝缘膜和多晶 硅构成的栅电极。然后，在D型NMOS晶体管11的栅极中掺杂N型杂质，具有N型导电型。 另外，在E型NMOS晶体管12的栅极中掺杂P型杂质，具有P型导电型。因此，在D型NMOS 晶体管11和E型NMOS晶体管12中，虽然晶体管的类型为耗尽型和增强型而不同，但是针 对栅绝缘膜下方的半导体衬底的沟道掺杂相同，因此器件特性也大致相同，器件特性的温 说 明 。
16、书CN 104007778 A 3/3页 6 度依赖性也大致相同。 0026 此处，在基准电压产生电路中设有3个单位基准电压产生电路10，但是3个单位基 准电压产生电路10的沟道掺杂不同。也就是说，按照不同的沟道杂质分布来设置3个单位 基准电压产生电路10。 0027 接着，对单位基准电压产生电路10的动作进行说明。 0028 在熔断器1314未断开的情况下，D型NMOS晶体管11使恒定电流流过E型NMOS 晶体管12。通过该恒定电流，在E型NMOS晶体管12的漏极产生基准电压VREF。 0029 在熔断器1314断开的情况下，D型NMOS晶体管11不使恒定电流流过E型NMOS 晶体管12。也。
17、就是说，单位基准电压产生电路10不工作。 0030 接着，对基准电压产生电路输出的基准电压VREF进行说明。 0031 在半导体制造工艺结束之后，对半导体装置的电气特性进行评价。此时，还分别对 3个单位基准电压产生电路10的基准电压VREF的温度特性进行评价。或者，对分别设置 于划刻线等中的3个单位基准电压产生电路10的代替物的温度特性分别进行评价。然后， 从3个单位基准电压产生电路10中，仅选择具有最平坦的温度特性的单位基准电压产生电 路10。只有此处选择出的单位基准电压产生电路10的熔断器1314不被断开，而其他熔 断器1314被断开。也就是说，只有选择出的单位基准电压产生电路10工作，其。
18、他单位 基准电压产生电路10不工作。由此，选择出的单位基准电压产生电路10输出的基准电压 VREF成为基准电压产生电路输出的基准电压VREF。于是，即使存在由于半导体制造工艺而 导致的制造工序偏差、且在基准电压产生电路中3个单位基准电压产生电路10的基准电压 VREF分别变动，也仅选择具有最平坦的温度特性的单位基准电压产生电路10而使其工作， 因此基准电压产生电路能够具有平坦的温度特性。 0032 另外，虽然设置有3个单位基准电压产生电路10，但是不限于此。 0033 另外，在由单位基准电压产生电路10的D型NMOS晶体管11实现的恒流电路中， 在图1中使用图2的（A）的电路，恒流电路的输出端。
19、子成为D型NMOS晶体管11的源极。但 是，如图2的（B）所示，也可以使用利用了电流镜电路11a的电路，恒流电路的输出端子成 为电流镜电路11a的输出端子。 0034 另外，在单位基准电压产生电路中，如图5的另一个实施例所示，也可以将D型 NMOS晶体管11的栅极与衬底电位连接。 0035 另外，在图1中，熔断器13设置在接地端子侧，虽然没有图示，但也可以设置在电 源端子侧。 0036 另外，熔断器1314是能够截止电流的电流截止电路，如图3所示，也可以分 别置换为由MOS晶体管实现的开关1516。此时，基准电压生成电路具有3个单位基 准电压产生电路10和控制电路20，虽然没有图示，但是控制电路20具有OTP（One-Time Programmable）存储器元件等存储元件。控制电路20根据存储元件的信息，分别输出对3 个单位基准电压产生电路10的开关1516的接通断开分别进行控制的3个信号。 0037 另外，在不介意IC的消耗电流的情况下，也可以不具有熔断器13。 说 明 书CN 104007778 A 1/3页 7 图1 图2 说 明 书 附 图CN 104007778 A 2/3页 8 图3 图4 说 明 书 附 图CN 104007778 A 3/3页 9 图5 说 明 书 附 图CN 104007778 A 。