氧化锰研磨浆和利用该研磨浆 制造半导体器件的方法 本发明一般涉及半导体器件的制造，特别涉及半导体器件制造工艺中CMP(化学机械抛光)工艺中用的研磨浆，以及利用上述CMP工艺的半导体器件的制造方法。
半导体集成电路一般包括器件绝缘结构。用于使半导体衬底上的相邻半导体器件相互隔绝。
通常，利用LOCOS工艺形成上述器件隔离结构，其中，形成厚氧化膜，以便围绕半导体器件的器件区域。
然而，上述LOCOS工艺产生一个问题，即当器件区的尺寸减少到大约0.2μm以下时，由场氧化膜延伸的薄氧化膜覆盖器件区的表面。这个问题就是已知的“鸟嘴”。此外，上述常规器件隔离结构出现了一个问题，由于器件小型化而减少半导体器件之间的距离时，要不可避免地损害器件隔离的效果。在上述非常小的器件中，不可避免的减少场氧化膜的厚度，因此，要降低器件隔离效果。
为了解决上述特别小型化半导体器件中LOCOS工艺的问题，提出利用浅沟道隔离结构，其中在相邻器件之间的半导体结构上形成沟道，于是利用绝缘膜填充形成的沟道。
但是，在上述常规浅沟道隔离结构中，产生了一个问题，不可避免的减少带有沟道的衬底，并使沟槽伸出衬底的顶部表面。于是，当在衬底上形成半导体器件或者多层互连结构时，需要进行平面化工艺。
图1A-图1F表示形成Si衬底浅沟道隔离结构的常规工艺。
参见图1A，在大约800℃把硅衬底1进行热氧化，形成大约5nm厚的热氧化膜2。
接着，按图1B所示的步骤，利用CVD工艺在热氧化膜2上典型的淀积氮化硅SiN膜3，其厚度为大约200nm，按图1C所示的步骤，利用光致抗蚀剂作掩模(未表示)，各向异性腐蚀淀积的氮化硅膜SiN3，该抗蚀剂掩模露出要形成器件隔离区的相应的SiN膜3的部分。各向异性腐蚀结果，按要求的浅沟道伸入衬底1的槽1A，伸入衬底1的典型厚度为400nm。
按如图1D所示的步骤，在除掉光致抗蚀剂掩模后，在如图1 C所示的结构上，用CVD工艺淀积SiO2膜4，厚度为大约700nm，当形成带有前述凹槽1A的Si衬底1时，SiO2膜4在相应于凹槽1A具有减薄的区域4A。
接着按图1E所示的步骤，利用抛光工艺，使SiO2膜4平面化。在典型的例子中，利用研磨浆的CMP工艺实现SiO2膜4的抛光，该研磨浆利用胶体的硅石(SiO2)作为磨料。利用胶体硅石研磨浆对氮化硅SiN膜进行的抛光速率小于对SiO2膜的抛光速度(该速率大约为5)，当露出SiN膜3时，则抛光自发地停止。换句话说，SiN膜作为抛光停止膜。抛光结果，获得如图1E所示的结构，其中，用SiO2膜4填充凹槽1A。
最后，除掉SiN膜，获得如图1F所示的浅沟道隔离结构。
此时，最新的先进半导体集成电路一般使用所谓多层互连结构，使器件互连，其中，由第1层间绝缘膜覆盖位于衬底上面的半导体器件，在第1层间绝缘膜上形成第1互连图形。用第2层间绝缘膜进一步覆盖位于第1层间绝缘层上的第1互连图形，在第2层间绝缘膜上进一步形成第2互连图形。
图2A表示层间互连结构的一部分。
参见表示衬底5的图2A，在衬底5上设置互连图形6。当形成的互连图形6在衬底5上具有改变位置间密度时，在由层间绝缘膜7覆盖互连图形6时，通常出现凸出和凹进部分，如图2B所示。层间绝缘膜7，在密集地形成互连图形6的部分，表示凸出部分。因此，在层间绝缘膜7上形成又一个互连图形时，则需要对层间绝缘膜7进行平面化。
通常，利用下述低粘性材料例如，PSG(磷硅酸盐玻璃)，BPSG(硼磷硅酸盐玻璃)，或者SOG(旋涂玻璃)，制造的层间绝缘膜，进行层间绝缘膜的平面化。但是，在最新的非常微小的半导体器件，有时称为亚微米半导体器件，或者亚半微米器件中必须利用CMP工艺进行平面化。
在参考图1A到图1F解释的形成器件隔离结构的前述常规工艺中，应当注意，在除掉作为抛光停止层的SiN以后，填充凹槽1A的SiO2膜4不可必免的凸出Si衬底1的顶表面。换句话说，所得结构没有被完全地平面化，而包括了由SiO2膜4引起的凸出部分。当然，在衬底1上面形成多层互连结构时，上述凸出部分引起一个问题。
此外，前述常规工艺可能导致这样的问题，由于SiO2膜4和SiN膜3之间的抛光速率的选择性不一致则如图1E所示的抛光步骤，可能部分地除掉SiN膜3。此时，容易除掉位于氮化硅膜3下面的薄的热氧化膜2，抛光结果，可能使硅衬底1露出。一旦露出衬底，则在露出部分使Si衬底1腐蚀成大的凹槽。应当注意，当用胶体硅石研磨浆进行CMP工艺时，抛光速率按SiN，SiO2和Si的次序增加。
此外，最好取消用于除掉SiN膜3的图1F所示的步骤，因为上述额外步骤增加半导体器件的制造步骤数量。
关于形成浅沟道隔离结构，本发明的发明人以前发现，用MnO2作为磨料的研磨浆对于抛光象SiO2膜那样的绝缘膜是有效的，并建议采用上述的研磨浆和利用该研磨浆制造半导体器件。以前(在日本专利申请公开号9-22888)也提出利用MnO2磨料的研磨浆。利用MnO2磨料的研磨浆也部分地用于抛光如W的导电层。于是，能用研磨浆抛光导体层和绝缘层。这是指利用相同的研磨浆，而不用改变稀浆来抛光导体层和绝缘层。因此，基本上简化了半导体器件的制造工艺。
如上所述，利用MnO2磨料的研磨浆，不仅对抛光绝缘膜有效，而且对抛光导体层也有效。这是指当露出硅衬底1时，抛光不能自发地停止，在形成浅沟道隔离结构的情况，利用抛光停止层，例如类似于SiN膜3的TiN或类似的氮化物是必需的或者不可缺少的。因此，存在凸出SiO2层4的前述问题，没有得到解决。
另一方面，在形成如图2A和2B所示的多层互连结构的情况，要利用采用胶体硅石研磨浆的CMP工艺平面化层间绝缘膜7，其中使用胶体硅石(SiO2)磨料。然而，利用上述胶体硅石研磨浆达到的抛光率，最好是65nm/分，并且，利用层间绝缘膜下面的抛光停止图形，难于精确控制层间绝缘膜的厚度。为了有效地利用抛光停止层，需要始终抛光层间绝缘膜，直到露出抛光停止层。
因为难于精确地控制层间绝缘膜的厚度，所以，在利用胶体硅石研磨浆的常规平面化工艺中，根据抛光的时间，估算由CMP工艺抛光的程度。但是，上述估算，决不能保证对层间绝缘膜的实际平面化的程度。
因此，本发明的一般目的是提供一个新的和有用的研磨浆，用于CMP工艺，并且提供利用上述CMP工艺制造半导体器件的工艺，而且消除前述的问题。
本发明的另一个和特别的目的是提供一个研磨浆，选择地作用于绝缘膜，例如SiO2膜，而不是有效地作用于导体层或者包括Si衬底的半导体层。
本发明的另一个目的是提供一种制造半导体器件的方法，包括利用化学机械抛光工艺对绝缘膜进行抛光的步骤，其选择地作用于绝缘膜而不作用于导体层或者包括Si衬底的半导体层。
按照本发明的第一方案，提供一种研磨浆，包括：
磨料颗粒；
分散所述磨料颗粒的溶剂，
所述磨料颗粒选自Mn2O3，Mn3O4和其混合物材料组中。按照本发明，研磨浆和导体或者半导体层相比较选择地作用于绝缘层，在半导体器件制造工艺中，有效地抛光绝缘层。
按照本发明的第2方案，提供一种研磨浆，包括：
MnO2磨料颗粒；
分散所述磨料颗粒的溶剂，
所述溶剂具有这样的氧化还原电位和这样设定的PH值，使得在所述磨料颗粒的表面上形成选自Mn2O3，Mn3O4和其混合物的氧化锰。按照本发明，获得选择性作用于绝缘层上的研磨浆，同时利用容易买到的高质量、低成本和用于干电池的大量生产的MnO2颗粒。
按照本发明第3方案，提供一种生产研磨浆的方法，该研磨浆包括作为磨料的Mn2O3，Mn3O4或者其混合物，包括下列步骤：
电解包含锰离子的电解液；
焙烧由所述电解步骤在阳极上形成的MnO2物体，形成由Mn2O3，Mn3O4或其混合物构成的氧化锰物体。
粉碎所述的氧化锰物体，形成作为所述的磨料的由Mn2O3，Mn3O4或者其混合物构成的颗粒。按照本发明由电解工艺获得Mn2O3或者Mn3O4构成的高纯磨料。并且，在以后使用的CMP工艺中，可以把这样产生的氧化锰磨料，溶于酸，再生产高纯电解液。因此，从回收的电解溶液，再生产氧化锰磨料。而且，对由电解工艺获得的MnO2物体进行热处理，可能容易地把MnO2转变成Mn2O3或Mn3O4。
按照本发明第4方案，提供一种抛光绝缘膜的方法，包括下列步骤。
利用包括磨料颗粒和溶剂的研磨浆抛光所述绝缘膜。
从Mn2O3，Mn3O4和其混合物的组中，选择所述的磨料颗粒。在抛光工艺中使用Mn2O3或者Mn3O4磨料，对同一绝缘膜的抛光速率，可能是利用胶体硅石研磨浆抛光速率的3倍，同时抑制对金属或者半导体的抛光速率。因此，由于露出底层，抛光绝缘膜自发地停止在位于绝缘层下面的金属或者半导体底层结构上。通过利用MnO2的磨料颗粒和适当地调整氧化还原电位和pH值的溶剂，可能在溶剂的原位形成Mn2O3或Mn3O4磨料颗粒。
按照本发明第5方案，提供包括抛光步骤的半导体器件制造工艺，包括下列步骤：
利用研磨浆选择地抛光设置在底层的绝缘层，所述的底层是导体层和半导体层中的一个，
所述研磨浆包括：选自Mn2O3，Mn3O4和其混合物组中的氧化锰磨料颗粒；分散所述磨料颗粒的溶剂。
按照本发明，绝缘层抛光步骤，由于露出底层的导体或半导体层，自发地停止，没有利用附加的抛光停止层，特别是当选用Mn2O3，Mn3O4或其混合物组中材料作为磨料颗粒更好。把底层导体或半导体本身作为抛光停止层。因此，明显简化了制造工艺，例如，浅沟道结构或者层间绝缘膜制造工艺。
通过参考附图和下述的详细叙述，本发明的其它目的和另外的特征将变得显而易见。
图1A到图1F是表示形成器件隔离结构的常规工艺图；
图2A和图2B是表示形成多层互连结构的常规工艺图；
图3是表示Mn的氧化还原反应的相图；
图4A到图4C是表示按照本发明第1实施例形成器件隔离结构的工艺图；
图5是表示第1实施例制造工艺和常规工艺比较图，
图6A到图6L是表示按照本发明第2实施例半导体器件制造工艺简图；
图7A到图7M是表示按照本发明第3实施例的半导体器件制造工艺简图；
图8是表示按照本发明第4实施例的含氧化锰研磨浆制造工艺的流程图；
图9A到图9C是X射线衍射图，表示在第3实施例的制造处理期间，制造的氧化锰成分变化；
图10是表示按照本发明第4实施例的磨料回收和再生的流程图；
图11是表示按照本发明第4实施例回收和再生磨料工艺所用设备结构的简图；
图12是表示按照本发明第5实施例的所用回收容器结构的简图。
原理
本发明的发明人进行了一系列的关于CMP工艺的实验，其中，利用Mn2O3磨料以及其它各种组分磨料来抛光各种材料。由此，发明人发现，利用Mn2O3磨料的研磨浆，对于同一SiO2膜进行抛光的速率至少是使用常规的胶体硅石研磨浆的抛光速率的3倍或4倍。此外，还发现，使用Mn2O3磨料的研磨浆，对于抛光如W的金属或者如硅Si的半导体材料是无效的。对于使用MnO2磨料的研磨浆，证实有类似的效果，其中，以在其上形成Mn2O3的条件，处理磨料的表面。
表I
SiO2 Si WMn2O3 0.2-0.25μm/min 0.045-0.050μm/min 0.048μm/min胶态硅石 0.065μm/min 0.13μm/min
表II氧化锰颗粒尺寸 0.2μm研磨浆浓度 10wt％抛光布 IC1000/SUB A400流量 150毫升/min施加压力 0.21kg/cm2压磨板直径 12英寸旋转速度 头部 60rpm
压磨板 60rpm
表1表示前述实验的概要，其中，要注意，按照表2概括的条件进行实验。
特别是，利用Mn2O3磨料进行抛光，其中磨料尺寸为大约0.2μm，用水溶剂进行分散浓度为10wt％。如表II所示，在直径12英寸的压磨板上进行抛光，转速为60rpm，同时，加上一个抛光头，加压为210g/cm2。以60rpm速度旋转抛光头。以100cc/min的速率提供研磨浆。
由表I可以清楚地看到，当使用含Mn2O3磨料的研磨浆时，可获得对SiO2膜的抛光速率为200-250nm/min，而这一抛光速率是利用常规的胶体硅石研磨浆对相同SiO2膜的抛光速率65的大约3倍或者4倍。
表I进一步指出，利用含Mn2O3磨料的研磨浆对Si或者对W的抛光速率是很小的，大约为45nm/min和48nm/min。换句话说，当把含有Mn2O3磨料的研磨浆用于抛光SiO2膜时，利用金属层或硅层作为抛光SiO2膜的有效停止层。利用Mn3O4磨料的研磨浆，也获得同样的效果。
相反，要注意，利用常规的胶体硅石研磨浆，对于硅或者衬底的抛光速率是很大的，是120nm/min的数量级。这表示，只要利用胶体硅石研磨浆来抛光SiO2或者硅酸盐玻璃膜，则不能利用Si层作为有效的停止层。
此外，本发明的发明人还发现，当在MnO2磨料的表面上能诱发产生Mn2O3或Mn3O4的条件下使用MnO2磨料时，能获得类似于由Mn2O3磨料获得的优良抛光选择性。
要注意，具有不同化合价状态的金属如Mn，由于氧化还原反应，其能改变化合价状态，所以可能形成不同的氧化物。
图3是表示Mn在水溶液中氧化还原反应的相图。在图3中，应注意，水平轴代表pH(氢离子指数)，垂直轴表示氧化还原电位E。
参见图3，应注意，把图3中的E-pH区域，由相边界分成许多区，每一个区相应于Mn的氧化还原反应。例如，应注意，在E是0.8～1V，pH是6～7的区域，把获得的MnO2作为氧化锰，而在pH较大，E较小的区域，把获得的Mn2O3或Mn3O4作为氧化锰。在图3中，应注意，以“0”，“-2”，“-4”，“-6”表示的相边界，表示Mn++浓度分别为1M/1，0.01M/1，0.0001M/1，0.000001M/L。
因此，本发明的发明人，根据以前提出的利用MnO2磨料(日本专利申请公开9-22888)的研磨浆制备研磨浆，这是通过调整溶剂的pH和E的数值，使溶剂和磨料一起构成研磨浆，这样使Mn2O3或者Mn3O4形成在磨料颗粒的表面上。利用涂覆Mn2O3或者Mn3O4的MnO2磨料，对SiO2的抛光速率，也超过由常规胶体硅石研磨浆达到的抛光速率。而且，当抛光如W的金属或者如Si的半导体时，观察到腐蚀速率显著地减少。换句话说，该研磨浆显示出类似于使用Mn2O3或Mn3O4磨料的抛光的选择性。
还应注意，通过添加如HCl的酸或KOH的碱，能容易地调整pH值。此外，通过添加含臭氧的水和鼓泡H2，能容易地调整氧化还原电位。氧化还原电位，随着臭氧水的加入而增加，随着鼓泡H2而减少。
第1实施例
图4A～图4C表示按照本发明第1实施例的半导体器件的制造工艺，特别地表示形成浅沟道器件隔离结构。
参见图4A，形成相应于图1A硅衬底1的硅衬底8，其具有大约400nm深的器件隔离槽8A，接着用CVD工艺淀积SiO2膜，使SiO2膜9填充槽9A，如图4B所示。
接着，用表1所示研磨浆，使SiO2膜9进行CMP工艺处理，其中，把Mn2O3颗粒分散于水溶剂的研磨浆。按照表II所示的条件，进行抛光，其中，由于相对于SiO2的抛光选择性，抛光自发地停止在露出的Si衬底8上面。如表I所示，通过利用上述的包含Mn2O3作为磨料的研磨浆，根据SiO2和Si之间的抛光速率、则获得至少4倍的选择性速率。
在图4A～图4C工艺中，应当注意，Si衬底表面8本身作为抛光停止层，在CMP工艺或者以后除掉与图1A～图1F相同情况的工艺之前，可能成功的取消提供附加抛光停止层的步骤。
在图4C的抛光步骤，通过调整溶剂的氧化还原电位和pH值，使得在磨料颗粒的表面形成Mn2O3或者Mn3O4，也可能利用研磨浆中的MnO2作为磨料。这样作，则可能对SiO2膜9进行有效的抛光，类似于使用研磨浆中Mn2O3的情况，以及类似于抛光的有效选择性。此外，类似于根据Si衬底8的露出情况，自发地停止抛光。
按照这种工艺，利用研磨浆中的MnO2磨料颗粒，可能利用相同的研磨浆，来抛光如W层的导体层，也可以抛光SiO2膜，只是调整溶剂的组成就能实现上述情况。因此，当抛光导体层或者抛光绝缘层时，可消除交换研磨浆的步骤。通过设定氧化还原电位E为OV，pH值为12以上，例如，则用Mn2O3涂覆MnO2磨料颗粒的表面。
在如图4C所示步骤以后，把图4C所示结构浸入按体积比HCl∶H2O2∶H2O＝1∶1∶48的清洁溶液中，时间为1分钟，跟着浸入0.5％浓度的HF水溶液中，用于除掉杂质。对各种杂质元素(Na、K、Fe、Mn)清洁处理后，进行化学分析，表示衬底表面达到5×1010atoms/cm2的清洁度。此外，抛光后，在Si衬底8表面或者在SiO2膜9表面上没有观察到如伤痕的缺陷。
图5表示，在图4C结构中位于Si衬底8上面的SiO2膜9，和图1F所示常规结构相比较，形成的台阶高度，其中图5的水平轴表示台阶高度，纵轴表示出现的次数。图5中，由“A”所示的方法表示在研磨浆中使用Mn2O3磨料的情况，而“ B”所示的方法，表示在MnO2磨料的表面形成Mn2O3的情况。
参见图5，方法“A”和“B”的任一种方法，提供的台阶高度，和常规工艺相比，小于0.05μm，而常规工艺形成的台阶高度达到2μm。
图5表示，本发明的CMP工艺，对于其上形成浅沟道隔离结构的衬底8的表面进行平整化是非常有效的。
在本发明，也可以利用稀浆中Mn3O4磨料或者Mn2O3和Mn3O4磨料代替Mn2O3磨料。第二实施例
图6A到图6L是表示按照本发明第2实施例的包括多层互连结构的半导体器件制造工艺的简图。
参见图6A，由场氧化膜11a限定具有有源区11A的Si衬底11，在衬底11的有源区11A中设置栅电极12，栅绝缘膜(未表示)插入在衬底11和栅电极12之间。此外，在栅电极两侧，在衬底11中形成扩散区11C和11b，在栅极12正下方在衬底11中形成沟道区11d。在栅电极12的两侧壁，载有侧壁氧化膜12a和12b，通常，利用CVD工艺在衬底11上面设置SiO2的层间绝缘膜13，这样使层间绝缘膜13覆盖包括侧壁氧化膜12a和12b的栅电极12。
由图6A可知，层间绝缘膜13，相应于栅电极12，在顶表面有一个凸出和凹陷的表面，于是，通过平整层间绝缘膜，在图6B所示的步骤，平整如图6A所示的结构，即利用把Mn2O3或者Mn3O4分散在适当的如H2O溶剂中的研磨浆进行CMP工艺。如表I已经说明那样为此目的，利用含Mn2O3磨料的研磨浆，则抛光速率比常规的抛光速率大3倍。此外，为同一目的，利用含有Mn3O4磨料的研磨浆，则抛光速率比常规抛光速率大2倍。
接着，如图6C所示的步骤，形成具有接触孔13a的平整的层间绝缘膜13，以便露出扩散区11b，然后在图6c所示的结构上，顺次地利用溅射工艺或CVD工艺淀积TiN层14C和W层14。
在图6E所示步骤，利用使用MnO2磨料的CMP工艺，除掉淀积的W膜14，则获得由W塞膜14b填充接触孔13a的结构，如图6E所示。在图6E所示的工艺中，TiN层14C几乎没损伤。而形成的W塞14b，由于淀积时在接触孔13a横向生长W层，则在中心部分包括接缝14e，利用MnO2磨料则成功地避免由如H2O2的液体氧化剂浸蚀接缝的问题。应当注意，研磨浆的MnO2磨料作为固态氧化剂，甚至在抛光W层14时，不穿透接缝14e。
接着，在图6F的步骤，利用溅射工艺或者CVD工艺，在图6E的结构上，形成(未表示)薄Ti膜(未表示)，在图6E所示的结构上，形成Al导体层或者Al合金层。利用溅射工艺或CVD工艺，在导体层15上面形成薄Ti层(未表示)，进一步在其上形成TiN层15b。
接着，在图6G步骤，构图导体层15以及TiN层14C和15b，在图6H的步骤，利用典型的SiO2层间绝缘层16覆盖获得的结构。应当注意，这样形成的层间绝缘膜16，在相应于前述导体图形15的顶表面，表示一个凸出的表面。
接着，在图6I的步骤，利用CMP工艺，使用研磨浆中含有的Mn2O3或Mn3O4磨料，平整层间绝缘膜16。而且，在图6J所示的步骤，构图平整化的层间绝缘膜16，其中形成接触孔16A，以便露出导体层15。此外，在图6K所示的步骤，在层间绝缘膜16上面，顺次地淀积TiN层17a和W层17，以便填充接触孔16A，在图6L所示的步骤，通过CMP工艺，利用研磨浆中的MnO2磨料，除掉W层17。抛光结果，形成导体塞17A，以便填充接触孔16A。与以前类似，导体塞17A，可以包括位于中心部分的接缝17b。
此外，可以在如图6L所示的结构上，设置另一种互连图形或者层间绝缘膜。
在前述制造半导体器件工艺中，应当注意，通过CMP工艺，利用研磨浆中的Mn2O3，Mn3O4或者其混合物的磨料，对图6B或者图6I的绝缘膜13或者SiO2的层间绝缘膜16进行平整化处理。可能利用含有MnO2磨料和下述溶剂的研磨浆进行CMP工艺，即调整该溶剂组分达到如图3所示相图中的氧化还原电位和pH值。在图6E或者图6L所示的步骤，通过CMP工艺，利用MnO2磨料，除掉导体层14或者W层17。
如前述解释的那样，由于MnO2，Mn2O3或者Mn3O4是溶于酸，所以通过酸清洁处理，可以容易地除掉残留在衬底(工件)或者抛光工具或者抛光装置上的任何残留磨料。为此目的，如前所述，可以利用体积比为1∶1∶48的含Hcl，H2O2和H2O的清洁处理溶液。第3实施例
图7A到图7L是表示按照本发明第3实施例制造包括多层互连结构的半导体器件工艺的简图。
参见图7A由场氧化膜21a限定Si衬底21，其与Si衬底11相对应，而且具有有源区21A，在有源区21A中的衬底21上面，设置栅电极22，在衬底21和栅电极22之间插入栅绝缘膜(未表示)。而且，衬底21在栅电极22两边具有扩散区21a和21b，在栅电极22正下方有沟道区21d。栅电极22在其两侧载有侧壁氧化膜22a和22b，利用CVD方法在衬底21上面，设置典型的层间绝缘膜23，这样使得层间绝缘膜23覆盖包括侧壁氧化膜22a和22b的栅电极22。
如图7A所示，这样形成的层间绝缘膜23，在相应于栅电极22的顶表面，具有凸出和凹陷的表面，于是在图7B所示的步骤，通过CMP工艺，利用分散在如H2O的适当溶剂中的Mn2O3或Mn3O4磨料的研磨浆，抛光层间绝缘膜，平整图7A所示的结构。如参考表IB经说明的那样，为达到此目的，利用含有Mn2O3磨料的研磨浆，达到的抛光率比常规抛光率大3倍。而且，为了同一目的，当使用含有Mn3O4磨料的研磨浆时，获得的抛光速率比常规抛光速率大2倍。
接着，在图7C所示的步骤中，平整的层间绝缘膜33具有接触孔23a，这样则露出扩散区21b，利用溅射工艺或者CVD工艺，顺次地在图7C所示的结构上，淀积TiN层24C和W层24。
在图7E的步骤，通过CMP工艺，利用MnO2磨料、除去淀积的W膜24，如图7E所示，获得把W塞膜24b填入接触孔23a的结构。在图7E所示的工艺中，应当注意，TiN层24c几乎保持不被损伤。由于淀积时，在接触孔23a中，横向生长W层，则形成的W塞层24b包括位于中心部分的接缝24e。通过利用MnO2磨料，则可完全避免由于如H2O2的液态氧化剂浸蚀接缝的问题。应当注意，即使在抛光W层24的时期，作为固态氧化剂的含在稀浆中的MnO2磨料，也不穿入接缝24e。
接着，在图7F所示的步骤，利用溅射工艺或者CVD工艺，在图7E所示的结构，形成薄Ti膜(未表示)，在图7E所示的结构上，形成Al导体层25或者铝合金层。而且，在导体层25上面淀积薄钛层(未表示)，用溅射工艺或CVD工艺在其上进一步形成TiN层25b。
接着，如图7G所示的步骤，对导体层25，TiN层24c和25b进行构图，然后，由层间绝缘膜26，其典型由SiO2组成，覆盖这样获得的结构，如图7H的步骤所示。应该注意，层间绝缘膜26，相应于前述导体图形25，在其表面显示出一个凸出的表面。
这样，在图7I的步骤，通过CMP工艺，利用研磨浆中的Mn2O3或Mn3O4的磨料，平整化如图7H所示层间绝缘膜26，直到露出覆盖导体层25的TiN层25b。
表III
Mn2O3 Mn3O4 硅石0.2-0.25μm/min 0.15-0.20μm/min 0.065μm/min
表III表示把Mn2O3或Mn3O4磨料加到SiO2膜上的研磨浆的抛光速率，其中的抛光条件如表II所示。为了进行比较，把对SiO2膜的常规硅石研磨浆(SC112)抛光速率也表示出来。从表III可以清楚地看到，利用Mn2O3磨料的研磨浆提供的抛光速率是利用胶体硅石研磨浆抛光速率的3倍或者4倍。类似地，使用Mn3O4磨料的研磨浆提供的抛光速率是前述常规抛光速率的2到3倍。在表III中，应当注意，Mn2O3研磨浆和硅石研磨浆的抛光速率对应于表I的抛光速率。
利用Mn2O3或Mn3O4的研磨浆获得的抛光速率大于常规胶体硅石研磨浆的抛光速率，迅速地抛光层间绝缘膜26，直到露出导体层25上面的TiN层25b。由此，利用导体层25的厚度，如图7I所示，精确地控制保持在层间绝缘膜23上层间绝缘膜26的厚度。在淀积时，精确地控制导体层25的厚度，也精确地控制层间绝缘膜26的厚度。此外，应当注意，通过CMP工艺，利用研磨浆中的Mn2O3或者Mn3O4磨料，基本上不能作用于如TiN膜25b的氮化物膜。这样，可能利用TiN膜25b作为有效的抛光停止层。当在导体层25上面形成TiN膜25b时，由于相对于由W组成导体层25具有很低的抛光速率，则抛光几乎自发地停止，见表I。应当注意，当层间绝缘膜26是由如PSG或BPSG的硅酸盐玻璃时，对层间绝缘膜26达到类似的非常高的抛光率。
在图7I所示的步骤后，在如图7J所示的步骤，在上述平整化了的层间绝缘膜26上面形成另一层间绝缘膜27。由于非常好的平整层间绝缘膜26，则可能用CVD工艺或者其它类似的淀积工艺，形成具有精确厚度的绝缘膜28。
接着，在图7K所示的步骤中，在层间绝缘膜27中形成接触孔27A，以便露出导体层25。还有，在图7L的步骤，在层间绝缘27上顺次地淀积TiN膜28a和W层28，以便填充孔27A，进行图7M的步骤，通过CMP工艺，利用研磨浆中的MnO2磨料，除掉W层28。抛光结果，形成导电阻塞层28A，以便填充接触孔27A。
与以前类似，导电阻塞膜28A可以包括位于中心部分的接缝28b，而在图7M所示的抛光期间，不产生浸蚀接缝的问题。
接着，在图7M所示的结构上，形成另外的互连图形和层间绝缘膜。
由下述情况了解到，利用包含Mn2O3或者Mn3O4磨料的研磨浆的原因是增加氧化膜的抛光速率。
首先，氧化锰当和形成层间绝缘膜的SiO2接触时，发生化学反应，切断形成该膜的Si和O原子之间的化学键。
其次，如后面解释那样，通过热处理MnO2，形成本发明使用的Mn2O3或者Mn3O4。由于热处理，出现由MnO2排出的O2，则把MnO2转化成为Mn2O3或Mn3O4。应当注意，放出氧(O2)，则在Mn2O3或Mn3O4聚集块中形成微孔，在碾压时，甚至通过碾压使氧化锆球按比例减少时，也容易使这样形成的Mn2O3或Mn3O4聚集块破碎。还有，这样获得的磨料Mn2O3或者Mn3O4包括大量的孔，在抛光时容易被压碎。因此，在抛光时期，增加工件和磨料之间的接触面积。第4实施例
参见表示流程图的图8，下面叙述制备含有Mn2O3或Mn3O4磨料研磨浆的工艺。
参见图8，在开始步骤S1，把如MnSO4或者MnCO3的锰盐溶解到硫酸(H2SO4)中，然后在步骤S2把该溶液过滤，用于分离任何不溶解的杂质。在步骤S2以后，用硫化氢(H2S)过滤该溶液，这样，通过沉淀由溶液除掉如Cu，W，Mo等金属杂质。当在步骤S1使用高纯源金属时，则可以省略步骤S3的工艺。
在步骤S3以后，在步骤4进行过滤工艺，用来分离在步骤S3中形成的任何沉淀，该工艺进行到步骤5，其中，对于通常在90℃以上的温度在步骤S4获得的溶液进行电解。通过电解工艺，在阳极上出现τ-相MnO2(τ-phase EMD)电镀-淀积，其可能形成Ti，Pb或者石墨。通常，溶液包含浓度为0.5-1.2mol/l的MnSO4，浓度为0.5-1.2mol/l的H2SO4，在90℃-98℃的温度、电流密度为50-120A/m2条件下进行电解。在步骤S5后，可在步骤S1重新使用。接着，在步骤S6，用NH4OH中和在阳极电极上获得的T-相EMD沉淀物。在步骤7进行粗磨加工，形成τ-相EMD的粒料。接着，在步骤8，在空气中焙烧该粒料，时间为5-10分，典型的为7分，其中把获得的大部分MnO2转变成Mn2O3或Mn3O4。当形成Mn2O3时，在温度500到900℃进行焙烧，当形成Mn3O4时，在900°-1200℃焙烧。
接着，在步骤S9，通过在水中碾磨，磨碎这样获得的Mn2O3或Mn3O4产品，形成直径为1-0.1μm或更小的磨料。
图9A-图9C表示，通过热处理引起的氧化锰粉末X-射线衍射图形的变化。
参见图9A-图9C，如图9A所示的τ-相MnO2衍射图形，在空气中在500-900℃焙烧后变成如图9B所示的Mn2O3。接着，在900～1200℃，在空气中焙烧后，该衍射图形变成如图9C所示的Mn3O4图形。
按照本发明，利用已经说明的Mn2O3或Mn3O4磨料、则基本上增加层间绝缘膜的抛光速率。因此，利用位于层间绝缘膜下面的控制厚度的抛光停止层，则不仅平整化层间绝缘膜，而且精确地控制其厚度。此外，Mn2O3和Mn3O4磨料是能溶解在酸中，并且利用第1实施例所说明的酸溶液能完全除掉该磨料。第5实施例
对于使用SiO2或者Al2O3研磨浆的常规CMP工艺，由于用简单的沉淀工艺，回收用过的磨料困难，通常不能重复使用或者再用已经用过的磨料。应当注意，要求把研磨浆中的磨料在分散介质中很好地进行分散，使其不容易沉淀。当磨料具有高沉淀率时，研磨浆中磨料的浓度随时间变化，则控制抛光速率将变成困难。并且，即使回收某些磨料，通常由各种杂质污染上述用过的磨料，则在CMP工艺中重用同样的磨料是困难的。
另一方面，以前叙述的研磨浆，利用氧化锰磨料，公开了重复使用和再用磨料的可能性。
图10表示重复使用MnO2磨料的本发明第5实施例的情况。
参见图10，回收CMP工艺中使用的磨料及清洁处理液作为残渣，其中要注意，这样回收的残渣包含各种杂质元素，其构成导体层或绝缘层，对于这些层要进行CMP处理。当利用包含Mn2O3或Mn3O4磨料的研磨浆进行CMP工艺时，形成类似的杂质。
在步骤S21把残渣溶解到H2SO4和H2O2的溶液中，在S211步骤对溶解残渣的溶液进行过滤，以便除掉任何的颗粒杂质。在步骤S22通过和由高温蒸气加热的螺旋的热交换器相互接触，按要求加热上述过滤的溶液，这使得残渣中的Mn2+浓度增加大约10％。通常，由大量的液体和溶液稀释上述再生的残渣，作为清洁处理的结果，包含大约1-2％的固相材料。通常在接着的步骤S23进行电解处理之前，要在步骤S22进行浓缩处理。
在S22步骤以后，如上所述，进行步骤S23，其中把浓缩的溶液进行电解，相当于步骤S5，把由于电解获得的沉淀，在步骤S24由NH4OH进行中和及清洁处理，相应于前述的步骤S6。此外，在相应于步骤S7的步骤S25进行研磨工艺，在相应于步骤S8的步骤S27，热处理磨过的MnO2粒料。热处理后，在相应于步骤S9的步骤S26，通过碾磨处理，粉碎上述获得的氧化锰，该工艺利用水作为碾磨介质。由此，获得直径为0.1～1μm的Mn2O3或者Mn3O4磨料。
另一方面，把在步骤S23形成的基本上包含有H2SO4的液体，在步骤S21重新使用。
图11表示实现图10所示工艺的结构图。
参见图11，在装有H2SO4和H2O2水溶液的槽31中，回收在抛光步骤或清洁处理晶片30步骤中形成的废浆或者残渣，其中把残渣中的氧化锰磨料溶解成前述的水溶液中。利用泵31a把溶解回收磨料的水溶液加到浓缩槽32中，其中通过过滤器31F除掉颗粒杂质，利用经高温蒸汽处理的螺旋形热交换器32a蒸发H2O，在槽32中浓缩水溶液。另一方面，可能利用位于浓缩槽32中的如压力旋转过滤器的过滤器。
然后，把这样浓缩的溶液装到槽33中，接着装到用于电解的电解槽34中。如图11所示，电解槽34设置由Ti，Pb，或石墨制成的阳极34A，由石墨制成的阴极34B，这样分别设置了阳极34A和阴极34B。
电解后，把最初装有H2SO4的电解槽中的电解液返回到槽33，然后把最新装入到槽33的溶液一起再装入到槽34。接着，把槽33的部分水溶液再装入到槽31中以便重新利用。
在图11设备中进行图10所示的工艺，可能形成高纯度的τ-MnO2，其基本上不含有Na和K。由于电解后该溶液保存在电解槽34中，其中包含作为初始成分的H2SO4，这样装置的优点是，构成能把用过的溶液返回到槽31的封闭装置，如图10所示工艺过程中的步骤S21所示。
下表IV比较按照本发明的使用前后CMD(化学合成MnO2)磨料中杂质浓度和EMD磨料(电解τ-MnO2)的杂质浓度。
表IV
Na K Fe Al WCMD(新的)1020 1870 3200 3870 450EMD(新的)80 77 67 12 438CMD (用过560 1480 3010 2430 100的)EMD (用过20 20 27 7 25的)
参见表IV，应当注意，任何一个CMD和EMD磨料在使用后，其杂质浓度量级降低。表IV的结果也适用于Mn2O3或Mn3O4研磨浆。
在图11所示的生产过程中，应当注意，在分离工厂可能利用槽31-34再生产磨料。但在那种情况，需要从制造半导体器件的工厂把回收的残渣运送到再制造磨料的工厂。
为了降低运输成本，要利用图12所示的收集装置。
参见图12，应当注意，利用许多隔板42把在大的沉淀槽40中形成的收集器分成许多沉淀单元43A-43D。于是，把用上述的大量清洁处理液典型稀释的回收残渣通过入口41输入到沉淀单元43A。这样输入的回收研磨浆越过隔板42从出口流出。
因此，以残渣4a～43d的形式在每个单元43A到43D中回收用过的磨料。通过回收残渣，可能显著地降低成本。
本发明的研磨浆不仅用于制造半导体器件，也用于抛光透镜，或制造液晶板，等离子显示板或标线片。
此外，本发明不限于上述实施例，在不脱离本发明的范围内，可以进行各种变化和修改。