《一种高电源抑制比的高精度电流源电路.pdf》由会员分享，可在线阅读，更多相关《一种高电源抑制比的高精度电流源电路.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103970169 A (43)申请公布日 2014.08.06 C N 1 0 3 9 7 0 1 6 9 A (21)申请号 201410232046.6 (22)申请日 2014.05.28 G05F 1/46(2006.01) (71)申请人电子科技大学 地址 611731 四川省成都市高新区（西区）西 源大道2006号 (72)发明人周泽坤 董渊 程洁 张瑜 石跃 明鑫 王卓 张波 (74)专利代理机构成都宏顺专利代理事务所 (普通合伙) 51227 代理人李顺德 王睿 (54) 发明名称 一种高电源抑制比的高精度电流源电路 (57) 摘要 本发明涉及模拟集。
2、成电路技术，具体的说是 涉及一种高电源抑制比的高精度电流镜电流源电 路。本发明的一种高电源抑制比的高精度电流源 电路，其特征在于，包括依次连接的启动电路、温 度正比例电流产生电路、电源抑制比增强反馈电 路和镜像输出电路。本发明的有益效果为，利用嵌 位原理和反馈原理，极大地降低了沟道调制效应 对于电流源的影响，提高了镜像电流源模块对于 电源电压变化的抑制比，并且提高了输出镜像电 流的精度，使得输出电流为稳定的不随其他因素 变化的PTAT电流。本发明尤其适用于电流镜电流 源电路。 (51)Int.Cl. 权利要求书1页 说明书4页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申。
3、请 权利要求书1页 说明书4页 附图2页 (10)申请公布号 CN 103970169 A CN 103970169 A 1/1页 2 1.一种高电源抑制比的高精度电流源电路，其特征在于，包括依次连接的启动电路、温 度正比例电流产生电路、电源抑制比增强反馈电路和镜像输出电路；其中， 启动电路由MOS管MP1和电阻R1构成；其中MP1的源极接电源VIN，其漏极通过R1后 接地VSS，其栅极和漏极互连； 温度正比例电流产生电路由PMOS管MP2、MP3、三极管QN1、QN2、电阻R2、R3、R4构成； 其中MP2的源极接电源VIN，其栅极和漏极互连，其栅极接MP1的栅极，其漏极接QN1的集 电极；。
4、QN1的发射极通过R2后接地VSS，其基极接MP3的漏极；MP3的源极接电源VIN，其栅 极接MP2的栅极，其漏极接QN2的集电极；QN2的基极通过R3接QN1的基极，其发射极通过 R4后接地VSS； 电源抑制比增强反馈电路由PMOS管MP4、MP5、NMOS管MN1构成；其中MP4的源极接电 源VIN，其栅极和漏极互连，其栅极接MP5的栅极，其漏极接MN1的漏极；MP5的源极接电源 VIN，其漏极通过R4接地VSS；MN1的栅极接MP2的漏极，其源极通过R4后接地VSS； 镜像输出电路由PMOS管MP6构成；MP6的源极接电源VIN，其栅极接MP4的漏极，其漏 极为镜像电流输出端。 权 利 。
5、要 求 书CN 103970169 A 1/4页 3 一种高电源抑制比的高精度电流源电路 技术领域 0001 本发明涉及模拟集成电路技术，具体的说是涉及一种高电源抑制比的高精度电流 镜电流源电路。 背景技术 0002 电流镜电流源电路是模拟集成电路设计中一种最常见和最重要的集成电路模块。 其功能是产生一股稳定的电流源，供给其他模块使用，以保证其他模块的电路性能不会因 为偏置电流源的改变而变化。由此可见，如何保证电流镜电流源的输出电流值大小恒定，不 随输入电压变化，是电流镜电流源电路的设计关键所在。 0003 PTAT(Proportional to absolute temperature)电。
6、流源是电流镜电流源中一种 重要的电流源，即电流源的大小随着温度的升高而变大。对于CMOS运算放大器等具有尾电 流源的放大模块模块来说，电路跨导通常为：其中，G m 为放大器的跨导，I B 为 放大器的尾电流，K为跨导参数与宽长比的乘积，即KC OX (W/L)，其中K随温度升高而下 降。由上式可得，当温度升高时，放大器的跨导会随着下降。而放大器的跨导性能对电路的 性能有着至关重要的作用，譬如电路的响应速度往与跨导直接相关，因此为了减小放大器 跨导的改变对电路的影响，就需要让I B 随温度的升高而变大，通常的做法是采用PTAT电流 作为运算放大器的尾电流。此外，PTAT电流源也是构成电流偏置、温。
7、度采样、基准源等电路 的核心模块，其性能直接影响着系统的整体性能。 0004 传统的PTAT电流源的产生原理是通过三极管的带隙基准产生，利用三极管上的 偏置电流随温度成正比的特性，镜像三极管上的PTAT电流提供给其他模块使用。但这种 结构的PTAT电流源对供电电压的抑制比太低，当供电电压变化时，由于沟道调制效应的影 响，会导致流过三极管上的电流因为电源电压的变化发生变化，即供给其他模块的电流也 会受到很大影响，使其他模块工作不正常，这无疑会对整体电路性能造成恶劣影响。这一问 题在宽电源电压范围的应用下，更为突出。常规缓解该问题的方法主要是增加晶体管沟道 长度，减小沟道长度调制效应，但这无疑会增。
8、加芯片面积，提高成本，尤其在宽电源电压应 用下，面积的急剧增加通常是不可接受的。 发明内容 0005 本发明所要解决的，就是针对上述传统电流镜电流源电路结构简单、电源抑制比 差的问题，提出一种适用于多种模拟电路模块的高电源抑制比的高精度电流源电路 0006 本发明解决上述技术问题所采用的技术方案是：一种高电源抑制比的高精度电流 源电路，其特征在于，包括依次连接的启动电路、温度正比例电流产生电路、电源抑制比增 强反馈电路和镜像输出电路；其中， 0007 启动电路由MOS管MPB1和电阻RB1构成；其中MPB1的源极接电源VIN，其漏极通 过RB1后接地VSS，其栅极和漏极互连； 0008 温度正。
9、比例电流产生电路由PMOS管MPB2、MPB3、三极管QNB1、QNB2、电阻RB2、RB3、 说 明 书CN 103970169 A 2/4页 4 RB4构成；其中MPB2的源极接电源VIN，其栅极和漏极互连，其栅极接MPB1的栅极，其漏极 接QNB1的集电极；QNB1的发射极通过RB2后接地VSS，其基极接MPB3的漏极；MPB3的源极 接电源VIN，其栅极接MPB2的栅极，其漏极接QNB2的集电极；QNB2的基极通过RB3接QNB1 的基极，其发射极通过RB4后接地VSS； 0009 电源抑制比增强反馈电路由PMOS管MPB4、MPB5、NMOS管MNB1构成；其中MPB4的 源极接电源。
10、VIN，其栅极和漏极互连，其栅极接MPB5的栅极，其漏极接MNB1的漏极；MPB5的 源极接电源VIN，其漏极通过RB4接地VSS；MNB1的栅极接MPB2的漏极，其源极通过RB4后 接地VSS； 0010 镜像输出电路由PMOS管MPB6构成；MPB6的源极接电源VIN，其栅极接MP4的漏 极，其漏极为镜像电流输出端。 0011 本发明的有益效果为，利用嵌位原理和反馈原理，极大地降低了沟道调制效应对 于电流源的影响，提高了镜像电流源模块对于电源电压变化的抑制比，并且提高了输出镜 像电流的精度，使得输出电流为稳定的不随其他因素变化的PTAT电流。 附图说明 0012 图1是传统的PTAT电流源。
11、电路； 0013 图2是本发明的高电源抑制比的高精度PTAT电流源电路结构示意图； 0014 图3是为本发明的PTAT电流源的另一种实施方式电路结构示意图。 具体实施方式 0015 下面结合附图，详细描述本发明的技术方案： 0016 现有的传统PTAT电流源产生电路原理，如图1所示，左半部分是PTAT电流产生电 路，其利用了带隙基准的产生原理，可得： 0017 V beQNA2 V beQNA1 +I QNA1 R A1 0018 0019 I QNA2 I QNA1 0020 0021 0022 其中，V beQNA2 与V beQNA1 为三极管QNA1和QNA2的基极-发射极电压，I Q。
12、NA1 、I QNA2 分别 为QNA1和QNA2的集电极电流，I S 为三极管反向饱和电流，A为QNA1的发射极面积与QNA2 的发射极面积的比例。 0023 由以上分析可得，这种结构在分析时做了两个近似：1.MPA1上的电流与MPA2上 的电流相等；2.QNA1上电流与QNA2上电流相等。而实际上，I MPA2 I MPA1 (1+V SD(MPA2) )/ (1+V SD(MPA1) )，并且I QNA1 I MPA1 ，I QNA2 +I BA1 +I BA2 I MPA2 ，因此，当输入电源电压VIN变化比较 大时，输出电流为I OUT I MPA1 (1+V SD(MPA3) )/。
13、(1+V SD(MPA1) )，I OUT 将会随着V SD(MPA3) 产生很大的 说 明 书CN 103970169 A 3/4页 5 变化，并且I OUT 的温度特性也与理想情况偏差较大。 0024 针对这个问题，本发明提出，利用反馈原理，将带隙基准负载电流源MOS管漏源两 端的电压进行嵌位，保证镜像管的V DS 电压相等，并分离输出电流产生源与带隙负载电流 源，保证输出电流与输入电压无关，同时在输出端利用反馈原理，进一步降低沟道长度调制 效应，提高电流镜镜像精度，提升输出电流源的精度。 0025 如图2所示，本发明的左边部分为电流源电路的启动电路，作用是防止带隙基准 模块在上电时出于简。
14、并态而无法正常开启，同时PMOS管MPB1为MPB2和MPB3提供了电流偏 置。图2中的中间部分为本发明电路中带隙基准模块，其作用是通过给MPB3支路灌入一股 电流，在电阻RB4上产生压降，使得A、B两点的电压不同，即QNB1和QNB2的V BE 电压不同， 从而产生PTAT电流。NMOS管MNB1的作用是利用NMOS管的栅源压降，使C点电压比B点电 压多一个V GS ，从而使C，D两点电压近似相等，即可以保证MPB2和MPB3两管的漏源电压近 似相等，从而使基准电路中两条支路的电流近似相等，不会因为输入电压的变化产生误差。 MPB5的作用是利用反馈原理，当输入电压VIN上升时，因为VSD的变。
15、大会使MPB5上的电流 I SDMPB5 变大，使B点电位升高，E点电位也会随着升高，减小MPB5管VSG电压，从而使I SDMPB5 减小并保持“恒定”；反之亦然。通过这种方法可以保证流经MPB5的电流“相对恒定”，减小 了电源电压对输出电流精度的影响。PMOS管MPB6的作用是镜像MPB4管的PTAT电流到输 出，供给其他模块作为偏置，其特性与MPB5的电流几乎一致，因此输出电流随电源电压变 化产生的改变被极大地衰减。 0026 下面对本发明的输出电流和电源抑制比增强进行具体分析： 0027 输出电流分析 0028 由以上分析可得，要使带隙基准电路产生较为理想的PTAT电流，首先要保证两条。
16、 支路电流I MPB2 I MPB3 ，在本发明中，由图2中电路可得， 0029 0030 0031 式中，W PB2 /L PB2 、W PB3 /L PB3 分别为PMOS管MPB2及MPB3的宽长比，u p C OX 为PMOS管沟 道载流子和单位面积栅氧化层电容的乘积，V SGPB2 、V SGPB3 分别为MPB2及MPB3的栅源电压差， |V TP |为PMOS管的阈值电压，为沟道调制常数，V SDPB2 、V SDPB3 分别为MPB2和MPB3的源漏电 压差。 0032 在上式中，有W PB2 /L PB2 W PB3 /L PB3 ，以及V SGPB2 V SGPB3 ，又有。
17、： 0033 V SDPB2 V IN -V B -V GSNB1 0034 V SDPB3 V IN -V B -V BENB2 -I B R B3 0035 V GSNB1 V BENB2 +I B R B3 0036 V SDPB2 V SDPB3 0037 式中，V IN 为输入电压，将上式代入(3)式中，易得，I MPB2 I MPB3 。 0038 又由图2可得， 0039 V A +V BEB1 V B +V BEB2 +I BB2 R B3 0040 其中，V A 为A点电压，V B 为B点电压，V BEB1 为QNB1的基极-发射结电压，V BEB2 为 说 明 书CN 10。
18、3970169 A 4/4页 6 QNB2的基极-发射结电压I BB2 为QN2的基极电流。此外，R B3 电阻起到基极电阻补偿的作 用。将各因子的表达式代入，其取R B2 R B3 R B4 ，可得， 0041 0042 上式中，I C 为I MPB4 和I MPB5 两条支路流入电阻R B4 的电流之和，n为三极管QNB2与 QNB1发射结面积的比例。由上式分析结果可得，采用本发明结构的带隙基准模块产生的 PTAT电流与输入电压无关，因此其特性不受电源电压及沟道调制效应的影响。 0043 2.电源抑制比增强分析 0044 在产生了PTAT电流后，常规方法是直接将该电流镜像出去，令I OUT。
19、 0.5I C 。如图 3所示的另一种实施方式所示，将输出电流对输入电压求导可得： 0045 0046 0047 0048 本发明采用加入由PMOS管MPB5与MPB4构成反馈支路提高电流源的电源抑制比， 如图2所示的实施方式可得： 0049 I MPB5 +I MPB4 I C 0050 0051 0052 0053 0054 S b S a 0055 S a 表示图3结构中输出电流对输入电压求导，S b 表示图2中输出电流对输入电压 求导，由分析推导结论可得，加入MPB5反馈支路后可极大地提高输出电流对于输入电源电 压变化的抑制作用，从而使输出PTAT电流I OUT 特性更加理想。 说 明 书CN 103970169 A 1/2页 7 图1 图2 说 明 书 附 图CN 103970169 A 2/2页 8 图3 说 明 书 附 图CN 103970169 A 。