《导电接触物的制造方法.pdf》由会员分享，可在线阅读，更多相关《导电接触物的制造方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102832164 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 1 6 4 A *CN102832164A* (21)申请号 201110220351.X (22)申请日 2011.07.29 13/162,536 2011.06.16 US H01L 21/768(2006.01) (71)申请人南亚科技股份有限公司 地址中国台湾桃园县龟山乡华亚科技园区 复兴三路669号 (72)发明人何家铭 陈逸男 刘献文 (74)专利代理机构北京英赛嘉华知识产权代理 有限责任公司 11204 代理人余朦 王艳春 (54) 发明名称 导电接触物的。
2、制造方法 (57) 摘要 一种导电接触物的制造方法，包括：提供半导 体基板，其上具有介电层且其内具有两个导电区 与隔离组件，而该隔离组件隔离了该两个导电区； 在该介电层内形成开口，露出该隔离组件的顶面 及该两个导电区的部份顶面；施行磊晶程序，在 该开口内形成导电半导体层，覆盖该隔离组件该 顶面及该两个导电区的该部份顶面；以及在该开 口内形成导电层，覆盖该导电半导体层并填满该 开口。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书3页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 6 页 1/1页 2 1.一种。
3、导电接触物的制造方法，其特征在于包括： 提供半导体基板，所述半导体基板上具有介电层且所述半导体基板内具有两个导电区 与隔离组件，而所述隔离组件隔离了所述两个导电区； 在所述介电层内形成开口，露出所述隔离组件的顶面及所述两个导电区的部份顶面； 施行磊晶程序，在所述开口内形成导电半导体层，覆盖所述隔离组件的所述顶面及所 述两个导电区的所述部份顶面；以及 在所述开口内形成导电层，覆盖所述导电半导体层并填满所述开口。 2.根据权利要求1所述的导电接触物的制造方法，其特征在于所述隔离组件为浅沟槽 隔离组件。 3.根据权利要求1或2所述的导电接触物的制造方法，其特征在于所述半导体基板为 P型基板，而所述两。
4、个导电区为N型区。 4.根据权利要求1或2所述的导电接触物的制造方法，其特征在于在形成所述导电半 导体层之后，所述开口具有约41-11的深宽比。 5.根据权利要求1或2所述的导电接触物的制造方法，其特征在于所述磊晶制程在约 850温度下施行，并采用SiH 2 Cl 2 、HCl与H 2 的反应气体。 6.根据权利要求5所述的导电接触物的制造方法，其特征在于所述导电半导体层在所 述磊晶程序中临场地掺杂导电掺质。 7.根据权利要求1、2或5中任意一项所述的导电接触物的制造方法，其特征在于所述 导电半导体层包括掺杂有砷或磷的硅材料。 8.根据权利要求1、2或5中任意一项所述的导电接触物的制造方法，其。
5、特征在于所述 导电层包括金属或经掺杂的多晶硅。 9.根据权利要求1、2或5中任意一项所述的导电接触物的制造方法，其特征在于所述 两个导电区都作为晶体管的源极区或汲极区。 10.根据权利要求1、2或5中任意一项所述的导电接触物的制造方法，其特征在于所述 磊晶程序是利用化学气相沉积方法所施行的。 权 利 要 求 书CN 102832164 A 1/3页 3 导电接触物的制造方法 技术领域 0001 本发明涉及一种半导体结构的制造方法，且特别涉及具有较低接触电阻值 (reduced contact resistance)的一种导电接触物的制造方法。 背景技术 0002 近年来，随着半导体装置尺寸越来。
6、越小，组件的集成度越来越高。因此，半导体装 置内的导电接触物的尺寸也变得更小。 0003 因此，形成位于半导体基板内的导电区与位于层间绝缘层上的导线层之间的该层 间绝缘层内的导电接触物的制造方法为当今半导体制作中众多重要技术之一。而随着集成 电路装置内组件集成度的增加，形成于此层间绝缘层内的导电接触物的接触电阻值也随着 导电接触物的尺寸的缩减而增加。 0004 因此，需要发展出具有较低接触电阻值的一种导电接触物的制造方法，以用于尺 寸更为缩减的半导体装置。 发明内容 0005 依据一实施例，本发明提供了一种导电接触物的制造方法，包括： 0006 提供半导体基板，其上具有介电层且其内具有两个导电。
7、区与隔离组件，而该隔离 组件隔离了该两个导电区；在该介电层内形成开口，露出该隔离组件的顶面及该两个导电 区的部份顶面；施行磊晶程序，在该开口内形成导电半导体层，覆盖该隔离组件的该顶面及 该两个导电区的该部份顶面；以及在该开口内形成导电层，覆盖该导电半导体层并填满该 开口。 0007 为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合 附图作详细说明。 附图说明 0008 图1-4为一系列示意图，显示了依据本发明的一实施例的导电接触物的制造方 法；以及 0009 图5-9为一系列示意图，显示了依据本发明的另一实施例的导电接触物的制造方 法。 0010 主要组件符号说明 00。
8、11 100、200半导体基板； 0012 102、202介电层； 0013 104、204导电区； 0014 106、206隔离组件； 0015 108、208开口； 0016 110导电接触物； 说 明 书CN 102832164 A 2/3页 4 0017 210磊晶程序； 0018 212a突出部； 0019 212导电半导体层； 0020 214沉积程序； 0021 216导电层； 0022 W宽度/直径； 0023 H深度。 具体实施方式 0024 图1-4为一系列示意图，显示了依据本发明的一实施例的一种导电接触物的制造 方法，其中图1-3显示了一系列示意剖面图，而图4则显示了示意。
9、俯视图。在此，本实施例 的方法为本案发明人所知悉的方法，在此作为比较例，以论述本案发明人所发现的问题而 非用以限制本发明。 0025 请参照图1，首先提供半导体基板100，其具有在其上形成的介电层102。半导体基 板100例如为硅基板，而介电层102例如为氧化硅 层。此外，在半导体基板100内可形成 有数个导电区104及隔离组件106。如图1所示的隔离组件106例如为浅沟槽隔离(STI) 组件，但并限于此。隔离组件106隔离了这些导电区104。在一实施例中，半导体基板100 例如为P型掺杂基板，而这些导电区104例如为N型掺杂区，这些导电区104都可作为如动 态随机存取记忆装置(DRAM de。
10、vice)的记忆装置内的记忆胞的晶体管的源极区或汲极区。 0026 请参照图2，接着图案化介电层102以在其内形成开口108，此开口108具有宽度/ 直径W及深度H。开口108露出了隔离组件106的顶面且部份露出了邻近隔离组件106的导 电区104的顶面。在此，开口108用作接触开口，其具有如11-51的深宽比(HW)。 0027 请参照图3，接着在介电层102之上沉积如金属或经掺杂多晶硅的导电材料并使 之完全填入开口108内，接着利用如化学机械研磨程序的平坦化程序(图中未显示)以移 除高于介电层102顶面的导电材料部份，进而在开口108内留下导电接触物110，以实体且 电性地连接导电区104。
11、与后续形在介电层102上的如导线的导电组件(图中未显示)。图 4显示了如图3所示结构的俯视示意图，而图3所示结构则显示了沿图4内线段3-3的剖面 示意情形。 0028 然而，如图3-4所示结构中，由于开口108的宽度或直径W的尺寸会随着包括如图 3-4所示结构的半导体装置而更为缩减，因此开口108的深宽比会更为增加，进而使得在开 口108内导电接触物110的导电材料的填入越显困难。因此，所形成的导电接触物110内 可能会具有孔洞(voids)或裂缝(seams)，进而造成导电区104与后续形成的导电组件(图 中未显示)间的断路(open circuit)情形。此外，由于导电接触物110仅部份地。
12、覆盖了 导电区104顶面的一部分，因此导电区104与导电接触物110之间存在有极小的异质接面 (hetero-junction)。因此，导电接触物110的接触电阻值会随着导电区104与导电接触物 110之间异质接面的表面区域的缩减而增加。 0029 因此，需要一种较佳的导电接触物的制造方法，以解决上述问题。图5-9为一系列 示意图，其中图5-8显示了一系列示意剖面图，而图9则显示了示意俯视图，显示了依据本 发明的另一实施例的导电接触物 的制造方法。 说 明 书CN 102832164 A 3/3页 5 0030 请参照图5，首先提供半导体基板200，其具有形成在其上的介电层202。半导体 基板。
13、200例如为硅基板，而介电层202例如为氧化硅层。此外，在半导体基板200内可形成 有数个导电区204及隔离组件206。如图5所示的隔离组件206例如为浅沟槽隔离(STI) 组件，但并不限于此。此隔离组件206隔离了这些导电区204。在一实施例中，半导体基板 200可为P型掺杂基板而这些导电区204例如为N型掺杂区，这些导电区204都可作为如动 态随机存取记忆装置(DRAM device)的记忆装置内的记忆胞的晶体管的源极区或汲极区。 接着图案化介电层202以在其内形成开口208，此开口208具有宽度/直径W及深度H。开 口208露出了隔离组件206的顶面及部份露出了邻近隔离组件206的顶面。。
14、在此，开口208 用作接触开口，其具有如11-51的深宽比(HW)。接着施行磊晶程序210，以在隔 离组件206及导电区204的露出顶面上形成导电半导体材料。磊晶程序210例如为化学气 相沉积方法，其可在850下施行，并采用SiH 2 Cl 2 、HCl及H 2 等反应气体。在磊晶程序210 中，所形成的导电半导体材料可包括硅且临场地掺杂有如砷(As)、磷(P)或其它元素的导 电掺质，进而形成导电半导体层。 0031 如图6-7所示，在磊晶程序210中，首先在导电区204的露出表面处成长出数个突 出部212a，而在磊晶程序210中这些突出部212a将持续成长直至其在开口208中相接合， 因而形。
15、成如图7所示的位于隔离组件206与导电区204上的导电半导体层212。此导电半 导体层212的厚度约为10-40埃，其部份地填入开口208的底部且具有平坦顶面，因此可将 开口208的深宽比降低至0.51-41，其与图2所示的开口108的深宽比相比为较低 的。接着，施行沉积程序214，以在介电层202上沉积如金属或经掺杂多晶硅的导电材料并 使之完全填入开口208内，接着利用如化学机械研磨程序的平坦化程序(图中未显示)以 移除高于介电层202顶面的导电材料部份，进而在开口208内留下导电层216以实体且电 性地连接导电半导体层212以及后续形成在介电层202上的如导线的导电组件(图中未显 示)，如。
16、图8所示。图9显示了如图8所示结构的俯视示意图，而图8所示结构则显示了沿 图9内线段 8-8的剖面示意情形。 0032 在此，在如图8-9所示结构中，由于导电半导体层212的形成，因此可降低开口208 的深宽比并确保导电层216的导电材料可完全填入开口208内。这样有利于开口208的宽 度或直径W的尺寸随着包括如图8-9所示结构的具有开口208的半导体装置的缩减而减 少。因此，所形成的导电接触物内并不会形成有孔洞或裂缝，而导电区204与后续形成的导 电组件(图中未显示)之间也不存在有断路(open circuit)问题。此外，由于导电半导体 层212与导电区204之间具有同质接面，而导电层21。
17、6与导电半导体层212之间则具有异 质接面，且此异质接面远大于如图3-4所示的导电接触物110与导电区104之间的异质接 面，因此随着具有此导电接触物的半导体装置的缩减，包括此导电层216及导电半导体层 212的导电接触物的接触电阻值可更为降低。 0033 虽然本发明已公开了上述较佳实施例，但本发明并不限于此，本领域技术人员应 该理解，在不脱离本发明的精神和范围的情况下，可对本发明进行更动与润饰，因此本发明 的保护范围应当以权利要求书限定的范围为准。 说 明 书CN 102832164 A 1/6页 6 图1 图2 说 明 书 附 图CN 102832164 A 2/6页 7 图3 说 明 书 附 图CN 102832164 A 3/6页 8 图4 说 明 书 附 图CN 102832164 A 4/6页 9 图5 图6 说 明 书 附 图CN 102832164 A 5/6页 10 图7 图8 说 明 书 附 图CN 102832164 A 10 6/6页 11 图9 说 明 书 附 图CN 102832164 A 11 。