《一种低延时的深空通信中LDPC并行编码器和编码方法.pdf》由会员分享，可在线阅读，更多相关《一种低延时的深空通信中LDPC并行编码器和编码方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102843146 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 3 1 4 6 A *CN102843146A* (21)申请号 201210373290.5 (22)申请日 2012.09.27 H03M 13/11(2006.01) (71)申请人苏州威士达信息科技有限公司 地址 215163 江苏省苏州市高新区科灵路 78号苏高新软件园7号楼102 (72)发明人张鹏 蔡超时 刘晋 (54) 发明名称 一种低延时的深空通信中LDPC并行编码器 和编码方法 (57) 摘要 本发明涉及一种解决CCSDS深空通信系统中 9种QC-LDPC。
2、码低延时并行编码的方案，其特征在 于，所述系统的QC-LDPC码的低延时并行编码器 主要由寄存器、求和阵列、选择扩展器和b位二输 入异或门四部分组成。本发明提供的QC-LDPC低 延时并行编码器兼容多码率，无缓存延时，能在总 体上提高编码速度的条件下有效减少资源需求， 具有控制简单、资源消耗少、功耗小、成本低等优 点。 (51)Int.Cl. 权利要求书2页 说明书4页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 2 页 1/2页 2 1.一种适合于CCSDS深空通信系统采用的9种QC-LDPC码的低延时并行编码器， QC-L。
3、DPC码的生成矩阵G是由at个bb阶循环矩阵G i，j 构成的阵列，其中，a、t和b皆为 正整数，t=a+c，1ia，1jt，3种不同码率分别是1/2、2/3、4/5，7种方阵阶数b 分别是32、64、128、256、512、1024、2048，9种有效组合(,b)分别是(4/5,32)、(2/3,64)、 (1/2,128)、(4/5,128)、(2/3,256)、(1/2,512)、(4/5,512)、(2/3,1024)和(1/2,2048)，对 于这9种QC-LDPC码，均有c=12，3种不同码率对应的参数a分别是8、16、32，3种不同码率 对应的参数t分别是20、28、44，3种a。
4、的最大公约数是y=8，b=ux，所有b有多个公约数，取 u=y=8，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s=(e 0 ,e 1 ,e ab-1 )，后 c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s 1 ,s 2 ,s a )， 校验向量p被等分为c段，即p=(p 1 ,p 2 ,p c )，其特征在于，所述编码器包括以下部件： 寄存器R 1 R t ，寄存器R 1 R a 用于缓存信息向量s=(s 1 ,s 2 ,s a )，寄存器R a+1 R t 用 于计算和存储校验向量p=(p 1 ,p 2 ,p c )； 求和阵列，对并行输入的。
5、u位信息比特e un ,e un+1 ，.,e un+7 进行组合求和，其中， 0nax； 选择扩展器M 1 M c ，在求和阵列运算结果的基础上，根据码率和方阵阶数b完成向 量(e un ,e un+1 ，.,e un+7 )与子块行矩阵U 的并行乘法，其中，1a，=n/x+1，符号 n/x表示不大于n/x的最大整数； b位二输入异或门A 1 A c ，A l 将向量(e un ,e un+1 ,.,e un+7 )与子块行矩阵U 乘积的第l 段b比特累加到寄存器R a+l 中，其中，1lc。 2.如权利要求1所述的并行编码器，其特征在于，所述子块行矩阵U 是由生成矩阵G 第块行、后c块列中。
6、所有循环矩阵的前u行构成的。 3.如权利要求1所述的并行编码器，其特征在于，所述求和阵列有u个输入端和255个 输出端，求和阵列对并行输入的u位信息比特e un ,e un+1 ，.,e un+7 进行组合求和，所有子块行 矩阵共有255个不同的非零列向量，它们与向量(e un ,e un+1 ,.,e un+7 )的内积对应255个求 和表达式，这些求和表达式用255个多输入异或门加以实现。 4.如权利要求1所述的并行编码器，其特征在于，所述选择扩展器M l 根据码率、方 阵阶数b和子块行矩阵U 的下标从求和阵列的输出端中选择一部分并扩展成b个，以 构成向量(e un ,e un+1 ,.,。
7、e un+7 )与子块行矩阵U 乘积的第l段b比特，选择方式完全取决于 有效组合(,b)对应的子块行矩阵U 的bc个列向量。 5.一种适合于CCSDS深空通信系统采用的9种QC-LDPC码的低延时并行编码方法， QC-LDPC码的生成矩阵G是由at个bb阶循环矩阵G i，j 构成的阵列，其中，a、t和b皆为 正整数，t=a+c，1ia，1jt，3种不同码率分别是1/2、2/3、4/5，7种方阵阶数b 分别是32、64、128、256、512、1024、2048，9种有效组合(,b)分别是(4/5,32)、(2/3,64)、 (1/2,128)、(4/5,128)、(2/3,256)、(1/2,。
8、512)、(4/5,512)、(2/3,1024)和(1/2,2048)，对 于这9种QC-LDPC码，均有c=12，3种不同码率对应的参数a分别是8、16、32，3种不同码率 对应的参数t分别是20、28、44，3种a的最大公约数是y=8，b=ux，所有b有多个公约数，取 u=y=8，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s=(e 0 ,e 1 ,e ab-1 )，后 c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s 1 ,s 2 ,s a )， 校验向量p被等分为c段，即p=(p 1 ,p 2 ,p c )，其特征在于，所述编码方法包括以。
9、下步骤： 权 利 要 求 书CN 102843146 A 2/2页 3 第1步，清零寄存器R a+1 R t ，并为选择扩展器配置恰当的码率和方阵阶数b； 第2步，并行输入u位信息比特e un ,e un+1 ,.,e un+7 ，寄存器R 1 R a 串行左移u位，缓冲 信息向量s，选择扩展器的块行号控制端输入=n/x+1，选择扩展器M l 根据码率、方阵 阶数b和块行号的数值分别从求和阵列的输出端中选择一部分并扩展成b个，以共同构 成向量(e un ,e un+1 ，.,e un+7 )与子块行矩阵U 的乘积，b位二输入异或门A l 将乘积的第l段 b比特与寄存器R a+l 串行循环左移u。
10、位的结果相加，和存回寄存器R a+1 ； 第3步，以1为步长递增改变n的取值，重复第2步ax次，完成后，寄存器R 1 R a 存储 的是信息向量s=(s 1 ,s 2 ,s a )，寄存器R a+1 R t 存储的是校验向量p=(p 1 ,p 2 ,p c )； 第4步，并行输出码字v=(s,p)。 权 利 要 求 书CN 102843146 A 1/4页 4 一种低延时的深空通信中 LDPC 并行编码器和编码方法 技术领域 0001 本发明涉及深空数据通信领域，特别涉及一种CCSDS深空通信系统中QC-LDPC码 并行编码器的低延时实现方法。 背景技术 0002 由于在传输信道中存在的各种失。
11、真和噪声会对发送信号产生干扰，接收端不可避 免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。 0003 低密度奇偶校验（Low-Density Parity-Check,LDPC）码以其逼近Shannon限的优 异性能成为信道编码领域的研究热点。准循环LDPC码（Quasic-LDPC，QC-LDPC）码是一种 特殊的LDPC码，其编码可采用移位寄存器加累加器（Shift-Register-Adder-Accumulator ,SRAA）加以实现。 0004 SRAA法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由at个bb 阶循环矩阵G i，j （1ia,。
12、1jt）构成的阵列，t=a+c。与信息向量对应的一部分生 成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。假设a不是素数， 可被分解为a=yz。那么，y路并行SRAA法完成一次编码需要bz+t个时钟周期，需要(yc+t) b个寄存器、ycb个二输入与门和ycb个二输入异或门。此外，还需要acb比特ROM存储循 环矩阵的首行。y路并行SRAA法的编码速度快，但需要先把信息向量缓存完毕才能开始编 码，导致延时长。如果采用逐位输入信息比特的方式，那么缓存信息向量造成的延时长达ab 个时钟周期。 0005 CCSDS深空通信系统推荐了9种QC-LDPC码，其中码率分为1/2、2/3和4。
13、/5三 种，方阵阶数b分为32、64、128、256、512、1024和2048七种。如图1所示，和b共有9 种有效组合(,b)：(4/5,32)、(2/3,64)、(1/2,128)、(4/5,128)、(2/3,256)、(1/2,512)、 (4/5,512)、(2/3,1024)和(1/2,2048)，对应9种QC-LDPC码。对于所有QC-LDPC码，均有 c=12，所有a的最大公约数是y=8。图2给出了不同码率下的参数a、t和z。 0006 CCSDS深空通信系统中QC-LDPC高速编码的现有解决方案是采用y=8路并行SRAA 法，9种QC-LDPC码所需的编码时间分别是172、1。
14、56、148、556、540、532、2092、2076和2068 个时钟周期。然而，逐位串行缓存信息向量造成的延时长达分别是1024、1024、1024、4096、 4096、4096、16384、16384和16384个时钟周期，远远大于编码时间。即使以y=8位并行方式 高速缓存信息向量，也会分别产生128、128、128、512、512、512、2048、2048和2048个时钟周 期的延时，几乎等于编码时间，令人难以接受。逻辑资源需要237568个寄存器、196608个 二输入与门和196608个二输入异或门，这是由(,b)=(1/2,2048)对应的参数决定的。此 外，9种QC-LD。
15、PC码共需774,144比特ROM存储循环矩阵的首行。当采用硬件实现时，需要 较多的存储器和寄存器，势必会造成设备成本高，功耗大。 发明内容 0007 针对CCSDS深空通信系统QC-LDPC码高速编码的现有实现方案中存在的延时长和 说 明 书CN 102843146 A 2/4页 5 资源需求量大缺点，本发明提供了一种低延时的并行编码方法，无缓存延时，能在总体上提 高编码速度的同时，减少资源需求。 0008 如图3所示，CCSDS深空通信系统中多种QC-LDPC码的低延时并行编码器主要由4 部分组成：寄存器、求和阵列、选择扩展器和b位二输入异或门。整个编码过程分4步完成： 第1步，清零寄存器。
16、R a+1 R t ，并为选择扩展器M l （1lc）配置恰当的码率和方阵 阶数b；第2步，并行输入u=8位信息比特e un ,e un+1 ，.,e un+7 （0nax），寄存器R 1 R a 串 行左移u位，缓冲信息向量s，选择扩展器的块行号控制端输入=n/x+1（符号n/x表 示不大于n/x的最大整数），选择扩展器M l 根据码率、方阵阶数b和块行号的数值分 别从求和阵列的输出端中选择一部分并扩展成b个，以共同构成向量(e un ,e un+1 ,.,e un+7 ) 与子块行矩阵U 的乘积，b位二输入异或门A l （1lc）将乘积的第l段b比特与寄 存器R a+1 串行循环左移u位的。
17、结果相加，和存回寄存器R a+l ；第3步，以1为步长递增改变n 的取值，重复第2步ax次；第4步，并行输出码字v=(s,p)。 0009 本发明提供的QC-LDPC低延时并行编码器，能在总体上提高编码速度的前提下有 效减少资源需求，从而达到降低硬件成本和功耗的目的。 0010 关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。 附图说明 0011 图1给出了码率和方阵阶数b的有效组合(,b)； 0012 图2给出了不同码率下的参数a、t和z； 0013 图3是CCSDS深空通信系统中兼容9种QC-LDPC码的低延时并行编码器整体结 构； 0014 图4是求和阵列的构成示意图。
18、； 0015 图5给出了各种多输入异或门的数量； 0016 图6比较了传统的并行SRAA法与本发明的编码速度； 0017 图7比较了传统的并行SRAA法与本发明的资源消耗。 具体实施方式 0018 下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。 0019 QC-LDPC码是一类特殊的LDPC码，它的生成矩阵G和校验矩阵H都是由循环矩阵 构成的阵列，具有分段循环特点，故被称为准循环LDPC码。从行的角度看，循环矩阵的每一 行都是上一行（首行是末行）循环右移一位的结果；从列的角度看，循环矩阵的每一列都是 前一列（首列是末列）循环下移一位的结果。循环矩阵的行向量构成的集合与列。
19、向量构成的 集合完全相同，因此，循环矩阵完全可由它的首行或首列来表征。QC-LDPC码的生成矩阵G 是由at个bb阶循环矩阵G i，j （1ia,1jt）构成的阵列： 0020 说 明 书CN 102843146 A 3/4页 6 0021 G（或H）的连续b行和b列分别被称为块行和块列。假设循环矩阵的阶数b不 是素数，可被分解为b=ux（ux），其中，u不等于1，x不等于b。那么，生成矩阵G第 （1a）块行、后c块列中所有循环矩阵的前u行构成了一个ubc阶矩阵，称之为子 块行矩阵，记作U 。U 可视为由bc个u维列向量构成的。 0022 对于CCSDS深空通信系统，生成矩阵G对应码字v=(s。
20、,p)，G的前a块列对应的是信 息向量s=(e 0 ,e 1 ,e ab-1 )，后c块列对应的是校验向量p。以b比特为一段，信息向量s被等 分为a段，即s=(s 1 ,s 2 ,s a )；校验向量p被等分为c段，即p=(p 1 ,p 2 ,p c )。如图1所示， CCSDS深空通信系统采用了9种QC-LDPC码，其中码率分为1/2、2/3和4/5三种，方阵阶 数b分为32、64、128、256、512、1024和2048七种。所有b有多个公约数，为便于与传统的y 路并行SRAA法比较，这里取u=y=8。和b共有9种有效组合(,b)：(4/5,32)、(2/3,64)、 (1/2,128)。
21、、(4/5,128)、(2/3,256)、(1/2,512)、(4/5,512)、(2/3,1024)和(1/2,2048)。对 于所有QC-LDPC码，均有c=12。图2给出了不同码率下的参数a、t和z。 0023 由式(1)、循环矩阵和子块行矩阵的特点，图3给出了适用于CCSDS深空通信系统 中9种QC-LDPC码的低延时并行编码器，它主要由寄存器、求和阵列、选择扩展器和b位二 输入异或门四种功能模块组成。 0024 寄存器R 1 R a 用于缓存信息向量s=(s 1 ,s 2 ,S a )，寄存器R a+1 R t 用于计算和 存储校验向量p=(p 1 ,p 2 ,p c )。 0025。
22、 求和阵列对并行输入的u=8位信息比特e un ,e un+1 ,.,e un+7 （0nax）进行求和， 具体而言，是从中选取m（1mu）个不同的元素进行模2加。由排列组合知识可知，穷 举可得到2 u -1=255个不同的求和表达式。255个求和表达式可用255个多输入异或门加以 实现。多输入异或门的输入端数目范围是18，当只有一个输入端时，单输入异或门实际上 是直连线。综上，求和阵列有u=8个输入端和255个输出端，其内部由255个多输入异或门 组成，如图4所示。图5给出了各种多输入异或门的数量，它们总共相当于769个二输入异 或门。 0026 选择扩展器M l （1lc）受控于码率、方阵。
23、阶数b和子块行矩阵U 的下标 （1a）。与向量(e un ,e un+1 ,.,e un+7 )（0nax）的关系为=n/x+1（符号n/ x表示不大于n/x的最大整数）。选择扩展器M l 在求和阵列运算结果的基础上，根据码率 和方阵阶数b完成向量(e un ,e un+1 ,.,e un+7 )（0nax）与子块行矩阵U （1a） 的并行乘法。选择扩展器M l 从求和阵列的255个输出端中选择一部分并扩展成b个，以构 成向量(e un ，e un+1 ,.,e un+7 )与子块行矩阵U 乘积的第l段b比特，选择方式完全取决于有 效组合(,b)对应的子块行矩阵U 的bc个列向量。 0027 。
24、b位二输入异或门A l （1lc）将向量(e un ,e un+1 ,.,e un+7 )（0nax）与子 块行矩阵U 乘积的第l段b比特累加到寄存器R a+l 中。 0028 本发明提供了一种可变码率QC-LDPC码的低延时并行编码方法，结合CCSDS深空 通信系统中多种QC-LDPC码的低延时并行编码器（如图3所示），其编码步骤描述如下： 0029 第1步，清零寄存器R a+1 R t ，并为选择扩展器M l （1lc）配置恰当的码率 和方阵阶数b； 0030 第2步，并行输入u位信息比特e un ，e un+1 ,.,e un+7 （0nax），寄存器R 1 R a 串 行左移u位，缓冲。
25、信息向量s，选择扩展器的块行号控制端输入=n/x+1，选择扩展器M l 说 明 书CN 102843146 A 4/4页 7 根据码率、方阵阶数b和块行号的数值分别从求和阵列的输出端中选择一部分并扩 展成b个，以共同构成向量(e un ，e un+1 ,.,e un+7 )与子块行矩阵U 的乘积，b位二输入异或 门A l （1lc）将乘积的第l段b比特与寄存器R a+l 串行循环左移u位的结果相加，和 存回寄存器R a+1 ； 0031 第3步，以1为步长递增改变n的取值，重复第2步ax次，完成后，寄存器R 1 R a 存储的是信息向量s=(s 1 ,s 2 ,s a )，寄存器R a+1 R。
26、 t 存储的是校验向量p=(p 1 ,p 2 ,p c )； 0032 第4步，并行输出码字v=(s,p)。 0033 从以上步骤不难看出，整个编码过程在缓冲信息向量s的同时进行编码，相当于 缓存延时为0，共需ax+t个时钟周期。传统的y路并行SRAA法需要先把信息向量s缓存完 毕才能开始编码，如果以y=8位并行方式高速缓存信息向量s，那么会产生bz个时钟周期的 延时。虽然并行SRAA法的编码时间为bz+t个时钟周期，但整个编码过程共需2bz+t个时 钟周期。总体上讲，本发明的编码速度比传统的y路并行SRAA法要快，大约是后者的2倍。 图6比较了传统的y路并行SRAA法与本发明的编码速度。 0。
27、034 图7比较了传统的y路并行SRAA法与本发明的资源消耗。注意，这里将选择扩展 器的基本选择单元视为一个二输入与门。从图7可清楚看到，与并行SRAA法相比，本发明 的优势是无需存储器，使用了较少的寄存器、异或门和与门，耗费量分别是并行SRAA法的 17%、13%和13%。 0035 综上可见，与传统的y路并行SRAA法相比，本发明无缓存延时，提高了编码速度， 具有控制简单、资源消耗少、功耗小、成本低等优点。 说 明 书CN 102843146 A 1/2页 8 图1图2 图3 图4 说 明 书 附 图CN 102843146 A 2/2页 9 图5 图6 图7 说 明 书 附 图CN 102843146 A 。