《一种发光二极管芯片及其制作方法.pdf》由会员分享，可在线阅读，更多相关《一种发光二极管芯片及其制作方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102881785 A (43)申请公布日 2013.01.16 C N 1 0 2 8 8 1 7 8 5 A *CN102881785A* (21)申请号 201210358562.4 (22)申请日 2012.09.24 H01L 33/04(2010.01) H01L 33/10(2010.01) H01L 33/12(2010.01) H01L 33/00(2010.01) (71)申请人华灿光电股份有限公司 地址 430223 湖北省武汉市东湖新技术开发 区滨湖路8号 (72)发明人吴继清 张建宝 (74)专利代理机构北京三高永信知识产权代理 有限责任公司。
2、 11138 代理人徐立 (54) 发明名称 一种发光二极管芯片及其制作方法 (57) 摘要 本发明公开了一种发光二极管芯片及其制作 方法，属于半导体技术领域。该芯片包括衬底以及 依次层叠在衬底上的n型层、多量子阱层和p型 层，芯片上设有从p型层刻蚀到n型层的凹槽，凹 槽内的n型层上设有n型焊盘，p型层上设有p型 焊盘，p型层和凹槽内的n型层上设有钝化层，n 型焊盘和p型焊盘穿过钝化层，其中，钝化层包括 依次层叠在p型层和凹槽内的n型层上的第一层 和第二层，其中，第一层为Al 2 O 3 层，第二层为SiO 2 层、SiN x 层或SiON x 层。本发明通过上述技术方 案，保证了芯片的防潮抗。
3、沾污能力好，增大了出光 效率，且Al 2 O 3 层可以有效降低凹槽内的n型层刻 蚀后的表面缺陷密度，从而降低了漏电。 (51)Int.Cl. 权利要求书1页 说明书5页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 1 页 1/1页 2 1.一种发光二极管芯片，所述芯片包括衬底以及依次层叠在所述衬底上的n型层、多 量子阱层和p型层，所述芯片上设有从所述p型层刻蚀到所述n型层的凹槽，所述凹槽内的 所述n型层上设有n型焊盘，所述p型层上设有p型焊盘，所述p型层和所述凹槽内的n型 层上设有钝化层，所述n型焊盘和所述p型焊盘穿过所述钝。
4、化层，其特征在于，所述钝化层 包括依次层叠在所述p型层和所述凹槽内的n型层上的第一层和第二层，其中，所述第一层 为Al 2 O 3 层，所述第二层为SiO 2 层、SiN x 层或SiON x 层。 2.根据权利要求1所述的芯片，其特征在于，所述p型层和所述第一层之间还设有纳米 铟锡金属氧化物电流扩散层。 3.根据权利要求1所述的芯片，其特征在于，所述第一层的厚度为5-10nm。 4.根据权利要求1所述的芯片，其特征在于，所述第二层的厚度为50-100nm。 5.根据权利要求1所述的芯片，其特征在于，所述n型焊盘和所述p型焊盘由Cr/Pt/ Au制成。 6.一种发光二极管芯片的制作方法，其特征。
5、在于，所述方法包括： 在衬底上依次层叠生长n型层、多量子阱层和p型层； 刻蚀掉部分所述p型层和所述多量子阱层，以使部分所述n型层裸露出来； 在裸露出来的所述n型层上形成n型焊盘，在所述p型层上形成p型焊盘； 在所述p型层和裸露出来的所述n型层上生长钝化层； 其特征在于，所述在所述p型层和裸露出来的所述n型层上生长钝化层包括： 在所述p型层和裸露出来的所述n型层上依次层叠生长第一层和第二层，其中，所述第 一层为Al 2 O 3 层，所述第二层为SiO 2 层、SiN x 层或SiON x 层。 7.根据权利要求6所述的方法，其特征在于，在所述裸露出来的所述n型层上形成n型 焊盘，在所述p型层上形。
6、成p型焊盘之前，所述方法还包括： 在所述p型层上沉积纳米铟锡金属氧化物电流扩散层； 则，所述在所述p型层和裸露出来的所述n型层上依次层叠生长第一层和第二层，包 括： 在所述ITO电流扩散层和裸露出来的所述n型层上依次层叠生长所述第一层和所述第 二层。 8.根据权利要求6所述的芯片，其特征在于，所述第一层的厚度为5-10nm。 9.根据权利要求6所述的芯片，其特征在于，所述第二层的厚度为50-100nm。 权 利 要 求 书CN 102881785 A 1/5页 3 一种发光二极管芯片及其制作方法 技术领域 0001 本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。 背景技术 。
7、0002 发光二极管是一种半导体固体发光器件，其直接可以将电能转化为光能，且可以 通过调节晶体结构使其发出不同颜色的光，与传统光源相比其优势明显。目前，发光二极管 已广泛用于显示屏、背光源、照明、车灯等领域。发光二极管芯片为半导体晶片，是发光二极 管的核心组件。 0003 发光二极管芯片包括衬底和外延层，外延层包括依次生长在衬底上的n型层、 MQWs（Multiple Quantum Wells，多量子阱）层和p型层，外延层上设有从p型层刻蚀到n 型层的凹槽，凹槽内的n型层上设有n型焊盘，p型层上设有p型焊盘。由于外延片在刻蚀 后会形成大量缺陷，这些缺陷会导致漏电流的产生，为了降低漏电流，一般。
8、会在p型层和凹 槽内的n型层上设有钝化层。 0004 在实现本发明的过程中，发明人发现现有技术至少存在以下问题： 0005 现有的钝化层通常为单层的SiO 2 层或是单层的Al 2 O 3 层；当为单层的SiO 2 层时，由 于SiO 2 结构较为疏松，防潮抗沾污能力较差，芯片在使用时会漏电，芯片的稳定性较差；当 为单层的Al 2 O 3 层时，由于Al 2 O 3 的出光临界角度比较小，降低了芯片的发光效率。 发明内容 0006 为了解决现有技术的问题，本发明实施例提供了一种发光二极管芯片及其制作方 法。所述技术方案如下： 0007 一方面，本发明实施例提供了一种发光二极管芯片，所述芯片包括。
9、： 0008 衬底以及依次层叠在所述衬底上的n型层、多量子阱层和p型层，所述芯片上设有 从所述p型层刻蚀到所述n型层的凹槽，所述凹槽内的所述n型层上设有n型焊盘，所述p 型层上设有p型焊盘，所述p型层和所述凹槽内的n型层上设有钝化层，所述n型焊盘和所 述p型焊盘穿过所述钝化层，其中，所述钝化层包括依次层叠在所述p型层和所述凹槽内的 n型层上的第一层和第二层，其中，所述第一层为Al 2 O 3 层，所述第二层为SiO 2 层、SiN x 层或 SiON x 层。 0009 优选地，所述p型层和所述第一层之间还设有所述纳米铟锡金属氧化物电流扩散 层。 0010 优选地，所述第一层的厚度为5-10n。
10、m。 0011 优选地，所述第二层的厚度为50-100nm。 0012 优选地，所述n型焊盘和所述p型焊盘由Cr/Pt/Au制成。 0013 另一方面，本发明实施例还提供了一种发光二极管芯片的制作方法，所述方法包 括： 0014 在衬底上依次层叠生长n型层、多量子阱层和p型层； 说 明 书CN 102881785 A 2/5页 4 0015 刻蚀掉部分所述p型层和所述多量子阱层，以使部分所述n型层裸露出来； 0016 在裸露出来的所述n型层上形成n型焊盘，在所述p型层上形成p型焊盘； 0017 在所述p型层和裸露出来的所述n型层上生长钝化层； 0018 其中，所述在所述p型层和裸露出来的所述n。
11、型层上生长钝化层包括： 0019 在所述p型层和裸露出来的所述n型层上依次层叠生长第一层和第二层，其中，所 述第一层为Al 2 O 3 层，所述第二层为SiO 2 层、SiN x 层或SiON x 层。 0020 优选地，在所述裸露出来的所述n型层上形成n型焊盘，在所述p型层上形成p型 焊盘之前，所述方法还包括： 0021 在所述p型层上沉积纳米铟锡金属氧化物电流扩散层； 0022 则，所述在所述p型层和裸露出来的所述n型层上依次层叠生长第一层和第二层 具体包括： 0023 在所述纳米铟锡金属氧化物电流扩散层和裸露出来的所述n型层上依次层叠生 长所述第一层和所述第二层。 0024 优选地，所述。
12、第一层的厚度为5-10nm。 0025 优选地，所述第二层的厚度为50-100nm。 0026 本发明实施例提供的技术方案带来的有益效果是：通过将钝化层设置为第一层和 第二层组成的复合层，且第一层为Al 2 O 3 层，使得芯片的防潮抗沾污能力好，并且Al 2 O 3 层可 以有效降低凹槽内的n型层刻蚀后的表面缺陷密度，从而降低了漏电流，提高了芯片的稳 定性；而第二层与第一层组成折射率递减的复合层，使得该芯片获得较大的出光临界角度， 增大了芯片的出光效率。 附图说明 0027 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的。
13、附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。 0028 图1是本发明实施例一提供的一种发光二极管芯片的结构示意图； 0029 图2是本发明实施例二提供的一种发光二极管芯片的结构示意图。 具体实施方式 0030 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方 式作进一步地详细描述。 0031 实施例一 0032 本发明实施例提供了一种发光二极管芯片，参见图1，该芯片包括： 0033 衬底11以及依次层叠在衬底11上的n型层12、多量子阱层13和p型层14，芯片 上设有从p型层4刻蚀到n型层12。
14、的凹槽15，凹槽15内的n型层12上设有n型焊盘121， p型层14上设有p型焊盘141，p型层14和凹槽15内的n型层12上设有钝化层16，n型 焊盘121和p型焊盘141穿过钝化层16，该钝化层16包括依次层叠在p型层14和凹槽15 内的n型层12上的第一层161和第二层162，其中，第一层161为Al 2 O 3 层，第二层162为 说 明 书CN 102881785 A 3/5页 5 SiO 2 层、SiN x 层或SiON x 层。 0034 经过发光二极管芯片测试，在相同的条件下，本发明实施例提供发光二极管芯片 的漏电流较传统的发光二极管芯片可降低90%，其出光效率较传统发光二极管。
15、芯片可提高 5-8%。 0035 本发明实施例提供的技术方案带来的有益效果是：通过将钝化层设置为第一层和 第二层组成的复合层，且第一层为Al 2 O 3 层，使得芯片的防潮抗沾污能力好，并且Al 2 O 3 层可 以有效降低凹槽内的n型层刻蚀后的表面缺陷密度，从而降低了漏电流，提高了芯片的稳 定性；而第二层与第一层组成折射率递减的复合层，使得该芯片获得较大的出光临界角度， 增大了芯片的出光效率。 0036 实施例二 0037 本发明实施例提供了一种发光二极管芯片，参见图2，该芯片包括： 0038 衬底21以及依次层叠在衬底21上的n型层22、多量子阱层23和p型层24，芯 片上设有从p型层24。
16、刻蚀到n型层22的凹槽25，凹槽25内的n型层22上设有n型焊盘 221，p型层24上设有p型焊盘241，p型层24和凹槽25内的n型层22上设有钝化层26， n型焊盘221和p型焊盘241穿过钝化层26，该钝化层26包括依次层叠的第一层261和第 二层262，其中，第一层261为Al 2 O 3 层，第二层262为SiO 2 层、SiN x 层或SiON x 层。 0039 具体地，该衬底21可以为蓝宝石衬底。 0040 具体地，第二层262与第一层261组成折射率递减的复合层，使得芯片获得了较大 的出光临界角度，增大了芯片的出光效率。 0041 优选地，p型层24和第一层261之间还设有I。
17、TO（Indium Tin Oxides，纳米铟锡 金属氧化物）电流扩散层27。通过设置ITO电流扩散层27，使得第二与ITO电流扩散层27、 第一层261组成折射率递减的复合层，进一步增大了出光临界角度，获得了较大的出光率。 并且通过设置ITO电流扩散层27，使得p型焊盘241与p型层24形成良好的欧姆接触。 0042 优选地，第一层261的厚度为5-10nm。 0043 优选地，第二层262的厚度为50-100nm。由于第一层261和第二层262的厚度 不同，其折射率和透过率也不同，将第一层261和第二层262的厚度分别设为5-10nm、 50-100nm，可以提高芯片的出光效率。 004。
18、4 优选地，n型焊盘221和p型焊盘241由Cr/Pt/Au制成。 0045 经过发光二极管芯片测试，在相同的条件下，本发明实施例提供发光二极管芯片 的漏电流较传统的发光二极管芯片可降低90%，其出光效率较传统发光二极管芯片可提高 5-8%。 0046 本发明实施例提供的技术方案带来的有益效果是：通过将钝化层设置为第一层和 第二层组成的复合层，且第一层为Al 2 O 3 层，使得芯片的防潮抗沾污能力好，并且Al 2 O 3 层可 以有效降低凹槽内的n型层刻蚀后的表面缺陷密度，从而降低了漏电流，提高了芯片的稳 定性；而第二层与ITO电流扩散层、第一层组成折射率递减的复合层，使得该芯片获得了较 大。
19、的出光临界角度，增大了芯片的出光效率。 0047 实施例三 0048 本发明实施例提供了一种发光二极管芯片的制作方法，该方法包括： 0049 步骤101：在衬底上依次层叠生长n型层、多量子阱层和p型层。 说 明 书CN 102881785 A 4/5页 6 0050 具体地，可以采用金属有机化合物化学气相沉积法在衬底上依次层叠生长n型 层、多量子阱层和p型层。 0051 步骤102：刻蚀掉部分p型层和多量子阱层，以使部分n型层裸露出来。 0052 一般地，可以利用干法刻蚀刻蚀掉部分p型层和多量子阱层，以使部分n型层裸露 出来。 0053 步骤103：在裸露出来的n型层上形成n型焊盘，在p型层上。
20、形成p型焊盘。 0054 具体地，可以使用电子束蒸发装置蒸镀n型焊盘和p型焊盘，n型焊盘和p型焊盘 由Cr/Pt/Au制成，然后将芯片在300的温度下进行退火处理。 0055 步骤104：在p型层和裸露出来的n型层上生长钝化层。 0056 其中，步骤104包括： 0057 在p型层和裸露出来的n型层上依次层叠生长第一层和第二层，第一层为Al 2 O 3 层，第二层为SiO 2 层、SiN x 层或SiON x 层。 0058 具体地，可以采用金属有机化合物化学气相沉积法在p型层和裸露出来的n型层 上依次层叠生长Al 2 O 3 层和SiO 2 层（或SiN x 层或SiON x 层）。然后使用。
21、光刻掩膜技术和刻蚀 技术刻蚀掉N型焊盘及P型焊盘表面的Al 2 O 3 层和SiO 2 层（或SiN x 层或SiON x 层），得到所 需的发光二极管芯片。 0059 优选地，在裸露出来的n型层上形成n型焊盘，在p型层上形成p型焊盘之前，该 方法还包括： 0060 在p型层上沉积ITO电流扩散层； 0061 则，步骤104具体包括： 0062 在ITO电流扩散层和裸露出来的n型层上依次层叠生长第一层和第二层。 0063 一般地，可以采用磁控溅射装置在p型层和裸露出来的n型层的表面沉积一层积 ITO电流扩散层，然后用光刻和刻蚀技术将裸露出来的n型层的表面的ITO电流扩散层腐 蚀掉，然后采用金属。
22、有机化合物化学气相沉积法，在ITO电流扩散层和裸露出来的n型层上 依次层叠生长Al 2 O 3 层和SiO 2 层（或SiN x 层或SiON x 层）。通过设置ITO电流扩散层，使得 SiO 2 层（或SiN x 层或SiON x 层）与ITO电流扩散层、Al 2 O 3 层组成折射率递减的复合层，进一 步增大了出光临界角度，获得了较大的出光率。并且通过设置ITO电流扩散层，使得p型焊 盘与p型层形成良好的欧姆接触。 0064 优选地，第一层的厚度为5-10nm。 0065 优选地，第二层的厚度为50-100nm。由于第一层和第二层的厚度不同，其折射率和 透过率也不同，将第一层和第二层的厚度。
23、分别设为5-10nm、50-100nm，可以提高芯片的出光 效率。 0066 本发明实施例提供的技术方案带来的有益效果是：通过将钝化层设置为第一层和 第二层组成的复合层，且第一层为Al 2 O 3 层，使得芯片的防潮抗沾污能力好，并且Al 2 O 3 层可 以有效降低凹槽内的n型层刻蚀后的表面缺陷密度，从而降低了漏电流，提高了芯片的稳 定性；而第二层与ITO电流扩散层、第一层组成折射率递减的复合层，使得该芯片获得了较 大的出光临界角度，增大了芯片的出光效率。 0067 上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。 0068 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和 说 明 书CN 102881785 A 5/5页 7 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102881785 A 1/1页 8 图1 图2 说 明 书 附 图CN 102881785 A 。