《半导体晶片及其制造方法.pdf》由会员分享，可在线阅读，更多相关《半导体晶片及其制造方法.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102939642 A (43)申请公布日 2013.02.20 C N 1 0 2 9 3 9 6 4 2 A *CN102939642A* (21)申请号 201180028435.1 (22)申请日 2011.04.29 CT2010A000006 2010.04.29 IT H01L 21/205(2006.01) H01L 21/02(2006.01) (71)申请人意法半导体股份有限公司 地址意大利阿格拉布里安扎 (72)发明人 G阿邦丹扎 (74)专利代理机构北京市金杜律师事务所 11256 代理人王茂华 张宁 (54) 发明名称 半导体晶片及其制造方法。
2、 (57) 摘要 提供一种用于制造半导体晶片(112)的方 法。该方法包括：提供单晶硅晶片(102)；在硅晶 片(102)上外延生长第一材料的第一层(108)； 并且在第一层上外延生长第二材料的第二层 (110)。所述第一材料是单晶碳化硅，并且所述第 二材料是单晶硅。 (30)优先权数据 (85)PCT申请进入国家阶段日 2012.12.07 (86)PCT申请的申请数据 PCT/EP2011/056817 2011.04.29 (87)PCT申请的公布数据 WO2011/135065 EN 2011.11.03 (51)Int.Cl. 权利要求书1页 说明书4页 附图1页 (19)中华人民共。
3、和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 1 页 1/1页 2 1.一种用于制造半导体晶片(112)的方法，包括： -提供单晶硅晶片(102)； -在所述硅晶片(102)上外延生长第一材料的第一层(108)；并且 -在所述第一层上外延生长第二材料的第二层(110)，其中： -所述第一材料是单晶碳化硅，并且 -所述第二材料是单晶硅。 2.根据权利要求1所述的方法，其中所述外延生长所述第一层包括： -对所述硅晶片的主表面(104)进行碳化以用于形成单晶碳化硅膜(106)，并且 -从所述单晶碳化硅膜外延生长单晶碳化硅层。 3.根据权利要求2所述的方法，其中：。
4、 -所述对所述硅晶片的所述表面进行碳化包括在第一温度使所述硅晶片暴露于所述碳 的前体持续第一时间量，并且 -所述从所述单晶碳化硅膜外延生长所述单晶碳化硅层包括在比所述第一温度更高的 第二温度使所述硅晶片暴露于所述碳的前体和所述硅的前体持续第二时间量。 4.根据前述权利要求中的任一权利要求所述的方法，其中所述提供单晶硅晶片包括用 直拉生长工艺生成所述单晶硅晶片。 5.根据在引用权利要求2时的权利要求2、3和4中的任一权利要求所述的方法，其中 生长所述单晶碳化硅层以具有沿着与所述硅晶片的所述表面垂直的方向的在2m和6m 内包括的厚度。 6.根据在引用权利要求3时的权利要求3、4或5所述的方法，其中。
5、所述第一温度包括 在1120-1150内，并且所述第二温度包括在1370-1380内。 7.根据前述权利要求中的任一权利要求所述的方法，其中所述外延生长所述第二层包 括在与1120近似相等的第三温度使所述硅晶片暴露于所述硅的前体。 8.一种半导体晶片(112)，包括： -单晶硅晶片(102)，具有主表面(104)； -第一材料的第一层(108)，覆盖所述主表面；以及 -第二材料的第二层(110)，覆盖所述第一层，其中： -所述第一材料是单晶碳化硅，并且 -所述第二材料是单晶硅。 权 利 要 求 书CN 102939642 A 1/4页 3 半导体晶片及其制造方法 技术领域 0001 本发明涉及。
6、电子器件领域。更具体而言，本发明涉及一种用于制造半导体晶片的 工艺。 背景技术 0002 集成电路(IC)是其部件被直接制造到半导体材料的衬底中的电子电路。从硅 (Si)晶片获得大多数目前可用IC的衬底。 0003 硅晶片通常由高纯度单晶硅形成。用于生成这一类型的晶片的公知制造工艺是所 谓的“直拉生长工艺”。更具体而言，向熔融硅质体(mass)中引入硅的籽晶晶体。然后，在 缓慢旋转之时从熔融硅逐渐拉出籽晶。以这一方式，由籽晶收集的熔融硅的量冷却，从而形 成圆柱锭。所得锭的结晶定向取决于籽晶晶体。然后，用锯(例如，线锯)切分锭并且抛 光锭以形成晶片。以这一方式，有可能获得各种尺寸、例如直径范围从。
7、25.4mm(1英寸)至 300mm(11.8英寸)的硅晶片。通常在具有6-8英寸直径的晶片上制造用于功率应用的IC。 0004 近来已经开发了碳化硅(SiC)晶片。与硅相比，SiC由于如下事实而至少部分地 具有不同物理性质：SiC是具有比硅更宽的能带隙的半导体。下表分别示出了硅和SiC的 能带隙(Eg)、击穿电场(Ec)和电子迁移率()的值： 0005 硅(Si)碳化硅(SiC) Eg 1.1eV 3eV Ec 30V/m 300V/m 400cm 2 /Vsec 40cm 2 /Vsec 0006 根据上表，可以观察到SiC具有更高击穿电场Ec。因此，SiC是可以被有利地用于 制造用于功率。
8、应用的电子电路的材料，因为用SiC制成的晶片(并且因此IC衬底)即使厚 度相对小也能够经受相对高电压。 0007 不能使用用于形成硅晶片的制造工艺、(即直拉生长工艺)来生成SiC晶片。实 际上，SiC是从固相向汽相直接转变(升华)而未经过任何液相的材料，而在直拉生长工艺 中需要后一种相态以用于形成熔融，其中必须引入籽晶晶体。 0008 通常从已经形成的硅晶片开始并且然后通过在其表面上形成SiC层来生产SiC晶 片。用于形成这一类型的SiC晶片的当前已知方法很昂贵，并且尤其从晶格观点来看不确 保高质量程度。更具体而言，由于硅的晶格不同于SiC的晶格，所以所得SiC晶片不可避免 地遭受到相对明显的。
9、翘曲(warping)(行话为“晶片下弯(bow)”或者简称为“下弯”)。如果 下弯超过某一阈值，则应当丢弃SiC晶片，因为用于在晶片中集成电子器件的后续步骤必 然地需要充分平坦的晶片。另外，通过已知工艺目前可获得的最大晶片直径限于约4英寸、 即用于功率应用的所需晶片直径的大约一半。考虑用其它半导体材料(诸如氮化镓(GaN) 说 明 书CN 102939642 A 2/4页 4 制成的晶片，也出现相似缺点。 0009 Y.Ikoma、T.Endo、F.Watanabe和T.Motooka在AppliedPhysicals Letters的1999 年12月20日第75卷第25期第3977-39。
10、79页中的论文“Growth of Si/3C-SiC/Si(100) heterostructures by pulsedsupersonic free jets”公开了一种用于通过脉冲式超声 自由喷射以用于SiC生长的甲基硅烷(CH 3 SiH 3 )和用于Si生长的丙硅烷(Si 3 H 8 )来外延生 长Si/3C-SiC/Si(100)的多层结构的方法。K.N.Lindner在Nuclear Instruments and Methods in PhysicsResearch的2001年5月第178卷第44-45页中的论文Ion beamsynthesis of buried SiC 。
11、layers in silicon：Basic physical processes提供了 对基本物理工艺的回顾，这些物理工艺造成非结晶和结晶相在向硅中的高剂量高温度碳注 入期间的分布。 发明内容 0010 申请人已经发现本领域中已知的用于制造用具有高击穿电场的材料制成的晶片 的上述工艺太昂贵，并且对于提供如下质量晶片而言并不令人满意：具有充分大的直径和 厚度，并且同时具有充分有限的下弯。 0011 因此，申请人已经解决了如何生产用具有更高击穿电场的材料制成的、表现出减 少的下弯的大直径晶片这一问题。 0012 本发明的一个方面涉及一种用于制造半导体晶片的方法。该方法包括：提供单晶 硅晶片；在。
12、硅晶片上外延生长第一材料的第一层；并且在第一层上外延生长第二材料的第 二层。所述第一材料是单晶碳化硅，并且所述第二材料是单晶硅。 0013 所述外延生长第一层包括对硅晶片的主表面进行碳化以用于形成单晶碳化硅膜， 并且从单晶碳化硅膜外延生长单晶碳化硅层。 0014 根据本发明的一个实施例，所述对硅晶片的表面进行碳化包括在第一温度使硅晶 片暴露于碳的前体持续第一时间量。所述从单晶碳化硅膜外延生长单晶碳化硅层包括在比 第一温度更高的第二温度使硅晶片暴露于碳的前体和硅的前体持续第二时间量。 0015 优选地，所述提供单晶硅晶片包括用直拉生长工艺生成单晶硅晶片。 0016 有利地，生长所述单晶碳化硅层以。
13、具有沿着与硅晶片的表面垂直的方向的在2m 和6m内包括的厚度。 0017 根据本发明的一个实施例，所述第一温度包括在1120-1150内，并且所述第 二温度包括在1370-1380内。 0018 根据一个实施例，所述外延生长第二层包括在与1120近似相等的第三温度使硅 晶片暴露于硅的前体。 0019 本发明的另一方面涉及一种半导体晶片，该半导体晶片包括：单晶硅晶片，具有主 表面；第一材料的第一层，覆盖主表面；以及第二材料的第二层，覆盖第一层。所述第一材 料是高击穿电压单晶硅材料，并且所述第二材料是单晶硅。 附图说明 0020 将结合附图阅读的对本发明的一些示例性而非限制性实施例的下文描述将使本。
14、 发明的这些和其它特征以及优点变得清楚，在附图中： 说 明 书CN 102939642 A 3/4页 5 0021 图1-图4是半导体晶片在已经实现根据本发明的一个实施例的方法的对应阶段 之后的截面图。 具体实施方式 0022 现在将参照图1-图4在本说明书的以下部分中描述根据本发明的一个实施例的 用于制造SiC晶片的方法。具体而言，所述图中的每幅图是晶片在该方法的对应阶段之后 的截面图。 0023 该方法的第一阶段提供使用已知硅晶片制造工艺之中的任何制造工艺来生成单 晶硅晶片在图1中用标号102来标识。例如，硅晶片102可以是用上述直拉生长工艺 获得的大直径硅晶片。 0024 通过基于氢或者。
15、盐酸的热处理或者通过沉积硅闪(flash)来活化硅晶片102的顶 表面104。 0025 根据本发明的一个实施例的方法的下一阶段提供对硅晶片102的表面104进 行碳化以便产生例如3C立方晶体形式的单晶SiC薄膜，以用作为用于生长后续SiC层 的籽晶。具体而言，向反应室中插入硅晶片102，它在该反应室中在相对高的温度(诸如 1120-1150)暴露于在载体气体(诸如氢)中稀释的碳的前体持续数分钟。以这一方 式，如图2中所示，碳的前体与硅晶片102反应从而在表面104上生成SiC膜106。所得SiC 膜106具有数nm数量级的小厚度。 0026 根据本发明的一个实施例，在形成膜106之后，向碳的。
16、前体添加硅的前体，并且增 加反应室的温度上至近似1370-1380。以这一方式，如图3中所示，从膜106外延生长 单晶SiC层108。由于膜106充当用于生长SiC层108的籽晶，所以后者采用前者的相同结 晶形式(在所考虑的示例中为3C立方体结晶形式)。所得SiC层108的厚度取决于晶片在 反应室内暴露于硅前体和碳前体的时间量；适合于在功率应用中使用(即能够经受相对高 的电压)的厚度范围可以例如从2m至6m。 0027 由于硅晶片102的晶格不同于SiC层108的晶格，所以所得晶片结构遭受到相对 明显的翘曲(下弯)。对于具有2m-6m厚度的SiC层108，这样的下弯的范围可以近似 从90m至1。
17、00m。 0028 根据本发明的一个实施例，通过在SiC层108上进一步外延生长单晶硅层来减少 源于SiC层108的存在所致的下弯。为了生成这样的在图4中用标号110标识的硅层，晶 片在近似1120的温度暴露于硅的前体。例如，为了允许形成功率MOS晶体管的有源区和 /或沟道，硅层110的范围可以从1m至3m。这一阶段颇为关键，并且需要仔细设置对 应工艺参数诸如碳-硅比、温度和生长速率。 0029 如图4中所示，硅层110的存在使下弯减少至更低程度。参照讨论的问题，下弯结 果低于50m，例如，近似范围从20m至30m。以这一方式，在图中用标号112全局标识 的所得SiC晶片充分平坦以便承受用于集。
18、成电子器件的后续平坦制造工艺。 0030 SiC晶片112由于它的特有结构而具有由SiC提供的优点(高击穿电场、低电阻) 并且同时具有由用硅制成的表面层所提供的优点(高迁移率、结形成)。 0031 IC可以用与在标准硅晶片中相同的方式集成于SiC晶片112中；因此，用根据本 发明的一个实施例的方法获得的SiC晶片可以运用于任何已经存在的如下制造厂中，该制 说 明 书CN 102939642 A 4/4页 6 造厂被设计成在硅晶片中集成电子电路。 0032 提出的方法的制造成本比在已知SiC制造工艺中更低。另外，用提出的方法有可 能获得直径达到6英寸-8英寸的晶片。 0033 根据本发明的一个实。
19、施例，起始晶片102由本征硅制成。根据本发明的又一实施 例，起始晶片102由n(具体为n+)或者p(具体为p+)型掺杂硅制成；在这一情况下，SiC 层108和硅层110根据待集成的器件可以包括p型掺杂物或者n型掺杂物。 0034 先前描述具体呈现并且讨论本发明的若干实施例；然而，对描述的实施例的若干 改变以及不同发明实施例是可能的而不脱离由所附权利要求限定的范围。 0035 例如，即使已经参照包括SiC层的半导体晶片，相似考虑在运用不同材料(诸如例 如氮化镓(GaN)的情况下仍然适用。 说 明 书CN 102939642 A 1/1页 7 图1 图2 图3 图4 说 明 书 附 图CN 102939642 A 。