《用于制程监控的电路组件结构.pdf》由会员分享，可在线阅读，更多相关《用于制程监控的电路组件结构.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102832202 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 2 0 2 A *CN102832202A* (21)申请号 201110186548.6 (22)申请日 2011.06.30 100121013 2011.06.16 TW H01L 23/544(2006.01) (71)申请人矽品精密工业股份有限公司 地址中国台湾台中市 (72)发明人陈冠宇 方柏翔 蔡明汎 李信宏 (74)专利代理机构北京戈程知识产权代理有限 公司 11314 代理人程伟 胡冰 (54) 发明名称 用于制程监控的电路组件结构 (57) 摘要 一种。
2、用于制程监控的电路组件结构，特别是 应用于先进的集成电路制程中用于集成电路测试 及制程监控的电路组件结构，相较于现有的电路 组件结构，本发明的用于制程监控的电路组件结 构包括多个孔链、浮动金属层、及弧形连接部，能 够于交流或射频测试过程中显著降低尖端放电及 射频耦合或串音效应，同时避免孔链之间存在过 大的边缘寄生电容Cp，以避免发生对通孔电阻值 的评估错误，进一步提升整体集成电路制程及测 试的可靠度。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书6页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 6 页 附图 3 页 1。
3、/1页 2 1.一种用于制程监控的电路组件结构，包括： 第一孔链，具有第一前端点及第一尾端点； 第二孔链，具有第二前端点及第二尾端点，且与该第一孔链之间间隔一第一间隙，且该 第一前端点与第二前端点相邻，第一尾端点与第二尾端点相邻； 第一浮动金属层，其形成于该第一孔链与该第二孔链之间的该第一间隙中，且并未与 该第一孔链及该第二孔链接触；以及 第一弧形连接部，其绕过该第一浮动金属层连接该第一前端点与第二前端点。 2.根据权利要求1所述的用于制程监控的电路组件结构，其特征在于，该第二孔链平 行于该第一孔链。 3.根据权利要求2所述的用于制程监控的电路组件结构，其特征在于，该第二孔链在 一直线方向上平。
4、行于该第一孔链。 4.根据权利要求1所述的用于制程监控的电路组件结构，其特征在于，该第一孔链包 括多个第一上层金属片、第一下层金属片及第一通孔，其中，各该第一上层金属片与第一下 层金属片彼此错位，并通过各该第一通孔电性连接该第一上层金属片与第一下层金属片， 以构成串联结构。 5.根据权利要求1所述的用于制程监控的电路组件结构，其特征在于，该第二孔链包 括多个第二上层金属片、第二下层金属片及第二通孔，其中，各该第二上层金属片与第二下 层金属片彼此错位，并通过各该第二通孔电性连接该第二上层金属片与第二下层金属片， 以构成串联结构。 6.根据权利要求1所述的用于制程监控的电路组件结构，其特征在于，该。
5、结构还包括： 第三孔链，其具有第三前端点及第三尾端点，且与该第二孔链之间间隔一第二间隙，使 该第二孔链介于该第一孔链与第三孔链之间，且该第二前端点与第三前端点相邻，第二尾 端点与第三尾端点相邻； 第二浮动金属层，其形成于该第二孔链与该第三孔链之间的该第二间隙中，且并未与 该第二孔链及该第三孔链接触；以及 第二弧形连接部，其绕过该第二浮动金属层连接该第二尾端点与第三尾端点。 7.根据权利要求6所述的用于制程监控的电路组件结构，其特征在于，该第三孔链平 行于该第二孔链。 8.根据权利要求7所述的用于制程监控的电路组件结构，其特征在于，该第三孔链在 一直线方向上平行于该第二孔链。 9.根据权利要求6。
6、所述的用于制程监控的电路组件结构，其特征在于，该第三孔链包 括多个第三上层金属片、第三下层金属片及第三通孔，其中，各该第三上层金属片与第三下 层金属片彼此错位，并通过各该第三通孔电性连接该第三上层金属片与第三下层金属片， 以构成串联结构。 10.根据权利要求6所述的用于制程监控的电路组件结构，其特征在于，该第一间隙的 宽度等于该第二间隙。 11.根据权利要求6所述的用于制程监控的电路组件结构，其特征在于，该第一间隙的 宽度大于或小于该第二间隙。 权 利 要 求 书CN 102832202 A 1/6页 3 用于制程监控的电路组件结构 技术领域 0001 本发明涉及集成电路制程及集成电路测试结构。
7、，尤指应用于先进半导体制程中作 为测试电路及制程监控的电路组件结构。 背景技术 0002 由于通讯、网络、及计算机等各式便携式(Portable)电子产品及其周边产品轻薄 短小的趋势的日益重要，且该等电子产品亦朝多功能及高性能的方向发展，半导体制程上 则不断朝向积体化更高的制程演进，且高密度的构装结构是业者追求的目标。如此一来，所 制造具有更高密度的半导体芯片的可靠度测试也越显重要。 0003 为了达到测试半导体芯片可靠度的目的，通常必须于芯片上设置测试电路，以判 断可能导致半导体电路发生缺陷的制程参数或变量。基于测试半导体芯片可靠度所设置的 测试电路，可称为制程监控(PCM-Process 。
8、Control Monitor)，典型地，可通过于晶片周围 或角落设置孔链(via chain)作为用于制程监控的测试电路。 0004 于现有技术中，孔链是经设计成如图1所示的矩形外观，主要用于在直流测试(DC testing)中检查电阻值变异。但是对于先进的半导体制造技术而言，此类孔链拓扑将明显 受到尖端放电效应及射频耦合或串音效应的影响。举例而言，图1所示的矩形孔链具有节 省尺寸面积的优点，但是对于高频信号测试(如交流或射频信号测试)而言，此类设计存在 有如图1所示的两种非理想效应：也就是说，若高频信号通过该直角R，则该高频信号将放 射于空气中，造成该信号不会通过该等孔链；其次，于两段孔链。
9、或者传输线之间，可能存在 有例如寄生电容Cp，造成高频信号将通过寄生电容Cp，而不会通过该等孔链。 0005 具体而言，当进行上述交流或射频测试时，信号将经由该直角R放射至空气中或 者通过该等寄生电容Cp，进而使得对通孔电阻值(via resistance)的评估发生错误。 0006 因此，如何提出一种可应用于直流测试中，同时能够于交流或射频测试中达到降 低尖端放电效应及射频耦合或串音效应所造成的影响，以避免上述种种缺失的电路组件结 构，实为目前各界亟欲解决的技术问题。 发明内容 0007 鉴于上述现有技术的缺点，本发明的主要目的在于提供一种用于制程监控的电路 组件结构，以避免发生对通孔电阻值。
10、的评估错误，进一步提升整体集成电路制程及测试的 可靠度。 0008 本发明所提供的用于制程监控的电路组件结构包括：具有第一前端点及第一尾端 点的第一孔链；具有第二前端点及第二尾端点，且与该第一孔链之间间隔一第一间隙的第 二孔链，且该第一前端点与第二前端点相邻，第一尾端点与第二尾端点相邻；第一浮动金属 层，其形成于该第一孔链与该第二孔链之间的该第一间隙中，且并未与该第一孔链及该第 二孔链接触；以及绕过该第一浮动金属层连接该第一前端点与第二前端点的第一弧形连接 部。 说 明 书CN 102832202 A 2/6页 4 0009 于本发明的其它实施例中，该用于制程监控的电路组件结构还包括第三孔链、。
11、第 二浮动金属层、以及第二弧形连接部，其中，第三孔链具有第三前端点及第三尾端点，且与 该第二孔链之间间隔一第二间隙，使该第二孔链介于该第一孔链与第三孔链之间，且该第 二前端点与第三前端点相邻，第二尾端点与第三尾端点相邻；第二浮动金属层形成于该第 二孔链与该第三孔链之间的该第二间隙中，且并未与该第二孔链及该第三孔链接触；且第 二弧形连接部绕过该第二浮动金属层连接该第二尾端点与第三尾端点。 0010 于本发明的又一实施例中，该第一间隙的宽度等于该第二间隙。而该第一间隙的 宽度也可大于或小于该第二间隙。 0011 相较于现有技术，本发明不但能够有效地避免或降低孔链之间所产生的边缘寄生 电容Cp，避免。
12、高频信号通过寄生电容Cp，同时也可降低尖端放电及射频耦合或串音效应所 带来的负面效应，避免信号经由尖端放电而放射至空气中，提升对通孔电阻值的正确评估， 显著改善对于半导体制程测试的可靠度。 附图说明 0012 图1用于示意地描绘现有半导体制程中作为测试电路的矩形孔链的上视图； 0013 图2用于示意地描绘本发明实施例的用于制程监控的电路组件结构的上视图； 0014 图3用于说明本发明的孔链组成和结构的剖视图；以及 0015 图4A及图4B用于示意地描绘本发明实施例中用于制程监控的电路组件结构沿着 剖面线2-2的剖面图。 0016 主要组件符号说明 0017 说 明 书CN 102832202 。
13、A 3/6页 5 0018 具体实施方式 0019 以下通过特定的具体实施例说明本发明的技术内容，熟悉本领域的技术人员可由 本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明也可通过其它不同的 具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在未悖离 本发明的精神下进行各种修饰与变更。 0020 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭 示的内容，以供熟悉本领域的技术人员的了解与阅读，并非用以限定本发明可实施的限定 条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影 响本发明所能产生的功效及所能达成的。
14、目的下，均应仍落在本发明所揭示的技术内容得能 涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“第三”、“第四”、“上方”、“前”、 “尾”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关 说 明 书CN 102832202 A 4/6页 6 系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。 0021 请参照图2，其为本发明的一例示性实施例的用于制程监控的电路组件结构200 的上视图。如图所示，该电路组件结构200可包含：第一、第二、第三、第四孔链202，204， 206，208；第一、第二、第三弧形连接部203，205，207；以。
15、及第一、第二、第三浮动金属层 203a，205a，207a。 0022 该第一、第二、第三、第四孔链202，204，206，208彼此平行，例如，该第二孔链204 在一直线方向上平行于该第一孔链202；该第三孔链206在一直线方向上平行于该第二孔 链204；该第四孔链208在一直线方向上平行于该第三孔链206。 0023 此外，如图所示，该第一孔链202具有第一前端点202a及第一尾端点202b，该第 二孔链204具有第二前端点204a及第二尾端点204b，且该第二孔链204与该第一孔链202 之间间隔一第一间隙211，且该第一前端点202a与第二前端点204a相邻，第一尾端点202b 与第二。
16、尾端点204b相邻；该第三孔链206具有第三前端点206a及第三尾端点206b，且该 第三孔链206与该第二孔链204之间间隔一第二间隙212，使该第二孔链204介于该第一 孔链202与第三孔链206之间，且该第二前端点204a与第三前端点206a相邻，第二尾端点 204b与第三尾端点206b相邻；该第四孔链208具有第四前端点208a及第四尾端点208b， 且该第四孔链208与该第三孔链206之间间隔一第三间隙213，使该第三孔链206介于该第 二孔链204与第四孔链208之间，且该第三前端点206a与第四前端点208a相邻，第三尾端 点206b与第四尾端点208b相邻。 0024 本发明用。
17、于制程监控的电路组件结构包括的第一浮动金属层203a是形成于该第 一间隙211中，也就是可形成于该第一孔链202与该第二孔链204之间，且并未与该第一孔 链202及该第二孔链204相接触。 0025 该第一弧形连接部203是由圆弧形金属构成，用以将该第一孔链202的第一前端 点202a电性连接至该第二孔链204的第二前端点204a，并且绕过该第一浮动金属层203a。 同样地，如图所示，该等第二、第三及第四孔链204，206，208彼此之间也可间隔以适当的间 隙，且两个相邻的孔链之间的间隙无须等于其它两个相邻孔链之间的间隙的必要。 0026 举例而言，该第二孔链204与该第三孔链206之间也可间。
18、隔一第二间隙212，且该 第二孔链204与该第三孔链206之间的第二间隙212可能不同于该第一孔链202与该第二 孔链204之间的第一间隙211。该第二浮动金属层205a是形成于该第二间隙212中，也就 是可形成于该第二孔链204与该第三孔链206之间，且并未与该第二孔链204与该第三孔 链206之间相接触。该第二弧形连接部205同样是由圆弧形金属构成，其形状可不同于该第 一弧形连接部203，用以将该第二孔链204的第二尾端点204b电性连接至该第三孔链206 的第三尾端点206b，并且绕过该第二浮动金属层205a。 0027 同样地，该第三弧形连接部207可用以将该第三孔链206的第三前端点。
19、206a电性 连接至该第四孔链208的第四前端点208a，并且绕过该第三浮动金属层207a。 0028 本实施例所欲强调的是，该等弧形连接部的形状并不限定，仅需成型为具有圆弧 形的边缘，主要目的在于避免或降低在进行交流或射频测试时，信号经由太过尖锐的边缘 (如图1的直角R)放射至空气中。 0029 此外，于本发明的实施例中，可进一步包含输入接地垫片201及输出接地垫片 209，其分别用以作为射频(RF)测试输入信号的接地端及作为射频(RF)测试输出信号的接 说 明 书CN 102832202 A 5/6页 7 地端。该第一孔链202的第一尾端点202b可用以作为射频(RF)测试输入信号的输入端。
20、， 而该第四孔链208具有第四尾端点208b则用以作为射频(RF)测试输出信号的输出端。 0030 另请参阅图3，其以孔链的剖视图说明本发明的孔链组成和结构。以第一孔链202 来举例说明，该第一孔链202包括多个第一上层金属片2020、第一下层金属片2021及第一 通孔2022，其中，各该第一上层金属片2020与第一下层金属片2021彼此错位，并通过各该 第一通孔2022电性连接该第一上层金属片2020与第一下层金属片2021，以构成串联结构。 如图所示，该第一下层金属片2021及第一通孔2022是形成于介电层221中，该第一下层金 属片2021可在形成导电线路的同时通过电镀法形成，该第一通孔。
21、2022则可透过图案化制 程、以及如电镀或溅渡的方式制作。当然，上述的浮动金属层和弧形连接部也可依该现有技 术形成。 0031 同样地，该第二孔链包括多个第二上层金属片、第二下层金属片及第二通孔，其 中，各该第二上层金属片与第二下层金属片彼此错位，并通过各该第二通孔电性连接该第 二上层金属片与第二下层金属片，以构成串联结构。该第三孔链包括多个第三上层金属片、 第三下层金属片及第三通孔，其中，各该第三上层金属片与第三下层金属片彼此错位，并通 过各该第三通孔电性连接该第三上层金属片与第三下层金属片，以构成串联结构(未图 标)。应可了解的是，各该孔链的上层金属片可同时形成、通孔也可同时形成以及下层金。
22、属 片也可同时形成。 0032 请参阅图4A及图4B，其用于示意地描绘本发明实施例的电路组件结构200沿着图 2剖面线2-2的剖面图。 0033 如图4A所示，该第一、第二、第三、第四孔链202，204，206，208皆形成于基板 220(如硅基板或印刷电路板等)上，且分别通过通孔电性连接上下层金属片。例如，该第一 孔链202是由第一通孔2022电性连接该第一上层金属片2020与第一下层金属片2021，以 构成串联结构。该第二孔链204是由第二通孔2042电性连接第二上层金属片2040与第二 下层金属片2041，该第三孔链206是由第三通孔2062电性连接第三上层金属片2060与第 三下层金属。
23、片2061，及该第四孔链208是由第四通孔2082电性连接第四上层金属片2080 与第四下层金属片2081。 0034 该第一孔链202与该第二孔链204之间、该第二孔链204与该第三孔链206之间、 及该第三孔链206与该第四孔链208之间皆存在间隙，各个间隙的大小不一定相同，依据制 程或使用者需求而定。 0035 此外，该第一孔链202与该第二孔链204之间设置有第一浮动金属层203a，且并未 与该第一孔链202及该第二孔链204相接触。同样地，该第二孔链204与该第三孔链206 之间、该第三孔链206与该第四孔链208之间也可分别设置有第二浮动金属层205a及第三 浮动金属层207a。 。
24、0036 更具体而言，于图4A所示的架构中，第一浮动金属层203a是设置于该第一下层金 属片2021和第二下层金属片2041之间。同样地，第二浮动金属层205a也是设置于该第二 下层金属片2041和第三下层金属片2061之间，其它情况可据此类推。 0037 或者如图4B，第一浮动金属层203a是设置于该第一上层金属片2020和第二上层 金属片2040之间。同样地，第二浮动金属层205a也是设置于该第二上层金属片2040和第 三上层金属片2060之间。 说 明 书CN 102832202 A 6/6页 8 0038 本实施例所欲强调的是，该等浮动金属层的设置位置并不限定，仅需设置于相邻 的两个孔。
25、链之间，主要目的在于避免或降低相邻的两个孔链之间的边缘寄生电容Cp于交 流或射频测试中降低射频耦合及造成串音效应。 0039 此外，应留意到，本发明上述实施例中仅仅以上下两层作为说明范例，然而，本发 明并不限定于此，本发明上述各实施例皆可类推并应用至具有多层的情况。 0040 综上所述，本发明的用于制程监控的电路组件结构能够于交流或射频测试中降低 尖端放电及射频耦合或串音效应，通过避免高频信号通过寄生电容Cp，及避免信号经由尖 端放电而放射至空气中，提升对通孔电阻值的正确评估，同时避免发生串音。此外，相较于 现有的矩形电路组件结构，本发明的用于制程监控的电路组件结构能够使得于交流或射频 测试中。
26、对通孔电阻值的评估更加正确，以供使用者判断可能导致半导体电路发生缺陷的制 程参数或变量，同时提升半导体装置及制程的可靠度。 0041 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉本领域的技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改 变。因此，本发明的权利保护范围，应如权利要求书所列。 说 明 书CN 102832202 A 1/3页 9 图1 说 明 书 附 图CN 102832202 A 2/3页 10 图2 图3 说 明 书 附 图CN 102832202 A 10 3/3页 11 图4A 图4B 说 明 书 附 图CN 102832202 A 11 。