《一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法.pdf》由会员分享，可在线阅读，更多相关《一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102832799 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 7 9 9 A *CN102832799A* (21)申请号 201210316256.4 (22)申请日 2012.08.31 H02M 1/36(2007.01) H02M 1/32(2007.01) (71)申请人苏州永健光电科技有限公司 地址 215163 江苏省苏州市高新区科技城科 创路18号A栋5楼 (72)发明人赵一尘 卢晓冬 何乐年 (74)专利代理机构杭州天勤知识产权代理有限 公司 33224 代理人胡红娟 (54) 发明名称 一种具备快速泄放晶体管寄生。
2、电容电荷的开 关电路及其电荷泄放方法 (57) 摘要 本发明公开了一种具备快速泄放晶体管寄生 电容电荷的开关电路，包括与负载相连的晶体管； 晶体管的输入端连接有电荷泄放电路；电荷泄放 电路接收外部设备提供的第二控制信号，其用于 在第二控制信号的作用下对晶体管寄生电容上的 电荷进行泄放，将晶体管的输入端电位拉低至参 考电位。同时本发明还公开了该开关电路的电荷 泄放方法。本发明通过在晶体管由关闭转入导通 的过渡阶段利用电荷泄放电路快速下调晶体管输 入端的电位，能够有效消除在控制负载启动时存 在的延迟现象；大幅减小了晶体管导通后浪费在 降低输入端虚高电位的时间开销。 (51)Int.Cl. 权利要求。
3、书1页 说明书6页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 6 页 附图 3 页 1/1页 2 1.一种具备快速泄放晶体管寄生电容电荷的开关电路，包括与负载相连的晶体管；所 述的晶体管的输入端与负载的输出端相连，输出端接地，控制端接收外部设备提供的第一 控制信号；所述的负载的输入端接供电电压；其特征在于：所述的晶体管的输入端连接有 电荷泄放电路；所述的电荷泄放电路接收外部设备提供的第二控制信号，并在第二控制信 号的作用下对晶体管寄生电容上的电荷进行泄放，将晶体管的输入端电位拉低至参考电 位。 2.根据权利要求1所述的具备快速泄放晶体管寄。
4、生电容电荷的开关电路，其特征在 于：所述的电荷泄放电路为一NMOS管，其漏极与晶体管的输入端相连，源极接参考电位，栅 极接收所述的第二控制信号。 3.根据权利要求1所述的具备快速泄放晶体管寄生电容电荷的开关电路，其特征在 于：所述的电荷泄放电路由一CMOS传输门和一反相器组成；其中，CMOS传输门的输入端与 晶体管的输入端相连，CMOS传输门的输出端接参考电位，CMOS传输门的第一控制端与反相 器的输入端相连并接收所述的第二控制信号，反相器的输出端与CMOS传输门的第二控制 端相连。 4.根据权利要求1所述的具备快速泄放晶体管寄生电容电荷的开关电路，其特征在 于：所述的晶体管的输出端通过限流器。
5、件接地。 5.根据权利要求4所述的具备快速泄放晶体管寄生电容电荷的开关电路，其特征在 于：所述的限流器件为电阻或MOS管。 6.根据权利要求1所述的具备快速泄放晶体管寄生电容电荷的开关电路，其特征在 于：所述的晶体管为MOS管。 7.一种如权利要求16任一权利要求所述的开关电路的电荷泄放方法，其特征在于： 在晶体管由关闭到导通的转换时间段内启动电荷泄放电路，利用电荷泄放电路对晶体管寄 生电容上的电荷进行泄放，在晶体管导通前将晶体管的输入端电位拉低至参考电位；所述 的转换时间段为第一控制信号从关闭电平到导通电平转换的过渡时间。 权 利 要 求 书CN 102832799 A 1/6页 3 一种具。
6、备快速泄放晶体管寄生电容电荷的开关电路及其电 荷泄放方法 技术领域 0001 本发明属于开关控制电路技术领域，具体涉及一种具备快速泄放晶体管寄生电容 电荷的开关电路及其电荷泄放方法。 背景技术 0002 在采用MOS管作为调节与控制开关应用中，常有某电子元器件(包括但不限于电 阻、晶体管、LED等)的一端与开关电路(如MOS管)相连，并通过该开关电路作为电子元 器件开关控制或传导电流的电路结构。虽然理论上使MOS管导通就可以让与MOS管相连的 电子元器件正常导电，但实际中会出现MOS管自身已处于导通状态，但与之相连的电子元 器件中却没有电流或电流偏小，需要一定的时间后该器件上的电流才满足要求的。
7、问题。这 是由于MOS管输入端存在较大的输入电容(例如负载电容、寄生电容等)上存储的电荷使 得MOS管在导通之初首先泄放的是输入电容中的电荷而不是为与之相连的器件提供通路。 在LED显示装置的应用中就大量使用LED连接列驱动器的情况，而列驱动器的输出端通常 是NMOS管，在要求快速响应时就会受到此种困扰。 0003 图1以发光LED为例，LED阳极接电源V DD (5V)，LED阴极连接NMOS管M的漏极， NMOS管M的源极通过电阻R接地，NMOS管M的栅极接受控制信号V G 控制NMOS管的通断。 0004 设LED的阈值电压为V T ，最小点亮电压为V L ，正向压降为V F 。LED的。
8、正向电流与 正向电压的关系为：其中I S 为饱和电流，V为正向电压，KT/q为热电压。 LED的阈值电压V T 指的是当LED中的导通电流达到1微安时的正向电压(V T 对应的导通电 流各个厂家可能有所差异)；最小点亮电压V L 是人眼可见到LED发光时的正向电压，故在实 际中V L 即为LED的负载启动电压。 0005 当LED上的正向压降大于V L 时LED点亮，不考虑LED可能存在的微小漏电流。NMOS 的阈值电压V th 0.8V，控制信号常常采用数字脉冲信号V G ，设该脉冲高电平为1.2V，低电 平为0V，当V G 为低电平时NMOS管关闭，当V G 为高电平时NMOS管导通，V 。
9、G 从低电平转为高 电平的过程(也称上升沿)为NMOS从关闭到导通的过渡阶段。 0006 当V G 为高电平，NMOS管导通，形成从电源V DD 通过LED和NMOS管到地的电流通路。 通路中的电流由NMOS管的导通能力以及LED上具有的正向电压决定。当NMOS管的实际导 通状态所具有的电流通过能力小于LED正向电压所能够提供的电流时，通路电流由NMOS管 决定。此处设NMOS管工作在饱和区，通路中的电流由下式决定(同样可证NMOS管工作在 线性区的情况)： 0007 0008 其中：表示载流子迁移率，C ox 表示单位面积的栅氧电容，W和L分别为NMOS管 的沟道宽度与沟道长度，V gs 、。
10、V th 、V ds 分别表示NMOS管的栅源电压、阈值电压、漏源电压， 说 明 书CN 102832799 A 2/6页 4 表示沟道调制系数。 0009 NMOS管工作于饱和区的条件为： 0010 V ds (V gs -V th ) 0011 此时，NMOS管的漏端电压为V d ，所以LED上的正向压降为： 0012 y F y DD -V d V L V T 0013 而在V G 从高电平向低电平转换的过程中，NMOS管从导通向关闭转变，NMOS管中流 过的电流逐步变小到零(不考虑漏电因素)，在此过程中，NMOS管通过电流的能力越来越 小，但LED上的电流由于其二极管特性仍继续流向NM。
11、OS，同时由于NMOS管逐步被关闭，未能 通过NMOS管的电流则存储在NMOS管的输入电容上并逐步抬高V d 降低LED上的电流。 0014 而当V G 为低电平，NMOS管关闭，NMOS管中流过的电流为零(不考虑漏电因素)。 LED上的电流进一步给MOS管的输入电容充电抬升V d 。 0015 无论V G 处于高电平向低电平转换过程还是到达低电平，由于LED的二极管特性， V DD 仍然会通过LED向NMOS管漏端充电，LED仍然可能发光，在此期间，通过LED的电流会 在NMOS管漏端的输入电容上存储电荷，并抬高V d ，当V F V DD -V d V L ，虽然LED的亮度不可 见，但L。
12、ED上仍有电流并给NMOS管漏端的输入电容充电，直到V F V DD -V d V T ，这时，LED 的电流趋于零。 0016 设V G 从低电平向高电平转换的起始点时刻为T 0 。当V G 从低电平向高电平转换的 过程中，NMOS管从关闭开始向导通转变，当V G 大于V th 后，NMOS开始导通，随着V G 的继续升 高，NMOS管电流导通能力逐渐增加，而由于此前V G 为低电平时，NMOS漏端电位已被抬高到 接近V DD ，故当NMOS管开始有电流流过时必然先泄放输入电容中的电荷以降低V d ，而此时受 NMOS导通能力的限制，寄生电荷的泄放能力较弱，对增加LED的VF值的帮助有限，无。
13、法让 LED快速点亮，甚至可能难以让V F V T 。 0017 当V G 到达高电平时，设此时刻为T 1 ，虽然此时NMOS管已经导通但因LED上的正向 压降仍较小难于被点亮，此时的NMOS管主要在泄放其漏端的寄生电荷并降低V d 。当V d 下 降到：V F V DD -V d V T ，LED二极管开始有电流，设此时刻为T 2 ，但LED未点亮。 0018 由于此时NMOS管的电流导通能力远大于LED电流，所以V d 电位仍在持续下降，直 到V d 下降到：V F V DD -V d V L ，LED开始点亮，此时刻为T3。 0019 V d 电位可能继续下降直到NMOS电流与LED电流。
14、平衡进入稳定。LED并未在T 1 时 刻点亮时间，而是延后到T 3 时刻，故从V G 信号由低电平转为高电平到LED亮度上的反应存 在明显的延迟效应，其时间差为T 3 -T 1 。 0020 从前面的分析中可以发现，在NMOS管从打开转为关闭后，LED仍然有电流持续一 段时间，随着NMOS的关闭，NMOS管漏端的输入电容会被较快地充电而抬高电位，直到LED的 V F V L 使LED熄灭。这样，因控制脉冲达到低电平，NMOS管关闭后需要少许时间对输入电 容充电使V F V L ，所以有关断延迟。当LED熄灭后，对NMOS管漏端输入电容的充点并不会 立刻停止，只有V F V T 充电才会基本停止。
15、，也即V d 接近V DD 而基本稳定。 0021 而当NMOS管从关闭转为打开，随着NMOS导通，LED的正向压降V F 因NMOS输入电 容中的电荷被泄放而增加，开始在LED上产生电流，由于LED二极管的伏安特性，当V F 值从 很小值开始增加，开始阶段电流变化幅度小电流也小，当V F V T ，LED中电流增长开始加快， 只有当V F V L ，LED才被点亮。由此可见，从NMOS管转为打开到LED点亮存在着打开延迟 说 明 书CN 102832799 A 3/6页 5 时间。合适的NMOS管设计，其漏端输入电容中的寄生电荷在NMOS管导通后的泄放速度会 大于因LED的正向压降增加对输入。
16、端的充电速度。 0022 由此可见，当控制脉冲达到高电平使NMOS管打开时，LED并不能及时点亮，存在打 开延迟时间。 0023 从LED的二极管的伏安特性可以得知，打开延迟大于关闭延迟。 0024 虽然通过增加NMOS管的W/L比来增大电流导通能力可以缩短打开延迟，但不仅会 因增大芯片面积而增加成本，同时也带来了增加输入电容值副作用。当然还可以通过制造 工艺的调节提高NMOS管导通能力，但这会增加制造成本和制造复杂度。 0025 同理可证PMOS管和CMOS作为开关应用时，存在同样问题 0026 在数字逻辑技术中，常常通过脉冲宽度的变化实现信号控制。例如常用的 PWM(Pulse Width。
17、 Modulation，脉冲宽度调制)控制技术。在本例中，V G 就是一个脉冲信号， 如果我们用V G 信号的高电平宽度控制LED的点亮时间的话，由于上述现象的存在会出现实 际的LED点亮时间小于V G 脉宽问题。这在要求LED点亮时间通过控制脉宽宽度具有高精度 的场合就成为重大问题。例如在如今的LED显示和照明领域，PWM技术的应用非常普遍，在 灰阶要求越来越高的今天，技术上普遍采用减小脉冲宽度的方法实现更优的灰阶表现。目 前常常用到V G 脉宽仅20ns显示某级灰度，用2倍20ns的脉宽显示亮度增加一倍的灰度， 但延迟时间的存在不仅使得2倍的比例被破坏，也会造成20ns的脉宽实际点亮时间并。
18、不是 20ns。而目前未见关于此问题的解决方案的公开报道，因此迫切需要一种技术解决此难题。 发明内容 0027 本发明提供了一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放 方法，能够有效缓解在控制负载启动时存在的打开延迟现象。 0028 一种具备快速泄放晶体管寄生电容电荷的开关电路，包括：与负载相连的晶体 管； 0029 所述的晶体管的输入端与负载的输出端相连，输出端接地，控制端接收外部设备 提供的第一控制信号；所述的负载的输入端接供电电压； 0030 所述的晶体管的输入端连接有电荷泄放电路；所述的电荷泄放电路接收外部设备 提供的第二控制信号，并在第二控制信号的作用下对晶体管寄生电容。
19、上的电荷进行泄放， 将晶体管的输入端电位拉低至参考电位。 0031 优选地，所述的晶体管的输出端通过限流器件接地，所述的限流器件为电阻或MOS 管等；能够调节和恒定流过晶体管和负载的电流，也能够防止电流过大烧坏晶体管和负载。 0032 所述的晶体管具有开关功能的同时，还具备导通阻抗调节功能。 0033 所述的电荷泄放电路为一NMOS管，其漏极与晶体管的输入端相连，源极接参考电 位，栅极接收所述的第二控制信号。 0034 所述的电荷泄放电路由一CMOS传输门和一反相器组成；其中，CMOS传输门的输入 端与晶体管的输入端相连，CMOS传输门的输出端接参考电位，CMOS传输门的第一控制端与 反相器的。
20、输入端相连并接收所述的第二控制信号，反相器的输出端与CMOS传输门的第二 控制端相连。 0035 所述的晶体管为MOS管。 说 明 书CN 102832799 A 4/6页 6 0036 所述的负载的输入端通过开关选通器件接供电电压。 0037 所述的负载为LED；使本发明电路应用于LED显示技术领域，能够有效加快LED的 点亮速度。 0038 若负载为LED且应用于LED显示阵列时，所述的开关选通器件为PMOS管。 0039 本发明的原理为：晶体管关断时，晶体管输入端的电位由于寄生电容的作用而抬 升直到负载对该寄生电容的充电电流趋于零；当晶体管由关闭转入导通的转换过程时，外 部设备发送第二控。
21、制信号打开电荷泄放电路，使其工作将寄生电容上的电荷对较低的参考 电位进行泄放，把晶体管输入端虚高的电位在泄放时间段内拉低到负载启动电位，使得负 载两端的电压大于负载启动电压，从而实现了在晶体管转入导通后及时使得负载启动，减 少了由于寄生电容导致的负载启动延迟时间。 0040 本发明开关电路的电荷泄放方法为：在晶体管由关闭到导通的转换时间段内启动 电荷泄放电路，利用电荷泄放电路对晶体管寄生电容上的电荷进行泄放，在晶体管导通前 将晶体管的输入端电位拉低至参考电位；所述的转换时间段为第一控制信号从关闭电平到 导通电平转换的过渡时间。 0041 所述的参考电位满足关系式VV DD -V s ；其中，V。
22、为参考电位，V DD 为供电电压，Vs 为负载启动电压；所述的负载启动电压为能够使负载启动的负载两端电压最小值。 0042 本发明通过在晶体管由关闭转入导通的过渡阶段利用电荷泄放电路快速下调晶 体管输入端的电位，能够有效消除在控制负载启动时存在的延迟现象；大幅减小了晶体管 导通后浪费在降低输入端虚高电位的时间开销。 附图说明 0043 图1为现有开关电路的应用及结构示意图。 0044 图2为本发明开关电路第一种实例的结构及应用示意图。 0045 图3为本发明开关电路第二种实例的结构及应用示意图。 0046 图4为本发明开关电路第三种实例的结构及应用示意图。 具体实施方式 0047 为了更为具体。
23、地描述本发明，下面结合附图及具体实施方式对本发明的技术方案 及其相关原理进行详细说明。 0048 实施例1： 0049 如图2所示，一种具备快速泄放晶体管寄生电容电荷的开关电路，包括：与LED相 连的NMOS管M 1 、电阻R和电荷泄放电路100。 0050 NMOS管M 1 的漏极与LED的阴极和电荷泄放电路100的输入端相连，LED的阳极通 过PMOS管M p 接供电电压V DD ，NMOS管M 1 的源极与电阻R的一端相连，电阻R的另一端接地， 电荷泄放电路100的输出端接参考电位； 0051 NMOS管M 1 的栅极接收外部设备提供的控制信号Ctr1，外部控制电路根据控制信 号Ctr1。
24、的状态向电荷泄放电路100的控制端提供控制信号Ctr2。 0052 电荷泄放电路100由一CMOS传输门TG和一反相器INV组成；其中，CMOS传输门 TG的输入端为电荷泄放电路100的输入端，CMOS传输门TG的输出端为电荷泄放电路100 说 明 书CN 102832799 A 5/6页 7 的输出端，CMOS传输门TG的第一控制端与反相器INV的输入端相连并为电荷泄放电路100 的控制端，反相器INV的输出端与CMOS传输门TG的第二控制端相连。 0053 本实施方式中，来自外部装置的选通信号W1控制M p 打开，来自外部设备的控制信 号Ctr1控制NMOS管M 1 开通与关断，进而控制L。
25、ED的点亮与熄灭，电阻R用于在M 1 开通时 对流过的电流进行限制，防止电流过大烧坏M 1 或者LED。外部控制电路根据控制信号Ctr1 的状态向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中CMOS传输门TG 的开通与关断。 0054 M 1 关断时，LED阴极电位由于M 1 漏极寄生电容的作用而抬升到接近于电源电压 V DD ，当M 1 接收控制信号Ctr1转向导通状态起，外部控制电路会根据控制信号Ctr1的状态变 化向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中的CMOS传输门TG打 开，将M 1 漏极寄生电容上的存储电荷对参考电位进行泄放，把虚高的LE。
26、D阴极电位在泄放 时间段内拉低到参考电位，该参考电位能够使对应的LED正向电压大于LED的最小点亮电 压V L ，从而实现了在M 1 转入导通后的泄放时间段内点亮LED，减小了M 1 漏极寄生电容上的 存储电荷导致的LED点亮延迟。 0055 实施例2： 0056 如图3所示，一种具备快速泄放晶体管寄生电容电荷的开关电路，包括：与LED相 连的NMOS管M 1 、NMOS管M 2 和电荷泄放电路100。 0057 NMOS管M 1 的漏极与LED的阴极和电荷泄放电路100的输入端相连，LED的阳极通 过PMOS管M p 接供电电压V DD ，NMOS管M 1 的源极与NMOS管M 2 的漏极相。
27、连，NMOS管M 2 的源极 接地，电荷泄放电路100的输出端接参考电位，NMOS管M 2 的栅极接收给定的基准电压信号 V ref ； 0058 NMOS管M 1 的栅极接收外部设备提供的控制信号Ctr1，外部控制电路根据控制信 号Ctr1的状态向电荷泄放电路100的控制端提供控制信号Ctr2。 0059 电荷泄放电路100由一CMOS传输门TG和一反相器INV组成；其中，CMOS传输门 TG的输入端为电荷泄放电路100的输入端，CMOS传输门TG的输出端为电荷泄放电路100 的输出端，CMOS传输门TG的第一控制端与反相器INV的输入端相连并为电荷泄放电路100 的控制端，反相器INV的输。
28、出端与CMOS传输门TG的第二控制端相连。 0060 本实施方式中，来自外部装置的选通信号W1控制M p 打开，来自外部设备的控制信 号Ctr1控制NMOS管M 1 开通与关断，进而控制LED的点亮与熄灭，NMOS管M 2 栅端接基准电 压V ref ，用于在M 1 开通时对流过的电流进行限制，防止电流过大烧坏M 1 或者LED。外部控制 电路根据控制信号Ctr1的状态向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路 100中CMOS传输门TG的开通与关断。 0061 M 1 关断时，LED阴极电位由于M 1 漏极寄生电容的作用而抬升到接近于电源电压 V DD ，当M 1 接收控制信号。
29、Ctr1转入导通状态时，控制电路会根据控制信号Ctr1的状态变化 向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中的CMOS传输门TG打开， 将M 1 漏极寄生电容上的存储电荷对参考电位进行泄放，把虚高的LED阴极电位在泄放时间 段内拉低到参考电位，该参考电位能够使对应的LED正向电压大于LED的最小点亮电压V L ， 从而实现了在M 1 转入导通后的泄放时间段内点亮LED，减小了M 1 漏极寄生电容上的存储电 荷导致的LED点亮延迟。且M 1 打开时，可以工作在饱和区，也可以工作在线性区。 说 明 书CN 102832799 A 6/6页 8 0062 实施例3： 0063 。
30、如图4所示，一种具备快速泄放晶体管寄生电容电荷的开关电路，包括：与LED相 连的NMOS管M 1 和电荷泄放电路100。 0064 NMOS管M 1 的漏极与LED的阴极和电荷泄放电路100的输入端相连，LED的阳极通 过PMOS管M p 接供电电压V DD ，NMOS管M 1 的源极接地，电荷泄放电路100的输出端接参考电 位； 0065 NMOS管M 1 的栅极接收外部设备提供的控制信号Ctr1，外部控制电路根据控制信 号Ctr1向电荷泄放电路100的控制端提供控制信号Ctr2。 0066 电荷泄放电路100由一NMOS管M N 构成；M N 的漏极为电荷泄放电路100的输入端， M N 。
31、的源极为电荷泄放电路100的输出端，M N 的栅极为电荷泄放电路100的控制端。 0067 本实施方式中，来自外部装置的选通信号W1控制M p 打开，来自外部设备的控制信 号Ctr1控制NMOS管M 1 开通与关断，进而控制LED的点亮与熄灭，同时NMOS管M 1 在开通时 自身完成限流的功能，防止电流过大烧坏负载LED。外部控制电路根据控制信号Ctr1的状 态向电荷泄放电路100发送控制信号Ctr2控制NMOS管M N 的开通与关断。 0068 M 1 关断时，LED阴极电位由于M 1 漏极寄生电容的作用而抬升到接近于电源电压 V DD ，当M 1 接收控制信号Ctr1转向导通状态后，控制电。
32、路会根据控制信号Ctr1的状态变化 向电荷泄放电路100发送控制信号Ctr2控制NMOS管MN打开，将M 1 漏极寄生电容上的存储 电荷对地进行泄放，把虚高的LED阴极电位在泄放时间段内拉低到参考电位，该参考电位 能够使对应的LED正向电压大于LED的最小点亮电压V L ，从而实现了在M 1 转入导通后的泄 放时间段内点亮LED，减小了M 1 漏极寄生电容上的存储电荷导致的LED点亮延迟。且M 1 打 开时，只能工作在线性区，才能完成限流的功能。 0069 以上三种实施例开关电路的电荷泄放方法为：在NMOS管M 1 由关闭到导通的转换 时间段内通过控制信号Ctr2启动电荷泄放电路100，利用电。
33、荷泄放电路100对M 1 寄生电容 上的电荷进行泄放，在M 1 导通前将M 1 的漏端电位拉低至参考电位。 0070 转换时间段为控制信号Ctr1上升沿的过渡延迟时间；控制信号Ctr1的脉宽为 20ns，控制信号Ctr2的脉宽为5ns 0071 参考电位满足关系式VV DD -V L ；其中，V为参考电位，V DD 为供电电压(5V)，V L 为 LED最小点亮电压(1.5V)。 说 明 书CN 102832799 A 1/3页 9 图1 图2 说 明 书 附 图CN 102832799 A 2/3页 10 图3 说 明 书 附 图CN 102832799 A 10 3/3页 11 图4 说 明 书 附 图CN 102832799 A 11 。