《四方扁平型功率MOS芯片封装结构.pdf》由会员分享，可在线阅读，更多相关《四方扁平型功率MOS芯片封装结构.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102842548 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 2 5 4 8 A *CN102842548A* (21)申请号 201210302095.3 (22)申请日 2012.08.23 H01L 23/488(2006.01) (71)申请人苏州固锝电子股份有限公司 地址 215153 江苏省苏州市新区通安经济开 发区通锡路31号 (72)发明人胡乃仁 杨小平 李国发 钟利强 (74)专利代理机构苏州创元专利商标事务所有 限公司 32103 代理人马明渡 (54) 发明名称 四方扁平型功率MOS芯片封装结构 (57) 摘要 本。
2、发明公开一种四方扁平型功率MOS芯片封 装结构，其导电基盘由散热区和基盘引脚区组成， 此基盘引脚区由若干个相间排列的漏极引脚组 成，此漏极引脚一端与散热区端面电连接，所述散 热区位于MOSFET芯片正下方且与MOSFET芯片下 表面之间通过导电焊料层电连接；所述第一导电 焊盘和第二导电焊盘位于MOSFET芯片另一侧，第 一导电焊盘和第二导电焊盘均包括焊接区和引脚 区，焊接区与引脚区的连接处具有一折弯部；一 铝导体带跨接于所述MOSFET芯片的源极与第一 导电焊盘的焊接区之间，所述铝导体带与MOSFET 芯片的源极的焊接条至少为2条且相间排列。本 发明功率MOS芯片封装结构有利于减少欧姆接触 电。
3、阻，提高了电性能指标，同时也减少热量的产 生。 (51)Int.Cl. 权利要求书1页 说明书3页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 2 页 1/1页 2 1. 一种四方扁平型功率 MOS芯片封装结构， 包括 MOSFET芯片 （1） 、 环氧树脂层 （2） ， 所 述 MOSFET芯片上表面 （1） 设有源极和栅极， 下表面设有漏极， 其特征在于 ：还包括导电基盘 （3） 、 第一导电焊盘 （4） 和第二导电焊盘 （5） ， 所述导电基盘 （3） 由散热区 （31） 和基盘引脚区 （32） 组成， 此基盘引脚区 （。
4、32） 由若干个相间排列的漏极引脚 （321） 组成， 此漏极引脚 （321） 一端与散热区 （31） 端面电连接， 所述散热区 （31） 位于 MOSFET芯片 （1） 正下方且与 MOSFET 芯 片 （1） 下 表 面 之 间 通 过 导 电 焊 料 层 （6） 电 连 接 ；所 述 第 一 导 电 焊 盘 （4） 和 第 二 导 电 焊 盘 （5） 位于 MOSFET芯片 （1） 另一侧， 第一导电焊盘 （4） 和第二导电焊盘 （5） 均包括焊接区 （7） 和引脚区 （8） ， 焊接区 （7） 与引脚区 （8） 的连接处具有一折弯部 （9） ， 从而使得焊接区 （7） 高 于引脚区 （。
5、8） ；一铝导体带 （10） 跨接于所述 MOSFET芯片 （1） 的源极与第一导电焊盘 （4） 的 焊 接 区 （7） 之 间， 所 述 铝 导 体 带 （10） 与 MOSFET芯 片 （1） 的 源 极 的 焊 接 条 （12） 至 少 为 2条 且相间排列 ；一金属线 （11） 跨接于所述 MOSFET芯片 （1） 的栅极与第二导电焊盘 （5） 的焊接 区 （7） 之间。 2. 根 据 权 利 要 求 1所 述 的 功 率 MOS芯 片 封 装 结 构， 其 特 征 在 于 ： 所 述 第 一 导 电 焊 盘 （4） 和第二导电焊盘 （5） 各自的焊接区 （7） 与 MOSFET芯片位。
6、于同一水平面。 3. 根据权利要求 1所述的功率 MOS芯片封装结构， 其特征在于 ：所述铝导体带 （10） 宽 厚比为 1： 1015。 4. 根据权利要求 1所述的功率 MOS芯片封装结构， 其特征在于 ：所述至少 2条焊接条 （12） 的排列方式为平行设置。 5. 根 据 权 利 要 求 1所 述 的 功 率 MOS芯 片 封 装 结 构， 其 特 征 在 于 ： 所 述 第 一 导 电 焊 盘 （4） 的引脚区由至少四根源极引脚组成。 6. 根 据 权 利 要 求 1所 述 的 功 率 MOS芯 片 封 装 结 构， 其 特 征 在 于 ： 所 述 第 二 导 电 焊 盘 （5） 的引。
7、脚区由一根栅极引脚组成。 7. 根 据 权 利 要 求 1所 述 的 功 率 MOS芯 片 封 装 结 构， 其 特 征 在 于 ：所 述 漏 极 引 脚 （321） 的数目为四根。 权 利 要 求 书CN 102842548 A 1/3页 3 四方扁平型功率 MOS 芯片封装结构 技术领域 0001 本 发 明 涉 及 MOS芯 片 技 术 领 域， 具 体 涉 及 一 种 四 方 扁 平 行 型 功 率 MOS芯 片 封 装 结 构。 背景技术 0002 随 着 电 子 制 造 技 术 的 快 速 发 展， 消 费 电 子 产 品 越 来 越 向 小 型、 便 携 的 趋 势 发 展， 这。
8、 也 导 致 了 这 些 电 子 产 品 的 内 部 能 够 用 于 布 置 电 学 元 件 的 空 间 变 得 越 来 越 有 限。 在 此 情 况 下， 采用的电学元件势必越薄越好， 这也成为了目前电子元件制造也的发展趋势。 四方扁平 无引脚封装 (DFN)工艺恰好可以满足这一需求。 0003 现有技术， 如附图 1所示是一种典型的 DFN封装结构的剖面示意图， 包括芯片 900, 散热片 920、 引线框架 930、 多个导线 940， 以及包裹上述结构的绝缘胶 950。 芯片 900粘附在 散热片 920上， 引线框架 930具有多个相互绝缘的管脚， 芯片 900表面的焊盘通过导线 9。
9、40 连接在引线框架 93。 相应的管脚上。 绝缘胶 950将上述结构全部包裹起来， 以将其同外界 隔离， 仅将引线框架 930的各个管脚和散热片 920与芯片 900相对的表面暴露在空气中。 引 线 框 架 930暴 露 出 来 的 管 脚 用 于 实 现 被 封 装 的 芯 片 900同 外 界 的 电 学 连 接， 而 散 热 片 920 暴露出来的作用在于将芯片 900工作时产生的热量通过暴露的表面散发到环境中去。 发明内容 0004 本 发 明 目 的 是 提 供 一 种 四 方 扁 平 型 功 率 MOS芯 片 封 装 结 构， 此 功 率 MOS芯 片 封 装 结构有利于减少欧姆。
10、接触电阻， 提高了电性能指标， 同时也减少热量的产生。 0005 为 达 到 上 述 目 的， 本 发 明 采 用 的 技 术 方 案 是 ：一 种 四 方 扁 平 型 功 率 MOS芯 片 封 装 结构， 包括 MOSFET芯片、 环氧树脂层， 所述 MOSFET芯片上表面设有源极和栅极， 下表面设有 漏 极， 还 包 括 导 电 基 盘、 第 一 导 电 焊 盘 和 第 二 导 电 焊 盘， 所 述 导 电 基 盘 由 散 热 区 和 基 盘 引 脚 区 组 成， 此 基 盘 引 脚 区 由 若 干 个 相 间 排 列 的 漏 极 引 脚 组 成， 此 漏 极 引 脚 一 端 与 散 热 。
11、区 端 面 电 连 接， 所 述 散 热 区 位 于 MOSFET芯 片 正 下 方 且 与 MOSFET芯 片 下 表 面 之 间 通 过 导 电 焊 料 层 电 连 接 ；所 述 第 一 导 电 焊 盘 和 第 二 导 电 焊 盘 位 于 MOSFET芯 片 另 一 侧， 第 一 导 电 焊 盘 和 第 二 导 电 焊 盘 均 包 括 焊 接 区 和 引 脚 区， 焊 接 区 与 引 脚 区 的 连 接 处 具 有 一 折 弯 部， 从 而 使 得 焊 接 区 高 于 引 脚 区 ；一 铝 导 体 带 跨 接 于 所 述 MOSFET芯 片 的 源 极 与 第 一 导 电 焊 盘 的 焊 。
12、接 区 之 间， 所述铝导体带与 MOSFET芯片的源极的焊接条至少为 2条且相间排列 ；一金属线跨接于所述 MOSFET芯片的栅极与第二导电焊盘的焊接区之间。 0006 上述技术方案中进一步改进的方案如下 ： 1、 上 述 方 案 中， 所 述 第 一 导 电 焊 盘 和 第 二 导 电 焊 盘 各 自 的 焊 接 区 与 MOSFET芯 片 位 于 同一水平面。 0007 2、 上述方案中， 所述铝导体带宽厚比为 1： 1015。 0008 3、 上述方案中， 所述至少 2条焊接条的排列方式为平行设置。 0009 4、 上述方案中， 所述第一导电焊盘的引脚区由至少四根源极引脚组 说 明 书。
13、CN 102842548 A 2/3页 4 成。 0010 5、 上述方案中， 所述第二导电焊盘的引脚区由一根栅极引脚组成。 0011 6、 上述方案中， 所述漏极引脚的数目为四根。 0012 由于上述技术方案运用， 本发明与现有技术相比具有下列优点和效果 ： 1、 本 发 明 封 装 体 中 导 电 基 盘， 其 同 时 兼 备 了 现 有 技 术 中 导 电 焊 盘、 散 热 片 和 基 岛 三 个 部 件 功 能， 既 有 利 于 进 一 步 缩 小 器 件 的 体 积， 也 减 少 器 件 中 部 件 的 数 目， 同 时 由 于 散 热 区 和 基盘引脚区为一个整体， 提高了电性能的。
14、稳定性。 0013 2、 本 发 明 封 装 体 中 焊 接 区 与 引 脚 区 的 连 接 处 具 有 一 折 弯 部， 从 而 使 得 焊 接 区 高 于 引 脚 区， 并 保 证 了 第 一、 第 二 导 电 焊 盘 的 焊 接 区 与 MOSFET芯 片 的 栅 极 在 同 一 水 平 面， 从 而 有 效 避 免 了 由 于 连 接 栅 极 的 第 二 金 属 线 较 细 在 使 用 中 容 易 断 的 技 术 缺 陷， 从 而 延 长 了 产 品 的使用寿命并提高了可靠性。 0014 3、 本 发 明 此 基 盘 引 脚 区 由 若 干 个 相 间 排 列 的 漏 极 引 脚 组 。
15、成， 第 一 导 电 焊 盘 的 引 脚 区 由 至 少 四 根 源 极 引 脚 组 成， 充 分 考 虑 到 MOSFET芯 片 漏 极 和 源 极 相 对 栅 极 电 流 大 的 差 异， 从而有利于减少热量的产生， 并进一步提高了电性能指标。 0015 4、 本 发 明 所 述 MOSFET芯 片 的 源 极 与 第 一 导 电 焊 盘 的 焊 接 区 之 间 跨 接 有 铝 导 体 带， 且 所 述 铝 导 体 带 与 MOSFET芯 片 的 源 极 的 焊 接 条 至 少 为 2条 且 相 间 排 列， 这 种 结 构 设 计 从而有利于减少欧姆接触电阻， 提高了电性能指标， 同时也。
16、减少热量的产生。 附图说明 0016 图 1为现有技术结构示意图 ； 图 2为本发明功率 MOSFET封装体结构示意图 ； 图 3为附图 2中沿 A-A线的剖视图。 以 上 附 图 中 ： 1、 MOSFET芯 片 ； 2、 环 氧 树 脂 层 ； 3、 导 电 基 盘 ； 31、 散 热 区 ； 32、 基 盘 引 脚 区 ； 321、 漏 极 引 脚 ； 4、 第 一 导 电 焊 盘 ； 5、 第 二 导 电 焊 盘 ； 6、 导 电 焊 料 层 ； 7、 焊 接 区 ； 8、 引 脚 区 ； 9、 折弯部 ； 10、 铝导体带 ； 11、 金属线 ； 12、 焊接条。 具体实施方式 00。
17、17 下面结合实施例对本发明作进一步描述 ： 实施例 1：一种四方扁平型功率 MOS芯片封装结构， 包括 MOSFET芯片 1、 环氧树脂层 2， 所述 MOSFET芯片上表面 1设有源极和栅极， 下表面设有漏极， 还包括导电基盘 3、 第一导电 焊盘 4和第二导电焊盘 5， 所述导电基盘 3由散热区 31和基盘引脚区 32组成， 此基盘引脚 区 32由 若 干 个 相 间 排 列 的 漏 极 引 脚 321组 成， 此 漏 极 引 脚 321一 端 与 散 热 区 31端 面 电 连 接， 所述散热区 31位于 MOSFET芯片 1正下方且与 MOSFET芯片 1下表面之间通过导电焊料 层 。
18、6电 连 接 ；所 述 第 一 导 电 焊 盘 4和 第 二 导 电 焊 盘 5位 于 MOSFET芯 片 1另 一 侧， 第 一 导 电 焊盘 4和第二导电焊盘 5均包括焊接区 7和引脚区 8， 焊接区 7与引脚区 8的连接处具有一 折 弯 部 9， 从 而 使 得 焊 接 区 7高 于 引 脚 区 8；一 铝 导 体 带 10跨 接 于 所 述 MOSFET芯 片 1的 源 极 与 第 一 导 电 焊 盘 4的 焊 接 区 7之 间， 所 述 铝 导 体 带 10与 MOSFET芯 片 1的 源 极 的 焊 接 条 12至少为 2条且相间排列 ；一金属线 11跨接于所述 MOSFET芯片 。
19、1的栅极与第二导电焊盘 5的焊接区 7之间。 说 明 书CN 102842548 A 3/3页 5 0018 上 述 第 一 导 电 焊 盘 4和 第 二 导 电 焊 盘 5各 自 的 焊 接 区 7与 MOSFET芯 片 位 于 同 一 水平面。 0019 上述第一导电焊盘 4的引脚区由至少四根源极引脚组成。 0020 上述漏极引脚 321的数目为四根。 0021 实 施 例 2：一 种 四 方 扁 平 型 功 率 MOS芯 片 封 装 结 构， 包 括 MOSFET芯 片 1、 环 氧 树 脂 层 2， 所述 MOSFET芯片上表面 1设有源极和栅极， 下表面设有漏极， 还包括导电基盘 3。
20、、 第一 导电焊盘 4和第二导电焊盘 5， 所述导电基盘 3由散热区 31和基盘引脚区 32组成， 此基盘 引 脚 区 32由 若 干 个 相 间 排 列 的 漏 极 引 脚 321组 成， 此 漏 极 引 脚 321一 端 与 散 热 区 31端 面 电连接， 所述散热区 31位于 MOSFET芯片 1正下方且与 MOSFET芯片 1下表面之间通过导电 焊 料 层 6电 连 接 ；所 述 第 一 导 电 焊 盘 4和 第 二 导 电 焊 盘 5位 于 MOSFET芯 片 1另 一 侧， 第 一 导电焊盘 4和第二导电焊盘 5均包括焊接区 7和引脚区 8， 焊接区 7与 引脚区 8的连接处具 。
21、有 一 折 弯 部 9， 从 而 使 得 焊 接 区 7高 于 引 脚 区 8；一 铝 导 体 带 10跨 接 于 所 述 MOSFET芯 片 1 的 源 极 与 第 一 导 电 焊 盘 4的 焊 接 区 7之 间， 所 述 铝 导 体 带 10与 MOSFET芯 片 1的 源 极 的 焊 接条 12至少为 2条且相间排列 ；一金属线 11跨接于所述 MOSFET芯片 1的栅极与第二导电 焊盘 5的焊接区 7之间。 0022 上述铝导体带 10宽厚比为 1： 1015。 0023 上述至少 2条焊接条 12的排列方式为平行设置。 0024 上述第二导电焊盘 5的引脚区由一根栅极引脚组成。 0025 上 述 实 施 例 只 为 说 明 本 发 明 的 技 术 构 思 及 特 点， 其 目 的 在 于 让 熟 悉 此 项 技 术 的 人 士 能 够 了 解 本 发 明 的 内 容 并 据 以 实 施， 并 不 能 以 此 限 制 本 发 明 的 保 护 范 围。 凡 根 据 本 发 明 精神实质所作的等效变化或修饰， 都应涵盖在本发明的保护范围之内。 说 明 书CN 102842548 A 1/2页 6 图 1 图 2 说 明 书 附 图CN 102842548 A 2/2页 7 图 3 说 明 书 附 图CN 102842548 A 。