《可配置的连续时间西格玛德尔塔模数转换器.pdf》由会员分享，可在线阅读，更多相关《可配置的连续时间西格玛德尔塔模数转换器.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102957432 A (43)申请公布日 2013.03.06 C N 1 0 2 9 5 7 4 3 2 A *CN102957432A* (21)申请号 201210289779.4 (22)申请日 2012.08.15 13/210,021 2011.08.15 US H03M 3/00(2006.01) H03M 1/12(2006.01) (71)申请人飞思卡尔半导体公司 地址美国得克萨斯 (72)发明人 B布瑞斯韦尔 (74)专利代理机构中国国际贸易促进委员会专 利商标事务所 11038 代理人刘倜 (54) 发明名称 可配置的连续时间西格玛德尔塔模数转。
2、换器 (57) 摘要 一种模数转换器（ADC）（10）包括连续时间 滤波器（14）、量化器（18）、连续时间数模转换器 （20）、离散时间DAC（24、）以及开关（26）。量化 器（18）具有耦接到连续时间滤波器（14）的输出 端子的输入端子，以及多个输出端子。连续时间 DAC（20）具有耦接到量化器（18）的所述多个输 出的多个输入端子，以及输出端子。离散时间DAC （24）具有耦接到量化器（18）的所述多个输出端 子的多个输入端子，以及输出端子。开关（26）具 有耦接连续时间DAC（20）的输出端子的第一输入 端子、耦接到离散时间DAC（24）的输出端子的第 二输入端子、以及耦接到连续时间。
3、滤波器（14）的 输入端子的输出端子。 (30)优先权数据 (51)Int.Cl. 权利要求书2页 说明书5页 附图1页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 5 页 附图 1 页 1/2页 2 1.一种模数转换器，包括： 连续时间滤波器，其具有输入端子和输出端子； 量化器，其具有输入端子和多个输出端子，所述输入端子耦接到所述连续时间滤波器 的所述输出端子； 连续时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子； 离散时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子；以。
4、及 开关，其具有耦接到所述连续时间数模转换器的所述输出端子的第一输入端子、耦接 到所述离散时间数模转换器的所述输出端子的第二输入端子、以及耦接到所述连续时间滤 波器的输入端子的输出端子。 2.如权利要求1的模数转换器，其中所述连续时间滤波器包括多个积分级，并且其中 所述连续时间滤波器包括多个正馈路径，每一正馈路径具有耦接到所述多个积分级中的一 个积分级的输入、以及输出。 3.如要求2的模数转换器，还包括求和元件，所述求和元件具有多个输入端子，所述多 个输入端子中的输入端子耦接到所述多个正馈路径中的正馈路径。 4.如权利要求1的模数转换器，其中所述连续时间滤波器特征在于是电阻-电容RC滤 波器、。
5、电感-电容LC滤波器、或跨导-电容gm-C滤波器中的一个。 5.如权利要求1的模数转换器，还包括延迟元件，所述延迟元件耦接在所述量化器的 所述多个输出端子与所述离散时间数模转换器的所述多个输入端子之间。 6.如权利要求1的模数转换器，其中所述连续时间数模转换器提供连续时间数模转换 器脉冲。 7.如权利要求1的模数转换器，其中所述离散时间数模转换器特征在于是开关电容器 数模转换器。 8.如权利要求1的模数转换器，还包括抽选滤波器，所述抽选滤波器具有耦接到所述 量化器滤波器的所述多个输出端子的多个输入端子，以及用于提供数字输出的多个输出端 子。 9.如权利要求1的模数转换器，其中所述连续时间滤波器。
6、是N阶积分器，其中N是大于 或等于一的整数。 10.一种模数转换器，包括： 滤波器，其具有输入端子和多个输出端子； 求和电路，其具有耦接到所述滤波器的所述多个输出端子的多个输入端子，以及输出 端子； 量化器，其具有输入端子和多个输出端子，所述输入端子耦接到所述求和电路的所述 输出端子； 连续时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子； 离散时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子；以及 权 利 要 求 书CN 102957432 A 2/2页 3 开关，其具有耦接到所述连续时间数模转换器的所述输出端子的第。
7、一输入端子、耦接 到所述离散时间数模转换器的所述输出端子的第二输入端子、耦接到所述连续时间滤波器 的输入端子的输出端子、以及用于接收控制信号的控制端子。 11.如权利要求10的模数转换器，其中所述滤波器是N阶积分器并且N是整数。 12.如权利要求10的模数转换器，其中所述滤波器是连续时间滤波器，所述连续时间 滤波器特征在于是电阻-电容RC滤波器、电感-电容LC滤波器、或跨导-电容gm-C滤波 器中的一个。 13.如权利要求10的模数转换器，还包括延迟元件，所述延迟元件耦接在所述量化器 的所述多个输出端子与所述离散时间数模转换器的所述多个输入端子之间。 14.如权利要求10的模数转换器，其中所述。
8、连续时间数模转换器特征在于是连续时间 回零数模转换器。 15.如权利要求10的模数转换器，其中所述离散时间数模转换器特征在于是开关电容 器数模转换器。 16.一种模数转换器，包括： 连续时间滤波器，其具有输入端子和多个输出端子； 求和电路，其具有耦接到所述连续时间滤波器的所述多个输出端子的多个输入端子， 以及输出端子； 量化器，其具有输入端子和多个输出端子，所述输入端子耦接到所述求和电路的所述 输出端子； 连续时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子； 离散时间数模转换器，其具有耦接到所述量化器的所述多个输出端子的多个输入端 子，以及输出端子；以及。
9、 开关，其具有耦接到所述连续时间数模转换器的所述输出端子的第一输入端子、耦接 到所述离散时间数模转换器的所述输出端子的第二输入端子、以及耦接到所述连续时间滤 波器的输入端子的输出端子，所述开关响应于控制信号。 17.如权利要求16的模数转换器，其中所述求和电路包括： 多个增益元件，所述多个增益元件中的每一个具有与所述求和电路的所述多个输入端 子中的一个输入对应的第一输入端子，并且所述多个增益元件每一个具有耦接在一起的第 二端子；以及 放大器，其具有耦接所述多个增益元件的第二端子的输入端子，以及耦接到量化器的 输入端子的输出端子。 18.如权利要求16的模数转换器，其中所述连续时间滤波器是N阶积。
10、分器，其中N是整 数。 19.如权利要求16的模数转换器，其中所述连续时间数模转换器特征在于是连续时间 回零数模转换器。 20.如权利要求16的模数转换器，其中所述离散时间数模转换器特征在于是开关电容 器数模转换器。 权 利 要 求 书CN 102957432 A 1/5页 4 可配置的连续时间西格玛德尔塔模数转换器 技术领域 0001 本公开总的来说涉及模数转换器，更具体地，涉及可配置的连续时间西格玛德尔 塔（sigma delta）模数转换器。 背景技术 0002 有两种类型的西格玛德尔塔模数转换器(ADC)，连续时间西格玛德尔塔ADC和离 散时间西格玛德尔塔ADC。这两种转换器类型之间的。
11、一个不同之处在于所使用的反馈数字 到模拟（DAC）信号的类型。连续时间西格玛德尔塔ADC可以使用RC、LC、gm-C、或其它连续 时间滤波器，而离散时间西格玛德尔塔ADC可以使用开关电容器滤波器。准确的时钟对于 连续时间西格玛德尔塔ADC比它对于离散时间西格玛德尔塔ADC更重要。连续时间西格玛 德尔塔ADC对时钟抖动（clock jitter）更加敏感。此外，连续时间西格玛德尔塔ADC提供 比离散时间西格玛德尔塔ADC更好的精度、固有的防混叠、和更高的操作频率。有时，系统 需要连续时间西格玛德尔塔ADC的性能或能力优点，而其它时间它不需要。 发明内容 0003 根据本发明的一个方面，提供了一种。
12、模数转换器，包括：连续时间滤波器，其具有 输入端子和输出端子；量化器，其具有输入端子和多个输出端子，所述输入端子耦接到所述 连续时间滤波器的所述输出端子；连续时间数模转换器，其具有耦接到所述量化器的所述 多个输出端子的多个输入端子，以及输出端子；离散时间数模转换器，其具有耦接到所述量 化器的所述多个输出端子的多个输入端子，以及输出端子；以及开关，其具有耦接到所述连 续时间数模转换器的所述输出端子的第一输入端子、耦接到所述离散时间数模转换器的所 述输出端子的第二输入端子、以及耦接到所述连续时间滤波器的输入端子的输出端子。 0004 根据本发明另一方面，提供了一种模数转换器，包括：滤波器，其具有输。
13、入端子和 多个输出端子；求和电路，其具有耦接到所述滤波器的所述多个输出端子的多个输入端子， 以及输出端子；量化器，其具有输入端子和多个输出端子，所述输入端子耦接到所述求和电 路的所述输出端子；连续时间数模转换器，其具有耦接到所述量化器的所述多个输出端子 的多个输入端子，以及输出端子；离散时间数模转换器，其具有耦接到所述量化器的所述多 个输出端子的多个输入端子，以及输出端子；以及开关，其具有耦接到所述连续时间数模转 换器的所述输出端子的第一输入端子、耦接到所述离散时间数模转换器的所述输出端子的 第二输入端子、耦接到所述连续时间滤波器的输入端子的输出端子、以及用于接收控制信 号的控制端子。 000。
14、5 根据本发明又一方面，提供了一种模数转换器，包括：连续时间滤波器，其具有输 入端子和多个输出端子；求和电路，其具有耦接到所述连续时间滤波器的所述多个输出端 子的多个输入端子，以及输出端子；量化器，其具有输入端子和多个输出端子，所述输入端 子耦接到所述求和电路的所述输出端子；连续时间数模转换器，其具有耦接到所述量化器 的所述多个输出端子的多个输入端子，以及输出端子；离散时间数模转换器，其具有耦接到 说 明 书CN 102957432 A 2/5页 5 所述量化器的所述多个输出端子的多个输入端子，以及输出端子；以及开关，其具有耦接到 所述连续时间数模转换器的所述输出端子的第一输入端子、耦接到所述。
15、离散时间数模转换 器的所述输出端子的第二输入端子、以及耦接到所述连续时间滤波器的输入端子的输出端 子，所述开关响应于控制信号。 附图说明 0006 通过示例的方式示出了本发明，并且本发明并不受附图的限制，在附图中，相同的 附图标记指示类似的元件。附图中的元件出于简化和清楚的目的示出，并且并不必然按比 例绘制。 0007 图1以部分框图形式和部分示意图形式示出了可配置的连续时间西格玛德尔塔ADC。 具体实施方式 0008 总的来说，提供了一种西格玛德尔塔ADC，其可配置为在反馈路径中具有连续时间 DAC或离散时间DAC。可以利用开关重新配置所述ADC反馈路径，以根据可用的时钟信号的 质量来使用连。
16、续时间DAC或者离散时间DAC。通过从中选择两种反馈DAC中的一种，可以在 转换器的带宽、功率、或精度之间进行折中。 0009 在一个方面，提供了一种模数转换器（ADC），包括：连续时间滤波器，其具有输入 端子和输出端子；量化器，其具有耦接到所述连续时间滤波器的输出端子的输入端子，和多 个输出端子；连续时间数模转换器（DAC），其具有耦接到所述量化器的所述多个输出端子 的多个输入端子、以及输出端子；离散时间DAC，其具有耦接到所述量化器的所述多个输出 端子的多个输入端子、以及输出端子；以及开关，其具有耦接到所述连续时间DAC的输出端 子的第一输入端子、耦接到所述离散时间DAC的输出端子的第二输。
17、入端子、以及耦接到所 述连续时间滤波器的输入端子的输出端子。所述连续时间滤波器可以包括多个积分级，并 且其中所述连续时间滤波器包括多个正馈路径，每一正馈路径具有耦接到所述多个积分级 中的一个积分级的输入、以及输出。所述ADC还可以包括求和元件，所述求和元件具有多 个输入端子，所述多个输入端子中的输入端子耦接到所述多个正馈路径中的正馈路径。所 述连续时间滤波器可以特征在于是RC（电阻-电容）滤波器、LC（电感-电容）滤波器、或 gm-C（跨导-电容）滤波器。所述ADC还可以包括耦接在所述量化器的所述多个输出端子 和所述离散时间DAC的所述多个输入端子之间的延迟元件。所述连续时间DAC可以提供连 。
18、续时间DAC脉冲。所述离散时间DAC可以特征在于是开关电容器DAC。所述ADC还可以包 括抽选滤波器（decimation filter），其具有耦接到所述量化器滤波器的所述多个输出端 子的多个输入端子、以及用于提供数字输出的多个输出端子。所述连续时间滤波器可以是 N阶积分器（N-th order integrator），其中N是大于或等于一的整数。 0010 在另一方面，提供了一种模数转换器（ADC），包括：滤波器，其具有输入端子和多 个输出端子；求和电路，其具有耦接到所述滤波器的多个输出端子的多个输入端子、以及输 出端子；量化器，其具有耦接到所述求和电路的输出端子的输入端子、以及多个输出端。
19、子； 连续时间数模转换器（DAC），其具有耦接到所述量化器的所述多个输出端子的多个输入端 子、以及输出端子；离散时间DAC，其具有耦接到所述量化器的所述多个输出端子的多个输 入端子、以及输出端子；以及开关，其具有耦接到所述连续时间DAC的所述输出端子的第一 说 明 书CN 102957432 A 3/5页 6 输入端子、耦接到所述离散时间DAC的输出端子的第二输入端子、以及耦接到所述连续时 间滤波器的输入端子的输出端子、以及用于接收控制信号的控制端子。所述滤波器可以是N 阶积分器，其中N是整数。所述滤波器可以是连续时间滤波器，所述连续时间滤波器特征在 于是RC（电阻-电容）滤波器、LC（电感-。
20、电容）滤波器、或gm-C（跨导-电容）滤波器。所 述ADC还可以包括耦接在所述量化器的所述多个输出端子和所述离散时间DAC的所述多个 输入端子之间的延迟元件。所述连续时间DAC可以特征在于是连续时间回零（continuous time return-to-zero）DAC。所述离散时间DAC可以特征在于是开关电容器DAC。 0011 在又一方面，提供了一种模数转换器（ADC），包括：连续时间滤波器，其具有输入 端子和多个输出端子；求和电路，其具有耦接到所述连续时间滤波器的所述多个输出端子 的多个输入端子、以及输出端子；量化器，其具有耦接到所述求和电路的输出端子的输入端 子、以及多个输出端子；连。
21、续时间数模转换器（DAC），其具有耦接到所述量化器的所述多个 输出端子的多个输入端子、以及输出端子；离散时间DAC，其具有耦接到所述量化器的所述 多个输出端子的多个输入端子、以及输出端子；以及开关，其具有耦接到所述连续时间DAC 的所述输出端子的第一输入端子、耦接到所述离散时间DAC的输出端子的第二输入端子、 以及耦接到所述连续时间滤波器的输入端子的输出端子，所述开关响应于控制信号。所述 求和电路可以包括：多个增益元件，所述多个增益元件中的每一个具有与所述求和电路的 所述多个输入端子中的一个输入对应的第一输入端子，并且所述多个增益元件每一都具有 耦接在一起的第二端子；以及放大器，其具有耦接到所。
22、述多个增益元件的第二端子的输入 端子、以及耦接到量化器的输入端子的输出端子。所述连续时间滤波器可以是N阶积分器， 其中N是整数。所述连续时间DAC可以特征在于是连续时间回零DAC。所述离散时间DAC 可以特征在于是开关电容器DAC。 0012 在此，在表示使信号、状态位或类似的装置为其逻辑真或逻辑假状态时，分别使用 术语“断言”或“置位”以及“取反”（negate）（或“去断言”或“清位”）。如果逻辑真状态 是逻辑电平一，则逻辑假状态是逻辑电平零。并且如果逻辑真状态是逻辑电平零，则逻辑假 状态是逻辑电平一。 0013 在此描述的每一个信号可以被设计为正逻辑或负逻辑，其中负逻辑可以通过在信 号名。
23、称上的棒条（bar）或名称后面的星号（）指示。在负逻辑信号的情况下，该信号是低 有效的，其中逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下，信号是高有效的，其 中逻辑真状态对应于逻辑电平一。注意，在此描述的任何信号可以被设计为负或正逻辑信 号。因此，在替代的实施例中，可以将那些被描述为正逻辑信号的信号实现为负逻辑信号， 并且可以将那些被描述为负逻辑信号的信号实现为正逻辑信号。 0014 图1以部分框图形式和部分示意图形式示出了可配置的连续时间西格玛德尔塔 ADC 10。可配置的ADC 10被利用常规的互补金属氧化物半导体（CMOS）制造工艺技术构 造为集成电路的一部分，具有约1.4伏的电源电。
24、压。在另一实施例中，可以不同地形成ADC 10，并且可以使用不同的电源电压。可配置的ADC 10包括：电阻器12、连续时间滤波器14、 求和电路16、量化器18、连续时间DAC 20、延迟元件22、离散时间DAC 24、以及开关26。在 所示出的实施例中，连续时间滤波器14是N阶积分器，其中N整数。连续时间滤波器14包 括：放大器30、32和34，电阻器36、38和40，以及电容器42、44和46。求和电路16包括放 大器50以及电阻器52、54、56、58和60。 说 明 书CN 102957432 A 4/5页 7 0015 电阻器12具有第一端子和第二端子，所述第一端子用于接收模拟输入信。
25、号（其被 标以“模拟输入”）。滤波器14具有连接到电阻器12的第二端子的输入以及第一、第二、第 三和第四输出。求和电路16具有连接到滤波器14的第一输出的第一输入、连接到滤波器 14的第二输出的第二输入、连接到滤波器14的第三输出的第三输入、以及连接到滤波器14 的第四输出的第四输入。量化器18具有：连接到求和电路16的输出的输入，以及多个输出 端子。延迟元件22具有：连接到量化器18的所述多个输出端子的多个输入端子，以及多个 输出端子。离散时间DAC 24具有：连接到延迟元件22的所述多个输出端子的多个输入端 子，以及输出端子。连续时间DAC 20具有：连接到量化器18的所述多个输出端子的多。
26、个输 入端子，以及用于提供连续时间DAC脉冲的输出端子。开关26具有：连接到连续时间DAC 20的输出端子的第一输入端子，连接到离散时间DAC 24的输出端子的第二输入端子，以及 连接到连续时间滤波器14的输入端子的输出端子。抽选滤波器28具有连接到量化器18 的所述多个输出端子的多个输入端子，以及用于提供多个输出位（其被标以“数字输出”）的 多个输出端子。注意，尽管ADC 10被示出有单端输入和复数个输出端子，单本领域技术人 员将知道，ADC 10可以被实现有差分输入和/或输出。 0016 连续时间滤波器14包括多个积分级。从所述多个积分级中的每一个之间提供正 馈路径。第一正馈路径存在于从电。
27、阻器12的第一输入端子到电阻器58的第一端子。第二 正馈路径存在于从电阻器36的第一输入端子到电阻器56的第一输入端子。第三正馈路径 存在于从电阻器38的第一输入端子到电阻器54的第一输入端子。正馈路径的数目取决于 积分的阶数。在另一实施例中，正馈路径的数目和积分的阶数可以是不同的。如在另一实 施例中，连续时间滤波器14可以包括反馈路径而不是正馈路径。 0017 在连续时间滤波器14中，放大器30具有：连接到电阻器12的第二端子的输入端 子，以及输出端子。电容器42具有：连接到放大器30的输入端子的第一板电极，以及连接 到电容器42的输出端子的第二板电极。电阻器36具有：连接到放大器30的输出。
28、端子的第 一端子，以及第二端子。放大器32具有：连接到电阻器36的第二端子的输入端子，以及输 出端子。电容器44具有：连接到放大器32的输入端子的第一板电极，以及连接到放大器32 的输出端子的第二板电极。电阻器38具有：连接到放大器32的输出端子的第一端子，以及 第二端子。放大器34具有：连接到电阻器38的第二端子的输入端子，以及输出端子。电容 器46具有：连接到放大器34的输入端子的第一板电极，以及连接到放大器34的输出端子 的第二板电极。电阻器40具有：连接到放大器32的输入端子的第一端子，以及连接到放大 器34的输出端子的第二端子。 0018 在操作中，西格玛德尔塔ADC 10接收模拟输。
29、入信号“模拟输入”，并且在响应中提 供作为模拟输入信号“模拟输入”的表示的多个“数字输出”位。输出位的数目可以是任何 数目，至少部分地取决于期望的分辨率。在一个实施例中，输出位的数目等于八。通常，通 过增加位数来获得更大的分辨率。在ADC 10内，连续时间滤波器14接收模拟输入信号“模 拟输入”并从开关26接收反馈信号。连续时间滤波器14被实现为N阶积分器，其中N是大 于或等于一的整数。如所示的，连续时间滤波器14包括三阶的积分。在另一实施例中，连 续时间滤波器14可以具有任何阶数的积分。连续时间滤波器14向求和电路16的多个输 入提供积分器输出加上多个正馈路径输出。求和电路16的所述多个输入。
30、中的每一个都包 含增益元件。在所示出的实施例中，增益元件是电阻器52、54、56和58。在另一实施例中， 说 明 书CN 102957432 A 5/5页 8 增益元件可以是不同的。注意，图中所示的每一模块都接收并使用时钟信号（未示出），来控 制模数转换处理。量化器18被实现为多位ADC。量化器18基于从求和电路16接收的输入 产生量化的离散的多位输出。 0019 通过对开关26断言控制信号（被标以“控制”）而选择两个反馈路径中的一个。控 制信号“控制”可以是用户生成的。在一个实施例中，控制信号“控制”提供自与微处理器 （未示出）相关联的随机存取存储器（RAM），并且包括单个控制位。在另一实施。
31、例中，控制信 号“控制”可以不同地生成。 0020 一个反馈路径包括离散时间DAC 24和延迟元件22。另一反馈路径包括连续时间 DAC 20。利用开关电容器M位阵列来实现离散时间DAC24。开关电容器M位阵列具有相对 良好的时钟抖动免疫性，这是因为仅时钟信号的上升沿被用于电荷存储，而时钟信号的下 降沿被用于电荷传送。时钟信号沿并不用来停止电荷传送。在时钟信号具有相对高的抖动 时，可以使用离散时间DAC 24。在所示出的实施例中，利用连续时间回零DAC M位阵列来 实现连续时间DAC 20。与离散时间DAC 24相比，连续时间DAC 20需要具有相对较低抖动 的较高质量的时钟信号。在某些实施例。
32、中，还包括延迟元件22以确保正确的时序。在附图 中，在相关的模块中，图示地表示了两个反馈DAC中的每一个所提供的输出信号的类型。 0021 抽选滤波器28是一种常规的低通滤波器，并且耦接到量化器18的多位输出，并被 用于降低采样率，以去除另外的噪声，并增加输出的分辨率。 0022 由于实现本发明的装置绝大部分由本领域技术人员已知的部件和电路构成，因此 未在超出如上所示的被认为必要的程度解释电路细节，以便理解和领会本发明的基本概 念，以及不使本发明的教导模糊或分散。 0023 此外，本领域技术人员将识别到，上述的操作的功能性之间的分界仅仅是说明性 的。多个操作的功能性可以被组合到单个操作中，和/。
33、或单个操作的功能性可以分布在另 外的多个操作中。此外，替代实施例可以包含特定操作的多个实例，并且在多种其它实施例 中操作的顺序可以被改变。 0024 尽管在此参考特定实施例描述了本发明，然而，可以进行各种修改和改变而不偏 离如下面的权利要求中提出的本发明的范围。因此，说明书和附图被认为是说明性的而不 是限制性的，并且意图将所有这样的修改包括在本发明的范围内。在此就特定实施例描述 的任何益处、优点或对问题的解决方案不应被看作为任何或所有权利要求的关键的、需要 的、或实质性的特征或要素。 0025 如在此所使用的，术语“耦接”不应被限制到直接耦接或机械耦接。 0026 此外，如在此所使用的术语“一。
34、”（“a”或“an”）被定义为一个或更多个。此外，权 利要求中的引入性的短语（诸如，“至少一个”和“一个或多个”）的使用不应被认为是暗示了 通过“一”（不定冠词“a”或“an”）的另一权利要求要素的引入将含有这样引入的权利要求 要素的任何特定权利要求限制到仅含有一个这样的要素的发明，即使在同一权利要求包含 引入性的短语“一个或更多个”或“至少一个”以及“一”（不定冠词“a”或“an”）时也是如 此。对于定冠词的使用也是如此。 0027 除非以另外的方式说明，否则，诸如“第一”和“第二”的术语被用于在这样的术语 描述的要素之间任意地进行区分。因此这些术语并不必然表示这些要素的时间上的或其它 的优先次序。 说 明 书CN 102957432 A 1/1页 9 图1 说 明 书 附 图CN 102957432 A 。