形成金氧半导体场效晶体管的自我对准接触窗的方法.pdf

一种于半导体基板中形成接触窗的方法，该方法包括：于一半导体基板中形成多个分别具有一突出部的沟槽栅极；于该半导体基板上沉积一停止层，并令其延伸至所述突出部上，其中该停止层沿着所述突出部的各侧壁延伸的部分分别被一间隙壁所覆盖；通过该停止层相对所述间隙壁有较高的蚀刻选择性以移除该停止层未被所述间隙壁覆盖的部分，进而在相邻的突出部间形成开口，且在各侧壁上形成一L型部位，然后通过微影制程形成自我对准接触窗。

权利要求书一种在一半导体基板中形成开口的制作方法，该半导体基板具有一第一突出部及一第二突出部，该第一突出部具有一第一侧壁与一第二侧壁，该第二突出部具有一第三侧壁与一第四侧壁，其中该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间，其特征在于：该制作方法包括了以下的工艺步骤：a.在该半导体基板上形成一第一层，令该第一层延伸至该第一突出部与该第二突出部上；b.沿着该第二侧壁形成一第一间隙壁，及沿着该第三侧壁形成一第二间隙壁；及c.通过移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，令一第一开口形成在该半导体基板中且位于该第一突出部与该第二突出部之间，并令该第一层沿着该第二侧壁所留下的部分形成一第一L型部位，该第一层沿着该第三侧壁所留下的部分形成一第二L型部位。根据权利要求1所述的制作方法，其特征在于：该步骤b包括下列子步骤：b 1.在该第一层上形成氧化层；及b2.非等向性地蚀刻该氧化层，以移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分，以使得该第一间隙壁沿着该第二侧壁形成，且该第二间隙壁沿着该第三侧壁形成。根据权利要求2所述的制作方法，其特征在于：该步骤b2中通过干蚀刻或湿蚀刻方法移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分。根据权利要求3所述的制作方法，其特征在于：该步骤c中通过干蚀刻或湿蚀刻方法移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，且该第一层相对该第一间隙壁和第二间隙壁具有较高的被蚀刻率。根据权利要求4所述的制作方法，其特征在于：还包括：d.在该半导体基板上形成一第二层，令该第二层延伸至该第一突出部、该第二突出部、该第一间隙壁及该第二间隙壁上；及e.通过移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，令一第二开口形成于该第一突出部与该第二突出部间，且该第二开口大于该第一开口。根据权利要求5所述的制作方法，其特征在于：通过干蚀刻或湿蚀刻方法移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，且该第二层与该第一间隙壁和第二间隙壁相较于该第一层具有较高的被蚀刻率。根据权利要求1所述的制作方法，其特征在于：该第一开口宽度能够通过控制该第一层的厚度而决定。根据权利要求1所述的制作方法，其特征在于：该第一层由氮化硅所构成。根据权利要求5所述的制作方法，其特征在于：该第二层为一绝缘层。根据权利要求9所述的制作方法，其特征在于：该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。一种形成金氧半导体场效晶体管的制作方法，其特征在于：包括：a1.在一具有第一导体型态的半导体基板中形成一第一沟槽栅极，该第一沟槽栅极包含一第一突出部突出于该半导体基板的上表面，该第一突出部具有一第一侧壁与一第二侧壁；a2.在该半导体基板中形成一第二沟槽栅极，该第二沟槽栅极包含一第二突出部突出于该半导体基板的上表面，且该第二突出部具有一第三侧壁与一第四侧壁，该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间；a3.令一第一接触窗形成于该第一突出部与该第二突出部之间，其包括：a.在该半导体基板上形成一第一层，令该第一层延伸至该第一突出部与该第二突出部上；b.沿着该第二侧壁形成一第一间隙壁，及沿着该第三侧壁形成一第二间隙壁；及c.通过移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，令设于该半导体基板中的该第一接触窗形成于该第一突出部与该第二突出部之间，并令该第一层沿着该第二侧壁所留下的部分形成一第一L型部位，该第一层沿着该第三侧壁所留下的部分形成一第二L型部位；a4.于该半导体基板中布植具有第二导体型态的第一掺杂物，以形成一基板本体区介于该两沟槽栅极间，且该第二导体型态相反于该第一导体型态；a5.于该半导体基板中布植具有第三导体型态的第二掺杂物，以形成一源极区于该基板本体区上并介于该两沟槽栅极间，且该第三导体型态相反于该第二导体型态；及a6.形成一金属层于该两突出部上，并延伸至该第一接触窗以电连接该源极区。根据权利要求11所述的制作方法，其特征在于：该步骤b包括下列子步骤：b1.于该第一层上形成氧化层；及b2.非等向性地蚀刻该氧化层，以移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分，以使该第一间隙壁沿着该第二侧壁形成，及该第二间隙壁沿着该第三侧壁形成。根据权利要求12所述的制作方法，其特征在于：该步骤b2中通过干蚀刻或湿蚀刻方法移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分。根据权利要求13所述的制作方法，其特征在于：该步骤c中通过干蚀刻或湿蚀刻方法移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，且该第一层相较于该第一间隙壁和第二间隙壁具有较高的被蚀刻率。根据权利要求14所述的制作方法，其特征在于：该步骤a6还包括下列子步骤以在形成该金属层之前形成一第二接触窗：a61.在该半导体基板上形成一第二层，令该第二层延伸至该第一突出部、该第二突出部、该第一间隙壁及该第二间隙壁上；及a62.通过移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，令一第二接触窗形成于该第一突出部与该第二突出部间，其中该第二接触窗大于该第一接触窗，该金属层位于该第二层上并经由该第二接触窗延伸至该第一接触窗以电连接该源极区。根据权利要求15所述的制作方法，其特征在于：该子步骤a62中通过干蚀刻或湿蚀刻方法移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，且该第二层与该两间隙壁相较于该第一层具有较高的被蚀刻率。根据权利要求11所述的制作方法，其特征在于：该第二导体型态为n型，该第一导体与第三导体型态为p型。根据权利要求11所述的制作方法，其特征在于：该第二导体型态为p型，该第一与第三导体型态为n型。根据权利要求11所述的制作方法，其特征在于：该第一层由氮化硅构成。根据权利要求15所述的制作方法，其特征在于：该第二层为一绝缘层。根据权利要求20所述的制作方法，其特征在于：该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。一种金氧半导体场效晶体管的结构，其特征在于，该结构包含：一第一沟槽栅极，位于一具有第一导体型态的半导体基板中，该第一沟槽栅极包含一第一突出部突出于该半导体基板的上表面，且该第一突出部具有一第一侧壁与一第二侧壁；一第二沟槽栅极，位于该半导体基板中，该第二沟槽栅极包含一第二突出部突出于该半导体基板的上表面，该第二突出部具有一第三侧壁与一第四侧壁，其中该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间；一第一L型部位与一第二位L型部位，该第一L型部位位于沿着该第二侧壁处，该第二L型部位位于沿着该第三侧壁处，且该第一L型部位相对应该第二L型部位，一第一接触窗通过该第一及第二L型部位形成于该半导体基板中并介于该第一及第二突出部之间；一具有第二导体型态的基板本体区，位于该半导体基板中介于该第一及第二沟槽栅极间，且该第二导体型态相反于该第一导体型态；一具有第三导体型态的源极区，位于该半导体基板中且位于该基板本体区上并介于该第一及第二沟槽栅极间，其中该第三导体型态相反于该第二导体型态；及一金属层，位于该第一及第二突出部上并经由该第一接触窗延伸至该源极区以电连接该源极区。根据权利要求22所述的结构，其特征在于：还包括：一第二层，位于该金属层与该第一及第二突出部之间并形成一第二接触窗，该金属层经由该第二接触窗与该第一接触窗延伸至该源极区以电连接该源极区。根据权利要求23所述的结构，其特征在于：该第二层为一绝缘层。根据权利要求22所述的结构，其特征在于：该第一及第二沟槽栅极各自包含一沿着其内表面形成的栅极介电质与一位于该栅极介电质上的栅极电极，其中该栅极电极从该半导体基板上表面的上方延伸至该半导体基板上表面的下方。根据权利要求22所述的结构，其特征在于：该第一及第二沟槽栅极各自包含一沿着其内表面形成的栅极介电质与一位于该栅极介电质上的栅极电极，该栅极电极位于该半导体基板上表面的下方且由一绝缘层所覆盖，该绝缘层突出于该半导体基板的上表面。根据权利要求22所述的结构，其特征在于：该第一及第二L型部位由氮化硅所构成。根据权利要求22所述的结构，其特征在于：该第二导体型态为p型，该第一与第三导体型态为n型。根据权利要求22所述的结构，其特征在于：该第二导体型态为n型，该第一与第三导体型态为p型。根据权利要求24所述的结构，其特征在于：该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。

说明书形成金氧半导体场效晶体管的自我对准接触窗的方法
技术领域
本发明涉及一种金氧半场效晶体管(MOSFET)技术，具体涉及一种金氧半导体场效电晶体(MOSFET)的制造技术，且特别有关于一种具有自我对准接触窗的沟槽金氧半导体场效电晶体(trench MOSFET)的制造技术。
背景技术
半导体工业中，功率金氧半导体场效晶体管(power MOSFET)为众所皆知，其中一类为垂直传导型的沟槽金氧半导体场效晶体管。图1为一传统沟槽金氧半导体场效晶体管的剖面示意图，其中金氧半导体场效晶体管100具有各包含一多晶硅栅极108的多个沟槽106，且各多晶硅栅极108通过一栅极介电质(gate dielectric)112绝缘于基板本体区(body region)110；源极区114形成于该多个沟槽各别的侧面；介电层116使该多晶硅栅极108与一金属层118绝缘；且基板区102形成该金氧半导体场效晶体管100的漏极。
当金氧半导体场效晶体管100处于开启状态，电流于源极区114与基板区102间流动，且该电流为漏极与源极间电阻(drain to source resistance，Rdson)的函数；因此为了改善该金氧半导体场效晶体管的电流性能，必须降低该电阻(Rdson)。降低该电阻(Rdson)的其中一种方法为增加沟槽密度，换言之，即增加单位面积内的沟槽数量，其可以通过减少单元间距(cell pitch)而达到。然而，减少金氧半导体场效晶体管间的单元间距不仅受限于该金氧半导体场效晶体管的单元结构，同时亦受限于该金氧半导体场效晶体管的制程技术。例如，微影制程工具所能达到的最小关键尺寸(critical dimension)、设计规则(design rule)对于不同单元间的最小需求间距(space)的规范、以及未对准容许度(misalignment tolerance)等。
决定沟槽金氧半导体场效晶体管的最小单元间距的因素显示于图1。宽度A为微影制程工具所能达到的最小沟槽宽度，宽度B为微影制程工具所能达到的最小接触窗宽度，宽度C为设计规则所规范的最小沟槽至接触窗间距，而宽度D则为接触窗注记差容许度或接触窗对准偏移容许度。因此，金氧半导体场效晶体管100的最小单元间距即为A+B+2C+2D；但要在不增加制程复杂性下减少这些宽度是很难达成的。
随着金氧半导体场效晶体管的尺寸越来越小，些微的对准偏移即会造成沟槽至接触窗间距很大的偏差，并剧烈地影响组件参数。此外，为了使金氧半导体场效晶体管的临界电压(threshold voltage)能容易被掌握，影响临界电压甚巨的接触窗宽度需要被缩小。通过缩小接触窗宽度，不仅可减少寄生电容，临界电压亦能更精确地被控制。
美国专利号7,344,943揭露了一种使用一绝缘层的外露边缘于各沟槽中以定义任两沟槽间的一接触窗部分。
美国专利号7,375,029揭露了一种于一半导体本体(body)的台面(mesa)区域制造接触窗的方法。
美国专利号6,277,695揭露了一种于一垂直平面的双扩散型金氧半导体场效晶体管(double‑diffused MOSFET)中通过形成间隙壁(spacer)于栅极侧壁以形成一自我对准接触窗的方法。
尽管上述各文件已提出形成自我对准接触窗的不同方法，然而，其仅各自适用于栅极位于基板上表面之下或门极位于基板上表面之上两者的其中一种情况；此外，这些方法对于控制接触窗宽度而言仍不够精确。因此，需要一个不论栅极位于基板上表面之下或门极位于基板上表面之上皆能适用的方法来形成接触窗以减少单元间距，并能在不增加制程复杂性下精确地控制沟槽金氧半导体场效晶体管的接触窗宽度与接触窗对准偏移容许度。
发明内容
为了克服上述现有技术存在的缺陷，本发明提出了一种形成自我对准接触窗的方法，其可减少接触窗宽度与接触窗对准偏移，亦可更精确地控制接触窗宽度，并在不增加制程复杂性下减少单元间距。
本发明揭露一种在一半导体基板中形成开口的制作方法，该半导体基板具有一第一突出部及一第二突出部，该第一突出部具有一第一侧壁与一第二侧壁，该第二突出部具有一第三侧壁与一第四侧壁，其中该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间，其中，该制作方法包括了以下的工艺步骤：
a.在该半导体基板上形成一第一层，令该第一层延伸至该第一突出部与该第二突出部上；
b.沿着该第二侧壁形成一第一间隙壁，及沿着该第三侧壁形成一第二间隙壁；及
c.通过移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，令一第一开口形成在该半导体基板中且位于该第一突出部与该第二突出部之间，并令该第一层沿着该第二侧壁所留下的部分形成一第一L型部位，该第一层沿着该第三侧壁所留下的部分形成一第二L型部位。
所述的制作方法，其中，该步骤b包括下列子步骤：
b1.在该第一层上形成氧化层；及
b2.非等向性地蚀刻该氧化层，以移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分，以使得该第一间隙壁沿着该第二侧壁形成，且该第二间隙壁沿着该第三侧壁形成。
所述的制作方法，其中，该步骤b2中通过干蚀刻或湿蚀刻方法移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分。
所述的制作方法，其中，该步骤c中通过干蚀刻或湿蚀刻方法移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，且该第一层相对该第一间隙壁和第二间隙壁具有较高的被蚀刻率。
所述的制作方法，其中，还包括：
d.在该半导体基板上形成一第二层，令该第二层延伸至该第一突出部、该第二突出部、该第一间隙壁及该第二间隙壁上；及
e.通过移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，令一第二开口形成于该第一突出部与该第二突出部间，且该第二开口大于该第一开口。
所述的制作方法，其中，通过干蚀刻或湿蚀刻方法移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，且该第二层与该第一间隙壁和第二间隙壁相较于该第一层具有较高的被蚀刻率。
所述的制作方法，其中，该第一开口宽度能够通过控制该第一层的厚度而决定。
所述的制作方法，其中，该第一层由氮化硅所构成。
所述的制作方法，其中，该第二层为一绝缘层。
所述的制作方法，其中，该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。
本发明还提供一种形成金氧半导体场效晶体管的制作方法，其中，包括：
a1.在一具有第一导体型态的半导体基板中形成一第一沟槽栅极，该第一沟槽栅极包含一第一突出部突出于该半导体基板的上表面，该第一突出部具有一第一侧壁与一第二侧壁；
a2.在该半导体基板中形成一第二沟槽栅极，该第二沟槽栅极包含一第二突出部突出于该半导体基板的上表面，且该第二突出部具有一第三侧壁与一第四侧壁，该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间；
a3.令一第一接触窗形成于该第一突出部与该第二突出部之间，其包括：
a.在该半导体基板上形成一第一层，令该第一层延伸至该第一突出部与该第二突出部上；
b.沿着该第二侧壁形成一第一间隙壁，及沿着该第三侧壁形成一第二间隙壁；及
c.通过移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，令设于该半导体基板中的该第一接触窗形成于该第一突出部与该第二突出部之间，并令该第一层沿着该第二侧壁所留下的部分形成一第一L型部位，该第一层沿着该第三侧壁所留下的部分形成一第二L型部位；
a4.于该半导体基板中布植具有第二导体型态的第一掺杂物，以形成一基板本体区介于该两沟槽栅极间，且该第二导体型态相反于该第一导体型态；
a5.于该半导体基板中布植具有第三导体型态的第二掺杂物，以形成一源极区于该基板本体区上并介于该两沟槽栅极间，且该第三导体型态相反于该第二导体型态；及
a6.形成一金属层于该两突出部上，并延伸至该第一接触窗以电连接该源极区。
所述的制作方法，其中，该步骤b包括下列子步骤：
b1.于该第一层上形成氧化层；及
b2.非等向性地蚀刻该氧化层，以移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分，以使该第一间隙壁沿着该第二侧壁形成，及该第二间隙壁沿着该第三侧壁形成。
所述的制作方法，其中，该步骤b2中通过干蚀刻或湿蚀刻方法移除该氧化层没有沿着该第二侧壁及该第三侧壁的部分。
所述的制作方法，其中，该步骤c中通过干蚀刻或湿蚀刻方法移除该第一层位于该第一间隙壁与该第二间隙壁间的部分，且该第一层相较于该第一间隙壁和第二间隙壁具有较高的被蚀刻率。
所述的制作方法，其中，该步骤a6还包括下列子步骤以在形成该金属层之前形成一第二接触窗：
a61.在该半导体基板上形成一第二层，令该第二层延伸至该第一突出部、该第二突出部、该第一间隙壁及该第二间隙壁上；及
a62.通过移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，令一第二接触窗形成于该第一突出部与该第二突出部间，其中该第二接触窗大于该第一接触窗，该金属层位于该第二层上并经由该第二接触窗延伸至该第一接触窗以电连接该源极区。
所述的制作方法，其中，该子步骤a62中通过干蚀刻或湿蚀刻方法移除该第二层的预定部分与该第一间隙壁及该第二间隙壁，且该第二层与该两间隙壁相较于该第一层具有较高的被蚀刻率。
所述的制作方法，其中，该第二导体型态为n型，该第一导体与第三导体型态为p型。
所述的制作方法，其中，该第二导体型态为p型，该第一与第三导体型态为n型。
所述的制作方法，其中，该第一层由氮化硅构成。
所述的制作方法，其中，该第二层为一绝缘层。
所述的制作方法，其中，该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。
本发明又提供一种金氧半导体场效晶体管的结构，其中，该结构包含：
一第一沟槽栅极，位于一具有第一导体型态的半导体基板中，该第一沟槽栅极包含一第一突出部突出于该半导体基板的上表面，且该第一突出部具有一第一侧壁与一第二侧壁；
一第二沟槽栅极，位于该半导体基板中，该第二沟槽栅极包含一第二突出部突出于该半导体基板的上表面，该第二突出部具有一第三侧壁与一第四侧壁，其中该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间；
一第一L型部位与一第二位L型部位，该第一L型部位位于沿着该第二侧壁处，该第二L型部位位于沿着该第三侧壁处，且该第一L型部位相对应该第二L型部位，一第一接触窗通过该第一及第二L型部位形成于该半导体基板中并介于该第一及第二突出部之间；
一具有第二导体型态的基板本体区，位于该半导体基板中介于该第一及第二沟槽栅极间，且该第二导体型态相反于该第一导体型态；
一具有第三导体型态的源极区，位于该半导体基板中且位于该基板本体区上并介于该第一及第二沟槽栅极间，其中该第三导体型态相反于该第二导体型态；及
一金属层，位于该第一及第二突出部上并经由该第一接触窗延伸至该源极区以电连接该源极区。
所述的结构，其中，还包括：
一第二层，位于该金属层与该第一及第二突出部之间并形成一第二接触窗，该金属层经由该第二接触窗与该第一接触窗延伸至该源极区以电连接该源极区。
所述的结构，其中，该第二层为一绝缘层。
所述的结构，其中，该第一及第二沟槽栅极各自包含一沿着其内表面形成的栅极介电质与一位于该栅极介电质上的栅极电极，其中该栅极电极从该半导体基板上表面的上方延伸至该半导体基板上表面的下方。
所述的结构，其中，该第一及第二沟槽栅极各自包含一沿着其内表面形成的栅极介电质与一位于该栅极介电质上的栅极电极，该栅极电极位于该半导体基板上表面的下方且由一绝缘层所覆盖，该绝缘层突出于该半导体基板的上表面。
所述的结构，其中，该第一及第二L型部位由氮化硅所构成。
所述的结构，其中，该第二导体型态为p型，该第一与第三导体型态为n型。
所述的结构，其中，该第二导体型态为n型，该第一与第三导体型态为p型。
所述的结构，其中，该绝缘层为包含氧化物的硼磷硅玻璃、掺磷氧化硅或低温氧化物。
综上，所述的于半导体基板中形成接触窗的方法，其中该半导体基板具有突出于其上表面之一第一突出部与一第二突出部。首先，一停止层形成于该半导体基板上并延伸至该两突出部之上；接着，一第一间隙壁与一第二间隙壁分别沿着该两突出部的侧壁形成；然后通过该停止层相对该两间隙壁有较高的蚀刻选择性以移除该停止层未被该两间隙壁覆盖的部分，进而于该两突出部间形成一开口；最后，可通过一微影制程形成接触窗。
在一实施例中，多个沟槽栅极(trench gate)形成于一半导体基板中，其中该多个沟槽栅极各自包含一突出于该半导体基板上表面的栅极电极(gate electrode)以形成一突出于该半导体基板的突出部，而该多个突出部可选择性地各自包含一薄氧化层。接着，氮化硅(silicon nitride，SiN)层形成于该半导体基板上并延伸至该多个突出部上。然后，沿着该多个突出部的各侧壁分别形成一间隙壁，并通过该停止层相对该多个间隙壁有较高的蚀刻选择性以移除该停止层未被该多个间隙壁覆盖的部分，进而在相邻的突出部间形成第一开口，且在各侧壁上形成一L型部位。最后，一介电层覆盖于整块基板上，并执行一微影制程，以通过该介电层及该多个间隙壁相对该多个L型部位有较高的蚀刻选择性以移除该介电层的预定部分与间隙壁进而形成自我对准于各相邻突出部的接触窗。
在另一实施例中，各沟槽栅极的栅极电极位于该半导体基板上表面的下方，且由一突出于该半导体基板上表面的介电氧化物(dielectric oxide)所覆盖，其中该介电氧化物形成一突出于该半导体基板的突出部，接着便可通过相似于第一实施例的步骤于各相邻突出部间形成接触窗。
通过本发明所揭露的方法，接触窗宽度可被缩小，以减少寄生电容效应；并通过控制该停止层的厚度，进而精确地控制与所述接触窗相关的临界电压及沟槽至接触窗间距。此外，本发明可帮助消除图1中金氧半导体场效晶体管100的最小单元间距里的2D项，并缩小宽度B以便在不增加制程复杂性下减少单元间距。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为一传统沟槽金氧半导体场效晶体管的剖面示意图；
图2A为说明本发明的自我对准接触窗形成步骤的流程图；
图2B至2J为根据本发明的一实施例制造一沟槽金氧半导体场效晶体管的不同阶段的剖面示意图；
图3A至3I为根据本发明的另一实施例制造一沟槽金氧半导体场效晶体管的不同阶段的剖面示意图；
图4为根据本发明的再另一实施例所显示的具有接触窗的其它类型金氧半导体场效晶体管结构的剖面示意图。
附图标记说明：100‑金氧半导体场效晶体管；102‑基板区；104‑磊晶层；106‑沟槽；108‑多晶硅栅极；110‑基板本体区；112‑栅极介电质；114‑源极区；116‑介电层；118‑金属层；202‑硅层；203‑半导体基板；204‑磊晶层；206、206b‑硬罩部位；208、208b‑沟槽；209‑晶体管；209a‑源极/漏极区；210a、210b‑栅极介电质；212a、212b‑栅极电极；214、214b‑绝缘层；215、215b、215d‑突出部；216、216b‑基板本体区；218、218b‑p型布植；220、220b‑源极区；220a、220c‑源极区部位；222、222b‑n型布植；224、224b‑氮化硅层；224a、224c、224d‑L型部位；226、226b‑间隙壁；227、227b‑第一开口；228、228b‑介电层；229、229b、229d‑接触窗；230、230b、230d‑金属层；231、231b‑掺杂区。
具体实施方式
以下详细讨论本发明较佳实施例的制造和使用，然而，根据本发明的概念，其可包含或运用于更广泛的技术范围，须注意的是，实施例仅用以揭示本发明制造和使用的特定方法，并不用以限定本发明。
本发明的一实施例为于一具有两突出部的半导体基板上形成一开口的方法，该两突出部具体而言为具有第一突出部及第二突出部，且该第一突出部具有一第一侧壁与一第二侧壁，该第二突出部具有一第三侧壁与一第四侧壁，其中该第二侧壁与该第三侧壁位于该第一侧壁与该第四侧壁之间，其可被应用于许多不同的半导体组件或结构的制程，例如，但不限于，应用于一金氧半导体场效晶体管组件以形成一接触窗于该金氧半导体场效晶体管中。
在一实施例中，根据本发明于一具有两突出部的半导体基板中形成一自我对准接触窗的方法包含下列显示于图2A中的步骤。步骤s1，形成一停止层(即第一层)于该半导体基板上并延伸至该两突出部(即第一突出部与第二突出部)之上。步骤s2，沿着该两突出部的各侧壁(即第二侧壁与第三侧壁)分别形成一间隙壁(即第一间隙壁与第二间隙壁)(如图2F所显示)。步骤s3，通过该停止层对该多个间隙壁(即第一间隙壁与第二间隙壁)的较高蚀刻选择性移除该停止层未被该多个间隙壁覆盖的部分，而形成该两突出部(即第一突出部与第二突出部)间的第一开口(如图2G所显示)。步骤s4，覆盖一介电层(即第二层)于整块基板上(如图2H所显示)。步骤s5，执行一微影制程，以通过该介电层及该多个间隙壁对该停止层的较高蚀刻选择性移除该介电层的预定部分与间隙壁而形成该两突出部间的一接触窗(如图2I所显示)，且该接触窗(即第二开口)大于该第一开口。因此，该接触窗将自我对准于该相邻的两突出部。
图2B至2J为根据本发明的一实施例制造一沟槽金氧半导体场效晶体管的不同阶段的剖面示意图。图2B显示一具有第一导体型态的半导体基板，其包含一淡掺杂(lightly doped)n型磊晶层(epitaxial layer)204成长于一重掺杂(highly doped)n型硅层(silicon layer)202之上；一层可阻挡硅蚀刻的物质形成于该磊晶层204之上，其中该物质可为氧化层；或二氧化硅及氮化硅及二氧化硅复合层(SiO2/SiN/SiO2 composition layer)；或氮化硅及二氧化硅复合层(SiN/SiO2composition layer)，然而，本发明的实施不限前述物质；利用一微影制程移除该层(即可阻挡硅蚀刻物质)的预定部分以留下如图所示的硬罩部位206。于使用氧化层的实施例中，传统的干蚀刻或湿蚀刻可被用以移除该氧化层的预定部分。
图2C中，利用硅蚀刻于该磊晶层204中形成多个沟槽208，两间隔相邻硬罩部位206的间距定义了各沟槽208的宽度。传统的硅蚀刻方法，例如反应性离子蚀刻，可被用以形成所述沟槽208。
图2D中，通过传统方法，于各沟槽208的内表面分别形成一栅极介电质210a，再于各沟槽208内分别形成一突出于该半导体基板上表面的栅极电极212a，并移除所述硬罩部位206。在一实施例中，栅极电极212a可由多晶硅所构成。然后，一绝缘层214形成于该磊晶层204上并延伸覆盖于该多个栅极电极212a的外露部分之上，其中被该绝缘层214所覆盖的各栅极电极212a及其相应的栅极介电质210a形成一沟槽栅极于各沟槽208中，且被该绝缘层214所覆盖的各栅极电极212a的突出部分则分别形成了一突出部215于各沟槽栅极中。在一实施例中，绝缘层214可通过沉积一介电物质，例如氧化层，而形成。
图2E中，通过布植p型掺杂物(即第二导体型态掺杂物)，例如硼，使得一p型基板本体区216形成于该磊晶层204中介于相邻的沟槽208间，其中该基板本体区216根据所欲形成的通道(channel)长度延伸至该磊晶层204中。前述的p型布植通过箭头218象征性地表示。然后，通过布植n型掺杂物(即第三导体型态掺杂物)，例如砷或磷，使得重掺杂的n型源极区220形成于该多个基板本体区216上，而该重掺杂的n型硅层202则为该沟槽金氧半导体场效晶体管的漏极区，其中该多个源极区220沿着所述基板本体区216的上表面延伸且位于该绝缘层214之下。前述的n型布植通过箭头222象征性地表示。传统的离子布植法可被使用于前述两布植步骤中。
图2F中，一停止层，例如薄的氮化硅(silicon nitride，SiN)层224，通过传统方法，例如传统的沉积技术，形成于该绝缘层214上。然后，沿着所述突出部215的各侧壁(如本图中所示的第一侧壁2151、第二侧壁2152、第三侧壁2153及第四侧壁2154)分别形成一间隙壁226。在一实施例中，所述间隙壁226可通过先沉积氧化层于该氮化硅层上，再利用传统的干蚀刻方法，例如反应性离子蚀刻(reactive ion etching)，非等向性地蚀刻该氧化层以留下所述间隙壁226而形成，其中所述间隙壁226的厚度可通过传统方法控制。接着，通过该氮化硅层224对所述间隙壁226的较高蚀刻选择性移除该氮化硅层224未被所述间隙壁226所覆盖的部分(即该氮化硅层224相较于所述间隙壁226具有一较高的被蚀刻率，因此该氮化硅层224相较于所述间隙壁226易被蚀刻)。因此，该氮化硅层224被所述间隙壁226所覆盖的部分便沿着所述突出部215的各侧壁分别形成一L型部位224a(即第一L型部位与第二L型部位)，如图2G所示。在一实施例中，移除该氮化硅层224未被所述间隙壁226所覆盖的部分可通过传统的湿蚀刻方法，例如利用磷酸(phosphoric acid)而达到。于是，相邻的所述突出部215间便各自形成了一第一开口227于此阶段，其中该第一开口227的宽度能够通过控制该氮化硅层224的厚度而决定。本领域技术人员将可轻易地发现上述的该停止层可包含，但不限于，氮化硅化合物；而其它相较于所述间隙壁具有较高的被蚀刻率的物质亦可用以取代氮化硅。
图2H中，一介电层228，例如BPSG(硼磷硅玻璃)、LTO(低温氧化物)或PSG(掺磷氧化硅)，通过传统技术形成且平坦化于该整块金氧半导体场效晶体管结构之上，其中该介电层228的上表面高于所述突出部215的上表面。然后，通过微影制程以移除该介电层228的预定部分及该绝缘层214的预定部分及所述间隙壁226，而于相邻的所述突出部215间各自形成一第二开口，其即为接触窗229，如图2I所示。在一具体实施中，可通过传统的干蚀刻或湿蚀刻方法移除该介电层228的预定部分及该绝缘层214的预定部分及所述间隙壁226。由于该介电层228及该绝缘层214及所述间隙壁226相对所述L型部位224a有较高的蚀刻选择性，因此得以移除该介电层228的预定部分及该绝缘层214的预定部分及所述间隙壁226，进而保留L型部位224a部位(即该介电层228、该绝缘层214及所述间隙壁226相较于所述L型部位224a具有一较高的被蚀刻率，因此该介电层228、该绝缘层214及所述间隙壁226相较于所述L型部位224a易被蚀刻)。于是，相邻于所述突出部215间的自我对准接触窗229便于此阶段形成了。本领域技术人员将可轻易地发现上述的该多个L型部位224a可包含，但不限于，氮化硅化合物；而其它相较于该介电层228、该绝缘层214及所述间隙壁226具有一较高的被蚀刻率的物质亦可用以取代氮化硅。
接着，通过所述源极区220相对所述L型部位224a的较高蚀刻选择性执行一传统硅蚀刻，例如干蚀刻或湿蚀刻，以形成源极区部位220a (即所述源极区220相较于所述L型部位224a具有较高的被蚀刻率，因此所述源极区220相较于所述L型部位224a易被蚀刻)。然后，如图2J所示，沉积一金属层230，该金属层230经由所述接触窗229连接所述基板本体区216与所述源极区部位220a。于该金属层230被沉积前，一层重掺杂的p型掺杂区231可利用传统的离子布植法沿着所述基板本体区216的上表面形成。该层重掺杂的p型掺杂区231可帮助该金属层230与该基板本体区216间达成奥姆接触(ohmic contact)。在另一具体实施中，亦可不执行前述的硅蚀刻，就直接沉积该金属层230进而令该金属层230经由所述接触窗229与所述源极区220连接。本领域技术人员将可轻易地发现上述L型部位224a可包含，但不限于，氮化硅化合物；而其它相较于该多个源极区220具有较高的被蚀刻率的物质亦可用以取代氮化硅。
图3A至3I为根据本发明的另一实施例制造一沟槽金氧半导体场效晶体管的不同阶段的剖面示意图。图3A显示一具有第一导体型态的半导体基板，其包含一淡掺杂n型磊晶层204成长于一重掺杂n型硅层202之上。而如同该图硬罩部位206b所显示的氮化硅及二氧化硅复合层被利用来形成多个沟槽208b，其中一栅极介电质210b沿着所述沟槽208b的内表面形成。
图3B中，各沟槽208b通过传统方法分别形成一位于该半导体基板上表面的下方的栅极电极212b，其中各栅极电极212b被一突出于该半导体基板上表面的绝缘层214b所覆盖。在一实施例中，所述栅极电极212b由多晶硅所构成，而所述绝缘层214b通过沉积介电氧化物所形成，例如LTO。
图3C中，通过传统方法移除由氮化硅及二氧化硅复合层构成的硬罩部位206b。因此，每一个被该绝缘层214b所覆盖的该栅极电极212b与其沿着各沟槽208b的内表面形成的相应栅极介电质210b形成一沟槽栅极于各沟槽208b中，其中各绝缘层214b因此形成各沟槽栅极中的一突出部215b。
图3D中，通过布植p型掺杂物(即第二导体型态掺杂物)，例如硼，使得一p型基板本体区216b形成于该磊晶层204中介于相邻的沟槽208b间，其中该基板本体区216b根据所欲形成的通道长度延伸至该磊晶层204中。前述p型布植通过箭头218b象征性地表示。然后，通过布植n型掺杂物(即第三导体型态掺杂物)，例如砷或磷，使得重掺杂的n型源极区220b形成于该基板本体区216b上，而该重掺杂的n型硅层202则为该沟槽金氧半导体场效晶体管的漏极区，其中所述源极区220b沿着所述基板本体区216b的上表面延伸。前述n型布植通过箭头222b象征性地表示。传统的离子布植法可被使用于前述两布植步骤中。
图3E中，一停止层，例如薄的氮化硅层224b，通过传统方法，例如传统的沉积技术，形成于该半导体基板上并延伸至该多个突出部215b之上。然后，沿着所述突出部215b的各侧壁分别形成一间隙壁226b。在一实施例中，所述间隙壁226b的形成可通过先沉积氧化层于该氮化硅层上，再利用传统的干蚀刻方法，例如反应性离子蚀刻，非等向性地蚀刻该氧化层以留下所述间隙壁226b，其中所述间隙壁226b的厚度可通过传统方法控制。接着，通过该氮化硅层224b相对所述间隙壁226b有较高的蚀刻选择性，以移除该氮化硅层224b未被所述间隙壁226b所覆盖的部分(即该氮化硅层224b相较于所述间隙壁226b具有一较高的被蚀刻率，因此该氮化硅层224b相较于所述间隙壁226b易被蚀刻)。因此，该氮化硅层224b被所述间隙壁226b所覆盖的部分便沿着所述突出部215b的各侧壁分别形成一L型部位224c，如图3F所示。在一实施例中，移除该氮化硅层224b未被所述间隙壁226b所覆盖的部分可通过传统的湿蚀刻方法，例如利用磷酸而达到。于是，相邻的所述突出部215b间便各自形成了一第一开口227b。本领域技术人员将可轻易地发现上述的停止层可包含，但不限于，氮化硅化合物；而其它相较于该多个间隙壁具有较高的被蚀刻率的物质亦可用以取代氮化硅。
图3G中，一介电层228b，例如BPSG、LTO或PSG，通过传统技术形成且平坦化于该整块金氧半导体场效晶体管结构之上，其中该介电层228b的上表面高于所述突出部215b的上表面。然后，通过微影制程移除该介电层228b的预定部分及该介电质210b的预定部分及所述间隙壁226b，一第二开口，即为接触窗229b各自形成于两相邻的突出部215b间，如图3H所示。在一具体实施中，可通过传统的干蚀刻或湿蚀刻方法移除该介电层228b的预定部分及该介电质210b的预定部分及所述间隙壁226b。由于该介电层228b及该介电质210b及所述间隙壁226b相对所述L型部位224c有较高的蚀刻选择性，因此得以移除该介电层228b的预定部分及该介电质210b的预定部分及所述间隙壁226b，进而保留L型部位224a部位即该介电层228b、该介电质210b与所述间隙壁226b相较于所述L型部位224c具有较高的被蚀刻率，因此该介电层228b、该介电质210b与该多个间隙壁226b相较于所述L型部位224c易被蚀刻)。于是，相邻于所述突出部215b间的自我对准接触窗229b便于此阶段形成了。本领域技术人员将可轻易地发现上述的该多个L型部位224c可包含，但不限于，氮化硅化合物；而其它相较于该介电层228b、该介电质210b与所述间隙壁226b具有一较高的被蚀刻率的物质亦可用以取代氮化硅。
接着，通过所述源极区220b相对所述L型部位224c有较高的蚀刻选择性，以执行传统硅蚀刻，例如干蚀刻或湿蚀刻，进而形成源极区部位220c(即该多个源极区220b相较于所述L型部位224c具有较高的被蚀刻率，因此所述源极区220b相较于所述L型部位224c易被蚀刻)。然后，如图3I所示，沉积一金属层230b，该金属层230b经由所述接触窗229b连接所述基板本体区216b与所述源极区部位220c。于该金属层230b被沉积前，一层重掺杂的p型掺杂区231b可利用传统的离子布植法沿着所述基板本体区216b的上表面形成。该层重掺杂的p型掺杂区231b可帮助该金属层230b与所述基板本体区216b间达成奥姆接触。在另一具体实施中，亦可不执行前述的硅蚀刻，就直接沉积该金属层230b进而令该金属层230b经由所述接触窗229b与所述源极区220b连接。本领域技术人员将可轻易地发现上述L型部位224c可包含，但不限于，氮化硅化合物；而其它相较于该多个源极区220b具有一较高的被蚀刻率的物质亦可用以取代氮化硅。
于再另一实施例中，本发明可应用至一般的金氧半导体场效晶体管结构中以形成一宽度可被精确控制的自我对准接触窗，如图4所示。一L型部位224d通过上述的方法形成于晶体管209的各侧壁上，其中所述晶体管209位于一半导体基板203上，且各晶体管209相对于该半导体基板203所突出的部分被视为一突出部215d，因此一金属层230d可经由借着所述L型部位224d而自我对准于相邻的晶体管209的接触窗229d连接源极/漏极区209a。
因为所述源极区部位220a与所述接触窗229自我对准于各相邻的沟槽208，所以接触窗对准(contact alignment)被定义地非常精确的，因此相较于现有技术，该接触窗对准偏移(如图1中的宽度D)可被消除。再者，相较于现有技术，该接触窗(如图1中的宽度B)可被做得比微影制程工具所能达到的最小关键尺寸还小，且该沟槽至接触窗间距(如图1中的宽度C)亦将可被精确地维持。因此，本发明相较于现有技术，不仅图1中传统沟槽金氧半导体场效晶体管的最小单元间距A+B+2C+2D中的2D项可被消除，而且该B项亦可被做得更小。对相同的制程技术而言，一个更小的单元间距能在不增加制程复杂性下被实现。此外，由于该接触窗的宽度小于微影制程工具所能达到的最小关键尺寸，使得微影制程能更容易地对准该接触窗，因而减少了制程成本。例如，若需要一个0.25微米宽的接触窗，则可于微影制程中使用一具有较大关键尺寸的光罩，例如0.3微米或0.4微米，并通过使用本发明所提供的方法来达到0.25微米宽的接触窗以减少成本。
请复参阅图2I。如图2I所示，所述L型部位有助于定义各相邻的突出部215间的接触窗229，其中接触窗宽度及接触窗对准可通过控制该氮化硅层224的厚度而决定，而该厚度通常介于200埃(angstrom)至2000埃(angstrom)的范围之间。因此，所述自我对准于相邻沟槽208的源极区部位220a与接触窗229被形成，且接触窗宽度可被缩小且精确控制而减少寄生电容效应以便更精确地控制金氧半导体场效晶体管的临界电压。此外，本发明适用于许多制程应用，以在不增加制程复杂性下于一具有两突出部的半导体基板中形成一开口，其中该开口宽度可被精确地控制。
此外，复参阅图2H，该介电层228与所述由氮化硅所构成的L型部位224a间的蚀刻选择性介于10∶1至20∶1的范围中，且若越高的蚀刻选择性被使用，则接触窗宽度可被控制地越精确。因此，当形成所述接触窗229时，通过使用更高的蚀刻选择性，接触窗宽度将会被更精确地控制。
尽管上述为本发明的实施例的完整描述，但仍有可能存在许多替代方案、变化及等价物。例如，图2B至图2J及图3A至图3I所描述的制程步骤为一n型通道(n‑channel)的金氧半导体场效晶体管的制程步骤。修改这些步骤而得到一等价的p型通道(p‑channel)金氧半导体场效晶体管为本领域技术人员可轻易通过上述的教示而明显得知。
此外，该基板本体区可于该制程顺序中较早被形成。例如于图2B中，在形成该硬罩部位206之前，p型掺杂物可被布植于该磊晶层204之中或一p型磊晶层可被成长于该磊晶层204之上。同样地，所述源极区亦可于该制程顺序中较早被形成。例如，在形成该多个沟槽之前，全面地布植n型掺杂物可形成一重掺杂的n型掺杂区于该基板本体区中。
虽然本发明以前述的较佳实施例披露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准。