用于电子电路保护的装置和方法技术领域
本发明的实施例涉及电子系统，更具体来说，涉及瞬态信号保护
电路。
背景技术
某些电子系统可能遭遇瞬态信号事件或者具有快速改变的电压
和高功率的短持续时间电信号。瞬态信号事件可以包括例如由物体或
人向电子系统突然释放电荷引起的静电放电(ESD)事件。
由于在集成电路(IC)的相对较小面积中的过电压状况和高功耗
水平，瞬态信号事件可能损坏IC。高功耗可能增加IC温度，并且可
能导致许多问题，诸如栅氧化物穿通、结损坏、金属损坏和表面电荷
累积。因此，需要为电子系统中的IC提供针对这种瞬态信号事件的
保护。
发明内容
在一个实施例中，一种装置包括检测器、定时器、电流源和锁存
器。检测器被配置为检测在第一节点处瞬态信号的存在以及在检测到
瞬态信号后激活检测信号的检测状态。定时器被配置为至少部分地基
于检测信号的状态而激活控制信号持续第一持续时间。电流源被配置
为至少部分地响应于控制信号的状态而改变触发电流，其中触发电流
可以被改变成至少两个不同的电流水平。锁存器具有低阻抗状态和高
阻抗状态。锁存器被配置为接收触发电流作为输入，并且当锁存器处
于低阻抗状态时从第一节点向第二节点传导锁存电流。锁存器还被配
置为当触发电流处于第一电流水平时针对瞬态信号的第一激活电压而
从高阻抗状态转变为低阻抗状态，当触发电流处于比第一电流水平大
小更大的第二电流水平时针对瞬态信号的第二激活电压而从高阻抗状
态转变为低阻抗状态，其中第一激活电压高于第二激活电压。
在另一个实施例中，提供了用于瞬态信号保护的方法。该方法包
括检测瞬态信号的存在，至少部分地响应于瞬态信号而激活控制信号
持续第一持续时间，以及为电流源提供控制信号。该方法还包括至少
部分地响应于控制信号而改变电流源的触发电流，其中触发电流可以
被改变成至少两个不同的电流水平。该方法还包括提供具有低阻抗状
态和高阻抗状态的锁存器。该方法还包括将至少一部分的触发电流提
供到锁存器，其中锁存器被配置为当触发电流处于第一电流水平时针
对瞬态信号的第一激活电压而从高阻抗状态转变为低阻抗状态，当触
发电流处于比第一电流水平大小更大的第二电流水平时针对瞬态信号
的第二激活电压而从高阻抗状态转变为低阻抗状态，其中第一激活电
压高于第二激活电压。
附图说明
图1为根据一个实施例的电子系统的示意框图。
图2A示出了本发明的实施例可以使用的环境。
图2B示出了本发明的实施例可以使用的另一种环境。
图2C示出了本发明的实施例可以使用的又一种环境。
图2D示出了本发明的实施例可以使用的又一种环境。
图3为示出根据实施例的主动控制保护电路的示意框图。
图4为示出根据一个实施例的主动控制保护电路的电路图。
图5为示出根据另一个实施例的主动控制保护电路的电路图。
图6A为示出根据又一个实施例的主动控制保护电路的电路图。
图6B为示出根据又一个实施例的主动控制保护电路的电路图。
图6C为示出根据又一个实施例的主动控制保护电路的电路图。
图7为示出根据又一个实施例的保护电路的电路图。
图8为示出根据某些实施例的保护电路的电路图。
图9为示出触发电流条件的三个实例的锁存电流－瞬态电压图。
具体实施方式
下面对某些实施例的详细说明代表了对本发明的特定实施例的
各种说明。但是，本发明可以以权利要求所定义和涵盖的多种不同方
式来实现。在本说明书中参考了附图，其中相似的附图标记表示相同
或功能上类似的元件。
某些电子系统被配置为针对瞬态信号事件保护其中的部件。此
外，为了帮助确保电子系统的可靠，制造商可以在所定义的应力条件
下测试电子系统，所述应力条件可以通过各种组织(例如联合电子设
备工程委员会(JEDEC)和国际电工技术委员会(IEC))设定的标
准来描述。这些标准可以覆盖广泛的瞬态信号事件，包括从相对低能
量的JEDEC 22-A114-B人体模型ESD瞬态信号事件到与系统级ESD
抗扰性相关的相对较高能量的瞬态信号事件，例如由IEC 61000-4-2
标准所描述的瞬态信号事件。电子系统可以包括多个分立的部件，例
如分立的电感器或电容器，用以针对某些瞬态信号事件保护IC或其
它敏感电子装置。
电子系统中的集成电路(IC)有必要被配置为无需IC外部的分
立的保护部件就能经受住某些瞬态信号事件。而且，需要具有被主动
控制从而在预选条件下以受控的方式提供保护的保护电路的IC。此
外，IC有必要被配置为处理与直接接触外部世界相关的瞬态信号事
件，例如：源自头戴式耳机(HP)插孔的瞬态信号事件，或由例如IEC
61000-4-2标准定义的瞬态信号事件。
电子系统的概述
图1是根据一个实施例的电子系统10的示意框图。示出的电子
系统10包括引脚2、插孔4、第一IC 9和第二IC 11。插孔4可以包
括例如HP插孔，并且可以被配置为接收可插入尖端。如图1所示，
插孔4可以向例如第一和第二IC 9、11提供第一和第二信号6、8。
引脚2可以被配置为从电子系统10外部向例如IC 11提供信号13。
IC 9、11可以被应用在传输线路系统、工业控制、微机电系统
(MEMS)传感器、换能器或多种其它系统中。IC 9、11可以被用在
IC的引脚通过低阻抗连接暴露于用户接触的电子系统中。
插孔4和/或引脚2可以接收瞬态信号事件12。在一些情况下，
瞬态信号事件可以是例如由IEC 61000-4-2标准所描述的事件。本领
域技术人员将认识到，IEC 61000-4-2是系统级ESD测试规范，该规
范限定了用于典型地在大约2kV到15kV范围内的空气放电测试和接
触放电测试的电压应力水平，以及具有高达大约30kV的电压应力水
平的特殊放电测试。
IC保护电路
在某些实施例中，一个或多个保护电路可以应用于IC(例如：
11)中，并且可以被配置为向一个或多个IC的内部电路提供瞬态信
号保护。保护电路可以被配置为使瞬态信号事件的电流转向，从而提
供瞬态信号保护，如下文所述。电流可以从IC的引脚或焊盘转向到
IC的另一个引脚、焊盘或电节点。当没有检测到瞬态信号事件时，保
护电路可以保持高阻抗/低泄漏状态，从而减少静态功耗。保护电路可
以被配置为在瞬态信号事件期间转变为低阻抗状态，如下文所述。在
另一个实施例中，可以在一个IC(例如第一IC 9)中应用一个或多个
保护电路，并且一个或多个保护电路可以被配置为向另一个部件(例
如第二IC 11)提供瞬态信号保护。因此，例如：一个或多个保护电
路可以被应用在第一IC 9中，并且可以向第二IC 11中的电路提供保
护。第一IC 9可以与第二IC 11物理分开，或者它可以与第二IC 11
封装到一个共用的或单一的封装中。因此，一个或多个保护电路可以
被放置在独立的IC中、放置在封装上系统应用中的共用封装中、或
者与片上系统应用的IC集成。
图2A示出了本发明的实施例可以在其中使用的环境。示出的IC
11可以是图1所示的电子系统10中的IC 11的至少一部分。然而本
领域技术人员将理解，图2A所示的IC 11可以是任何其它电子系统
的一部分。
IC 11可以包括输入/输出焊盘14，保护电路15和内部电路17。
如图2所示，输入/输出焊盘14、保护电路15和内部电路17可以被配
置为彼此电连接。IC 11可以被配置为包括附加的部件，例如：输入/
输出焊盘14和内部电路17之间的一个或多个介入电阻。
输入/输出焊盘14可以被配置为从焊盘14所属的电子系统的一
个或多个部件接收一个或多个信号，和/或将一个或多个信号输出到所
述一个或多个部件。输入/输出焊盘14可以电耦合至电子系统的插孔
(例如：图1的插孔4)或引脚(例如：图1的引脚2)。因此，输入
/输出焊盘14可以接收瞬态信号事件(例如：图1的事件12)，瞬态
信号事件可能潜在地对IC 11的一个或多个部分产生损害。
可以设置保护电路15以针对例如相对于第一电压基准VSS具有
正电压振幅的瞬态信号事件，保护内部电路17。如下文详细所述，瞬
态信号事件可以在输入/输出焊盘14上接收，并且与瞬态信号事件相
关的一部分电流可以被旁路到第一电压基准VSS。第一电压基准VSS
可以包括例如IC 11的连接到一个或多个接地焊盘的接地节点，并且
可以被配置为具有低阻抗，从而相对于瞬态信号事件增强对IC的保
护。尽管图2A示出的第一电压基准VSS被连接至IC 11的接地焊盘，
但是本领域技术人员应该理解，第一电压基准VSS无需连接至IC 11
的焊盘。例如，第一电压基准VSS可以是配置为无损地接收大电流的
内生电压基准。
图2B示出了本发明的实施例可以在其中使用的另一个环境。示
出的IC 11包括输入/输出焊盘14、保护电路15和内部电路17。如图
2B所示，保护电路15可以被配置为电连接于第二电压基准VDD和输
入/输出焊盘14之间。保护电路15可以被配置为针对在输入/输出焊
盘14处接收的瞬态信号事件提供保护。例如，如果在输入/输出焊盘
14处接收的瞬态信号事件包括相对于第二电压基准VDD具有负电压振
幅的信号，则可以设置从第二电压基准VDD到输入/输出焊盘14的电
流通路。第二电压基准VDD可以包括例如连接至一个或多个电源焊盘
的IC 11的电源节点，其可以被配置为具有低阻抗，从而相对于瞬态
信号事件增强对IC的保护。输入/输出焊盘14、保护电路15和内部
电路17的其它细节可以与上文联系图2A所述的一样。
图2C示出了本发明的实施例可以在其中使用的又一个环境。示
出的IC 11包括内部电路17和保护电路15，它们中的每一个均电连
接于第一电压基准VSS和第二电压基准VDD之间。保护电路15可以被
配置为针对在第一电压基准VSS和/或第二电压基准VDD处接收的瞬态
信号事件提供保护。例如，以与上文参考图2A所描述的类似方式，
保护电路15被配置为当保护电路在第二电压基准VDD上检测到具有
正电压振幅的瞬态信号事件时，将电流从第二电压基准VDD旁路到第
一电压基准VSS。同样地，以与上文参考图2B所描述的类似方式，保
护电路15可以被配置为当保护电路在第一电压基准VSS上检测到具有
负电压振幅的瞬态信号事件时，提供从第二电压基准VDD到第一电压
基准VSS的电流通路。虽然第一电压基准VSS和第二电压基准VDD可
以是低阻抗的，并且可以被配置为每个均没有损害地传导较大量的电
流，但是保护电路15可以通过在多个低阻抗节点之间提供电流通路来
增强相对于瞬态信号事件的保护。
图2D示出了本发明的实施例可以在其中使用的又一个环境。示
出的IC 11包括内部电路17和保护电路15，它们中的每一个均电连
接于第一输入/输出焊盘14a和第二输入/输出焊盘14b之间。尽管内
部电路17示出为既连接至第一输入/输出焊盘14a又连接至第二输入/
输出焊盘14b，但是本领域技术人员应该理解，即使当内部电路17只
电连接至第一和第二输入/输出焊盘14a、14b中的一个时，保护电路
15也可以应用在图2D所示的配置中。保护电路15可以以与上文参考
图2A－2C所描述的类似方式通过将与第一输入/输出焊盘14a和/或第
二输入/输出焊盘14b上的瞬态信号相关联的电流旁路来增强针对瞬
态信号事件的保护。输入/输出焊盘14a、14b和保护电路15的其它细
节可以如上文结合图2A所述的那样。
本领域技术人员应该理解，保护电路的上述一个或多个配置可以
被应用在单个IC上以便针对各种瞬态信号事件提供希望程度的保护。
例如，IC可以包括许多输入焊盘、输出焊盘、双向焊盘、电源焊盘和
接地焊盘。一个或多个这些焊盘可以具有保护电路15的多个实例，并
且单个焊盘可以具有多个保护电路15。例如，单个输入和/或输出焊盘
可以具有上文结合图2A、2B和2D中的一个或多个所述的保护电路。
如在图2A－2D中所见，保护电路15可以沿信号通路定位，所
述信号通路例如输入/输入焊盘14和内部电路17之间的信号通路。为
了使对信号通路速度的不利影响最小化，可能希望保护电路15向信号
通路提供最小量的电容负载。另外，可能希望保护电路15具有关闭状
态，在关闭状态保护电路至多传导较小的电流，以便使泄漏功耗和静
态功耗最小化。例如在移动应用中这可能是所希望的，移动应用中电
池寿命是移动设备质量的重要考量。
当检测到满足指示例如高电压或高功率的一个或多个信号发送
条件的瞬态信号事件时，还可能希望保护电路15传导大电流。因此，
需要使保护电路具有较小的电容负载和电路面积，并且其阻抗可以在
短时间内被调节几个数量级。此外，需要保护电路被配置为在可以选
择性地控制的激活电压下传导大电流。特别是，可能希望以受控方式
在特定激活电压下感应传导，从而在IC暴露于过电压条件或局部功
耗之前旁路与高电压瞬态信号事件相关的电荷。
图3是示出根据某些实施例的主动控制保护电路15的示意框图。
示出的保护电路15包括检测器20、定时器22、电流源24和锁存器
26。如图3所示，检测器20可以被配置为向定时器22提供检测信号
28，定时器又可以将控制信号30提供给电流源24以及可选地提供给
锁存器26。控制信号30可以被电流源24使用，以产生触发电流32，
触发电流可以辅助增大锁存器26的电导率并且辅助控制使锁存器26
转变为低阻抗状态的激活电压，如下文详细所述。
保护电路15还包括第一节点18和第二节点19，它们可以将检测
器20、定时器22、电流源24和锁存器26中的一个或多个电连接至
IC的其它节点或焊盘，以实现例如图2A－2D中所示的任何一个配置。
虽然在某些实施例中，检测器20、定时器22、电流源24和锁存器26
示出为每个均连接至第一和第二节点18、19，但是所示的连接并非必
须。例如，在图4所示的实施例中，第一节点18未提供给电流源24。
而且，在某些实施例中，可以存在附加连接。
如下文详细所述，保护电路15的锁存器26可以被配置为以低泄
漏/高阻抗状态(或关闭状态)开始。关闭状态阻抗可以在例如大约10
到1000吉欧姆的范围内，从而使功耗最小化。当检测到满足一个或
多个信号发送条件的瞬态信号事件时，检测器20可以被配置为向定时
器22提供检测信号28。定时器22可以接收检测信号28，并且可以将
电流控制信号30提供给电流源24。电流源24可以利用电流控制信号
30向锁存器26提供触发电流32，触发电流可以被配置为增大锁存器
26的电导率。触发电流32可以被用来选择性地控制激活电压，锁存
器26在该激活电压下从高阻抗状态转变为高电流/低阻抗状态(或开
启状态)。开启状态阻抗可以在例如大约0.1到2ohms的范围内，从
而辅助针对瞬态信号事件保护IC。
当锁存器26正在接收触发电流32时，锁存器26可以被配置为
具有增大的电导率调制并且具有选择性地降低的激活电压。虽然锁存
器26的泄漏电流可能在锁存器26接收触发电流32的同时增加，但是
增加的泄漏损失在导致潜在地损坏IC的瞬态信号事件时的瞬间内短
暂经历。因此，在瞬态信号事件过去以后，锁存器26可以被配置为返
回低泄漏/高阻抗状态。
检测器20可以被配置为在第一节点18和/或第二节点19上检测
瞬态信号事件，并且产生指示是否有符合条件的瞬态信号事件被检测
到的检测信号28。例如，检测器20可以被配置为当检测器20在第一
节点18和/或第二节点19上检测到快速改变的电压时提供检测信号
28。在另一个实施例中，检测器20被配置为相对于电压阈值监视第一
节点18和/或第二节点19上的电压的大小。本领域技术人员应该理解，
检测器20可以被配置为基于大量指示瞬态信号损坏敏感电子器件的
可能性的检测条件(包括但不限于电源、电压和/或电荷的测量值)来
监测瞬态信号。下面将参考图8描述检测器20的一个实施例。
继续参考图3，定时器22可以被配置为接收检测信号28，并且
向电流源24提供电流控制信号30。在一个实施例中，当在检测信号
28指示已经检测到符合条件的瞬态信号事件并且持续一段时间，定时
器22被配置为产生电流控制信号30。例如，定时器22可以被配置为
产生电流控制信号30，持续一段时长，该时长足以让锁存器26稳定
在低阻抗状态。但是，本领域技术人员应该认识到，定时器22可以被
配置为产生具有多种定时特性的电流控制信号30。
如上所述，可能希望保护电路15的阻抗在短时间内改变几个数
量级。因此，可能希望锁存器26例如在大约0.1到10ns之间并且在
小于与过电压条件和IC损坏相关的电压下，在高阻抗状态和低阻抗
状态之间转变。如下参考图4－9所述，锁存器26可以被配置为以低
泄漏/高阻抗状态开始。在检测到满足一个或多个信号发送条件的瞬态
信号事件时，锁存器26可以被配置为接收触发电流32，并且从而进
入如下状态：锁存器26的激活电压被选择性地降低而锁存器26的电
导率调制被增大。此后，瞬态信号事件的电压可以超过锁存器26的激
活电压，并且锁存器26可以在瞬态信号事件持续时间期间转变为低阻
抗状态。电流源24和锁存器26的各种实施例将在下文参考图4－7
说明。
图4是示出根据一个实施例的主动控制保护电路45的示意框图。
示出的保护电路45包括检测器20、定时器22、电流源44、锁存器46
和二极管48。示出的检测器20电连接至第一节点18和第二节点19，
并且被配置为向定时器22提供检测信号28。示出的定时器22电连接
至第一和第二节点18、19，并且被配置为产生电流控制信号30，该电
流控制信号被提供给电流源44。示出的锁存器46电连接至第一和第
二节点18、19，并且被配置为接收触发电流32。如图4所示，二极管
包括电连接至第一节点18的阴极，和电耦合至第一电压基准VSS的阳
极。
保护电路45可以被配置为响应于满足一个或多个信号发送条件
的瞬态信号事件在选取的激活电压下进入低阻抗状态，如下所述。检
测器20可以被配置为检测第一节点18和/或第二节点19上的瞬态信
号事件，并且产生指示是否已经检测到满足信号发送条件的瞬态信号
事件的检测信号28。定时器22可以被配置为接收检测信号28，并且
向电流源44提供电流控制信号30。检测器20和定时器22的一个实
施例将在下文参考图8说明。
示出的电流源44包括NMOS晶体管51，该晶体管具有栅极、漏
极、源极和本体。如图4所示，源极和本体可以被电连接至第二节点
19。在一个实施例中，NMOS晶体管51的本体通过例如深n阱层或n
型埋层而与基板隔离，从而允许NMOS晶体管51的源极和本体下降
到基板的偏置电压以下。漏极可以电连接至锁存器46，并且被配置为
向锁存器46提供触发电流，如下所述。晶体管51的栅极可以被电连
接至电流控制信号30，该电流控制信号30可以被配置为选择性地增
加或降低晶体管51的栅极电压，从而控制触发电流32的流向。本领
域技术人员将认识到所示晶体管51只是电流源44的一个实施例，而
且有大量器件可以被用来建立电流源，包括但不限于N和P型场效应
晶体管、NPN和PNP双极晶体管、JFETS、二极管、电阻器、感应
器和电容器中的一个或多个。
如图4所示，示出的锁存器46包括第一双极晶体管53、第二双
极晶体管54、第一电阻器55和第二电阻器56。第一和第二双极晶体
管53、54均包括发射极、基极和集电极。在示出的实施例中，第一和
第二双极晶体管53、54分别选择为PNP和NPN晶体管。第一电阻器
55包括电连接至第一节点18和第一双极晶体管53的发射极的第一
端，和电连接至第一双极晶体管53的基极、第二双极晶体管54的集
电极和电流源44提供触发电流32的部分的第二端。第二电阻器56
包括电连接至第一双极晶体管53的集电极和第二双极晶体管54的基
极的第一端，和电连接至第二双极晶体管54的发射极和第二节点19
的第二端。
本领域技术人员应该理解，第一和第二双极晶体管53、54被配
置为处于反馈中。在某一水平的第一双极晶体管53的集电极电流下，
第一和第二双极晶体管53、54之间的反馈可以是再生(regenerative)
的并且导致锁存器46进入低阻抗状态或开启状态。由于瞬态信号事件
的电压升高可以导致第一双极晶体管53的集电极电流增加，在某个瞬
态信号事件电压(标志为激活电压)下，瞬态信号事件可以导致锁存
器46进入低阻抗状态。激活电压可以是多种因素的函数，包括第一和
第二双极晶体管53、54的几何结构、双极晶体管的公共发射极增益
“β”、或第一和第二电阻器55、56的电阻。可能希望能够选择所希望
的激活电压以便锁存器46可以以受控方式进入低阻抗状态，因而在
IC暴露于损害条件时旁路与瞬态信号事件相关的电荷。
响应于触发电流32，示出的锁存器46可以被配置为从低泄漏/
高阻抗的关闭状态转变为高阻抗状态，在该高阻抗状态中锁存器46
的电导率被增大并且锁存器46的激活电压降低。一旦处于增大的电导
率调制和选择性地降低的激活电压状态中，锁存器46可以随后响应于
瞬态信号事件的电压跨越锁存器46激活电压而转变为低阻抗状态。如
下所述，触发电流32可以增大锁存器46的电导率调制并且可以选择
性地控制锁存器46的激活电压。
在一个实施例中，保护电路45的电流源44被配置为当检测到满
足一个或多个信号发送条件的瞬态信号事件时向锁存器46注入触发
电流32。触发电流32包括被引导通过第一电阻器55并且可以被配置
为正向偏置在第一双极晶体管53的发射极和基极之间的p-n结的第一
部分，从而从第一双极晶体管53的集电极激励起放大电流。触发电流
32还可以包括提供给晶体管53的基极的第二部分，该第二部分可以
被配置为激励第一双极晶体管53的基极电流，该基极电流可以导致第
一双极晶体管53的集电极电流的进一步增大。本领域技术人员应该理
解，由于第一双极晶体管53的集电极电流的增大，集电极电流的第一
部分可以被提供给第二双极晶体管54的基极，并且第二部分可以被提
供给第二电阻器56，从而增大第二双极晶体管54的发射极和基极的
p-n结的电压。因此，可以增大第二双极晶体管54的集电极电流，这
又可以被配置为通过增大第一双极晶体管53的发射极和基极之间的
p-n结偏压以及增大第一双极晶体管53的基极电流来进一步激励第一
双极晶体管53的集电极电流。
如上所述，触发电流32可以增大第一双极晶体管53的集电极电
流，并且因此控制锁存器46的激活电压。另外，触发电流32增加锁
存器46的电导率调制，例如，响应于电压改变的锁存器阻抗改变。一
旦瞬态信号事件的电压超过阈值并且锁存器46进入低阻抗状态，即使
触发电流32被去除，锁存器46也可以在瞬态信号事件的持续时间期
间保持在低阻抗状态。通过选择让触发电流32具有对应于期望激活电
压的电流水平，保护电路45可以被配置为相对于多种高能和高速瞬态
信号事件保护IC。
示出的锁存器46可以被配置为从第一节点18抽出较大的电流并
且将电流提供给第二节点19。在一个实例中(图2A)，第一节点18
可以电耦合至需要针对与这种大电流相关的电压和功率进行保护的内
部电路。因而，示出的锁存器46可以向内部电路提供针对在第一节点
18上接收的瞬态信号事件的保护，该第一节点18相对于第二节点19
具有正电压振幅。
在另一个实例(图2B)中，第二节点19可以电耦合至需要针对
这种大电流进行保护的内部电路。在这种实施例中，锁存器46可以被
配置为针对在第二节点19上接收的瞬态信号事件提供保护，该第二节
点相对于第一节点18具有负电压振幅。
为了提供附加保护，比如针对在相对于第二节点19具有负电压
振幅的第一节点18上接收的瞬态信号事件提供保护，可以使用一个或
多个附加保护电路。例如，保护电路45可以包括二极管48，该二极
管具有连接至第一节点18的阴极和连接至第二节点19的阳极。本领
域技术人员将认识到，可以使用多种附加电路以提供附加保护，包括
但不限于二极管、场效应晶体管、双极晶体管和可控硅整流器。
图5是示出根据另一个实施例的主动控制保护电路65的示意框
图。示出的保护电路65包括检测器20、定时器22、电流源64、锁存
器66和反相器68。
示出的检测器20电连接至第一节点18和第二节点19，并且被配
置为向定时器22提供检测信号28。示出的定时器22电连接至第一和
第二节点18、19，并且被配置为产生第一电流控制信号30a，该第一
电流控制信号30a被提供给电流源64。检测器20和定时器22的其它
细节可以如上文结合图3和4所描述的那样。
反相器68包括适于接收第一电流控制信号30a的输入端，和被
配置为产生第二电流控制信号30b的反相输出端。反相器68将第二电
流控制信号30b提供给电流源64和锁存器66。本领域技术人员应该
理解，除反相器之外的其它控制逻辑也可以将第二电流控制信号30b
提供给电流源64或锁存器66。例如，可以使用诸如“与非”门或“或非”
门的逻辑门。
电流源64电连接至第一和第二节点18、19，并且可以响应于电
流控制信号30a和30b产生第一和第二触发电流32a、32b。电流源
64包括第一电流源晶体管61和第二电流源晶体管62，它们均具有栅
极、漏极、源极和本体。第一和第二电流源晶体管61、62可以但不必
分别选择为NOMOS和PMOS晶体管。在一个实施例中，第一电流
源晶体管61的本体通过例如深n阱层或n型埋层而与基板隔离，从
而允许第一晶体管61的本体独立于基板加偏压。如图5所示，第一电
流源晶体管61的源极和本体可以电连接至第二节点19，并且第一电
流源晶体管62的漏极可以电连接至锁存器66的第一节点，如下所述。
第一电流源晶体管61的栅极可以被配置为接收第一电流控制信号
30a，该第一电流控制信号30a可以选择性地增大或降低第一电流源晶
体管61的栅极电压，从而控制第一触发电流32a的流动。第二电流源
晶体管62的源极和本体可以电连接至第一节点18，并且第二电流源
晶体管62的漏极可以电连接至锁存器66的第二节点，如下所述。本
领域技术人员将认识到，示出的第一和第二电流源晶体管61、62只是
电流源64的一个实施例，可以使用众多器件来建立如上所述的电流
源。
锁存器66电连接至第一和第二节点18、19，并且被配置为接收
第一和第二触发电流32a、32b以及第二电流控制信号30b。锁存器
66可以包括第一双极晶体管73、第二双极晶体管74、第一电阻器75、
第二电阻器76、MOS晶体管77和电容器79。第一和第二双极晶体管
73、74均包括发射极、基极和集电极，而MOS晶体管包括栅极、漏
极、源极和本体。在示出的实施例中，第一和第二双极晶体管73、74
分别是PNP和NPN晶体管，并且第一MOS晶体管77是PMOS晶体
管。在一个实施例中，第一双极晶体管73的发射极和集电极由MOS
晶体管77的漏极和源极的p型区域形成，并且第一双极晶体管73的
基极由MOS晶体管77的n型本体形成。因而，第一双极晶体管可以
是横向地形成在MOS晶体管77下面的寄生装置，并且可以被配置为
与MOS晶体管77并联操作。然而，本领域技术人员应该理解，晶体
管73、74、77的类型可以根据电路设计而改变。
第一电阻器75包括电连接至第一节点18、第一双极晶体管73
的发射极和MOS晶体管77的源极的第一端，以及电连接至第一双极
晶体管73的基极、第二双极晶体管74的集电极、MOS晶体管77的
本体、和电流源64的提供第一触发电流32a的部分的第二端。第二电
阻器76包括电连接至第一双极晶体管73的集电极、第二双极晶体管
74的基极、MOS晶体管77的漏极和电流源64提供第二触发电流32b
的部分的第一端。第二电阻器76还包括电连接至第二双极晶体管74
的发射极、第二节点19和电容器79的第一端的第二端。电容器79
还包括第二端，电容器的第二端连接至MOS晶体管77的栅极和第二
电流控制信号30b。
示出的锁存器66可以被配置为在第一和第二触发电流32a、32b
被接收时具有增大的电导率调制和降低的激活电压。如上文参考图4
所述，提供第一触发电流可以降低激活电压并且增大电导率调制。此
外，如下所述，第二触发电流32b、MOS晶体管77和电容器79可以
进一步增大锁存器66的电导率调制并且进一步控制锁存器66的激活
电压。
第二触发电流32b可以减小锁存器66的激活电压并且增大锁存
器66从高阻抗状态转变为低阻抗状态的电压带。第二触发电流32b
可以包括能够激励第二双极晶体管74的基极电流的第一部分，该第一
部分可以产生放大的第二双极晶体管74的集电极电流。第二触发电流
32b还可以包括第二部分，该第二部分能够增大跨第二双极晶体管74
的基极和发射极之间的p-n结两端的电压，从而进一步激励第二双极
晶体管74的集电极电流。增大的第二双极晶体管74的触发电流32b
可以随后增大第二双极晶体管74的集电极电流，其又进一步增大第一
双极晶体管73的集电极电流。因而，第二触发电流32b可以被配置为
增大第一和第二双极晶体管73、74的反馈回路中的电流流动，从而降
低反馈再生并且锁存器66进入低阻抗状态的激活电压。
继续参考图5，锁存器66包括MOS晶体管77，该MOS晶体管
77配置为接收第二电流控制信号30b。MOS晶体管77可以被配置为
增大流到第二双极晶体管74的基极的电流并且增大在第二双极晶体
管74的基极和发射极之间的p-n结的偏置电压，从而增大锁存器66
的电导率。尽管MOS晶体管77示出为以与第二电流源晶体管62相
同的方式电连接，但是MOS晶体管77的不同之处在于其可以但不必
是分离的物理布局的一部分或存在于电流源64以另一种方式实现的
配置中。
电容器79可以用于向下耦合晶体管77的栅极电压，从而增大
MOS晶体管77的沟道电流并且进一步增大锁存器66的电导率。例如，
如果第二节点19上的电压响应于瞬态信号事件突然减小，由电容器
79提供的耦合可以减小PMOS晶体管77的栅极处的电压，从而增加
由PMOS晶体管77传导的电流。如上所述，增加的电流还可以激励
第二双极晶体管74，从而控制锁存器的激活电压并且增大电导率调
制。
图6A是示出根据又一个实施例的主动控制保护电路85a的示意
框图。示出的保护电路85a包括检测器20、定时器22、电流源64、
锁存器86a和反相器68。
检测器20电连接至第一节点18和第二节点19，并且配置为向定
时器22提供检测信号28。示出的定时器22电连接至第一和第二节点
18、19，并且配置为产生第一电流控制信号30a，该第一电流控制信
号30a被提供给电流源64和锁存器86a，如下所述。检测器20和定
时器22的其它细节可以如上文参考图3和4所述的那样。
反相器68包括适于接收第一电流控制信号30a的输入端，和被
配置为产生第二电流控制信号30b的反相输出端。反相器68将第二电
流控制信号30b提供给电流源64和锁存器86a。
电流源64电连接至第一和第二节点18、19，并且可以响应于电
流控制信号30a和30b产生第一和第二触发电流32a、32b。电流源
64的其它细节可以如前文结合图5所描述的那样。
锁存器86a电连接至第一和第二节点18、19，并且配置为接收第
一和第二触发电流32a、32b以及第一和第二电流控制信号30a、30b。
锁存器86a可以包括第一双极晶体管93、第二双极晶体管94、第一电
阻器95、第二电阻器96、第一MOS晶体管97、第二MOS晶体管98、
第一电容器99和第二电容器100。第一和第二双极晶体管93、94均
包括发射极、基极和集电极。第一和第二MOS晶体管97、98均包括
栅极、漏极、源极和本体。在一个实施例中，第二MOS晶体管98的
本体通过例如深n阱层或n型埋层与基板隔离。如图6A所示，第一
和第二双极晶体管93、94分别是PNP和NPN晶体管，而且第一和第
二MOS晶体管97、98分别是PMOS和NMOS晶体管。然而，本领
域技术人员应该理解，晶体管93、94、97、98的类型可以根据电路设
计而改变。在一个实施例中，第一双极晶体管93的发射极和集电极由
第一MOS晶体管97的漏极和源极的p型区域形成，而第一双极晶体
管93的基极由第一MOS晶体管97的n型本体形成。类似地，第二
双极晶体管94的发射极和集电极可以由第二MOS晶体管98的漏极
和源极的n型区域形成，而第二双极晶体管94的基极可以由第二MOS
晶体管98的p型本体形成。因而，第一和第二双极晶体管93、94可
以分别是在第一和第二MOS晶体管97、98之下横向形成的寄生装置
并且与第一和第二MOS晶体管97、98并联操作。
第一电阻器95包括第一端和第二端，所述第一电阻器的第一端
电连接至第一节点18、第一双极晶体管93的发射极、第一MOS晶体
管97的源极和第二电容器93的第一端，所述第一电阻器的第二端电
连接至第一双极晶体管93的基极、第二双极晶体管94的集电极、第
一MOS晶体管97的本体、第二MOS晶体管98的漏极和电流源64
的提供第一触发电流32a的部分。第二电容器100进一步包括第二端，
该第二端电连接至第二MOS晶体管98的栅极和第一电流控制信号
30a。第二电阻器96包括第一端，该第一端电连接至第一双极晶体管
93的集电极、第一MOS晶体管97的漏极、第二双极晶体管94的基
极、第二MOS晶体管98的本体和电流源64提供第二触发电流32b
的部分。第二电阻器96还包括第二端，该第二端电连接至第二双极晶
体管94的发射极、第二节点19、第二MOS晶体管98的源极和电容
器99的第一端。电容器99也包括第二端，电容器的第二端连接至
MOS晶体管97的栅极和第二电流控制信号30b。
如下所述，除包括第二MOS晶体管98和第二电容器100以便进
一步辅助调制锁存器86a的电导率以外，锁存器86a的操作类似于上
文参考图5所述。
第二MOS晶体管98可以被配置为接收第一电流控制信号30a。
第一电流控制信号30a可以被配置为增大流到第一双极晶体管93的基
极的电流并且增大第一双极晶体管93的发射极和基极之间的p-n结的
偏置电压，从而增大锁存器86a的电导率并且降低锁存器86a的激活
电压。第二电容器100可以被用于将MOS晶体管98的栅极耦合至更
高的电压，从而增大MOS晶体管98的沟道电流并且进一步增大锁存
器86a的电导率。例如，如果第一节点18上的电压响应于瞬态信号事
件突然增大，由第二电容器100提供的耦合可以增加第二MOS晶体
管98的栅极处的电压，从而增大第二MOS晶体管传导的电流。如上
所述，增大的电流可以降低锁存器86a的激活电压并且可以提高锁存
器86a的电导率调制。
图6B是示出根据又一个实施例的主动控制保护电路85b的示意
框图。示出的保护电路85b包括检测器20、定时器22、电流源44和
锁存器86b。
检测器20电连接至第一节点18和第二节点19，并且配置为向定
时器22提供检测信号28。示出的定时器22电连接至第一和第二节点
18、19，并且配置为产生电流控制信号30，该电流控制信号被提供给
电流源44和锁存器86b，如下所述。检测器20和定时器22的其它细
节可以如上文结合图3和4所述的那样。
电流源44电连接至第一和第二节点18、19，并且可以响应于电
流控制信号30产生触发电流32。电流源44的其它细节可以如上文结
合图4描述的那样。
锁存器86b电连接至第一和第二节点18、19，并且配置为接收
触发电流32和电流控制信号30。锁存器86b可以包括第一双极晶体
管93、第二双极晶体管94、第一电阻器95、第二电阻器96、MOS
晶体管92、和电容器90。第一和第二双极晶体管93、94均包括发射
极、基极和集电极。如图6B所示，第一和第二双极晶体管93、94分
别是PNP和NPN晶体管。MOS晶体管92包括栅极、漏极、源极和
本体，并且可以是NMOS晶体管。MOS晶体管92的本体通过例如深
n阱层或n型埋层与基板隔离，从而允许MOS晶体管92的本体独立
于基板加偏压。本领域技术人员应该理解，晶体管92、93、94的类型
可以根据电路设计而改变。在一个实施例中，第二双极晶体管94的发
射极和集电极由MOS晶体管92的漏极和源极的n型区域形成，而第
二双极晶体管94的基极由MOS晶体管92的p型本体形成。因此，
第二双极晶体管94可以在MOS晶体管92之下横向形成的寄生装置
并且与MOS晶体管92并联操作。
第一电阻器95包括第一端和第二端，所述第一电阻器的第一端
电连接至第一节点18、第一双极晶体管93的发射极、和电容器90的
第一端，所述第一电阻器的第二端电连接至第一双极晶体管93的基
极、第二双极晶体管94的集电极、MOS晶体管92的漏极和电流源
44的提供触发电流32的部分。电容器90进一步包括第二端，该第二
端电连接至MOS晶体管92的栅极和电流控制信号30。第二电阻器
96包括第一端，该第一端电连接至第一双极晶体管93的集电极、第
二双极晶体管94的基极和MOS晶体管92的本体。第二电阻器96还
包括第二端，该第二端电连接至第二双极晶体管94的发射极、第二节
点19和MOS晶体管92的源极。
MOS晶体管92可以被配置为接收电流控制信号30。电流控制信
号30可以被配置为增大流到第一双极晶体管93的基极的电流并且增
大第一双极晶体管93的发射极和基极之间的p-n结的偏置电压，从而
以类似于上文参考图6A描述的方式增大锁存器86a的电导率并且降
低锁存器86a的激活电压。
图6C是示出根据又一个实施例的主动控制保护电路85c的示意
框图。示出的保护电路85c包括检测器20、定时器22、电流源104
和锁存器85b。
检测器20电连接至第一节点18和第二节点19，并且配置为向定
时器22提供检测信号28。示出的定时器22电连接至第一和第二节点
18、19，并且配置为产生电流控制信号30，该电流控制信号被提供给
电流源44和锁存器86b，如下所述。检测器20和定时器22的其它细
节可以如上文结合图3和4所述的那样。
电流源104电连接至第一和第二节点18、19，并且可以响应于电
流控制信号30产生触发电流32。电流源104包括具有基极、集电极
和发射极的双极晶体管101。双极晶体管101可以被选择为NPN晶体
管，并且可以被配置为响应于电流控制信号30提供触发电流32。本
领域技术人员应该理解晶体管101的类型可以根据电路设计而改变。
本领域技术人员还应该理解，示出的电流源104仅仅是示例性的，多
种其它的电流源可以被用于产生一个或多个触发电流，如上文参考图
4－6B所述的那样。
锁存器86b电连接至第一和第二节点18、19，并且被配置为接
收触发电流32和电流控制信号30。锁存器86b的附加细节可以如上
文结合图6B所述的那样。
参考图4－6C，尽管锁存器已经示出在某些配置的场景中，但是
本领域技术人员应该理解，可以通过向大量锁存器配置提供触发电流
来实现增大的电导率调制。因而，不是所有示出的部件都是必须的，
并且为了简化起见，省略了一个或多个附加部件。例如，参考图6A，
一个或多个第一和第二电容器99、100，第一和第二MOS晶体管97、
98，以及第一和第二电阻器95、96可以被省略。此外，在某些实施例
中，一个或多个部件，诸如第一电流源晶体管61和/或第二电流源晶
体管62可以被集成到锁存器内。例如，第一MOS晶体管97可以以
类似于第二电流源晶体管62的栅极、漏极和源极的方式电连接其栅
极、漏极和源极，并因而使第一MOS晶体管97可以如第二电流源晶
体管62那样操作。当触发电流水平相对小时这可能是希望的，这样一
来，来自第一MOS晶体管97的本体的电容负载不会过度抑制锁存器
从高阻抗状态转变为低阻抗状态的速度。同样，在某些实施例中，第
二MOS晶体管98可以以类似于第一电流源晶体管61的栅极、漏极
和源极的方式电连接其栅极、漏极和基极，并且第二MOS晶体管98
可以被用于如第一电流源晶体管61那样操作。为了减少保护电路的布
局面积，省略锁存器的一个或多个部件或者将电流源的一个或多个
MOS晶体管集成到锁存器中可能是所希望的。
图7是示出根据又一个实施例的主动控制保护电路105的示意框
图。示出的保护电路105包括检测器20、定时器22、电流源104、锁
存器106和反相器68。
检测器20电连接至第一节点18和第二节点19，并且配置为向定
时器22提供检测信号28。定时器22电连接至第一和第二节点18、19，
并且被配置为产生第一电流控制信号30a，该第一电流控制信号被提
供给电流源104和反相器68，如下所述。检测器20和定时器22的其
它细节可以如上文参考图3和4所述的那样。
反相器68包括适于接收第一电流控制信号30a的输入端，和被
配置为产生第二电流控制信号30b的反相输出端。反相器68将第二电
流控制信号30b提供给锁存器106。
电流源104电连接至第一和第二节点18、19，并且可以响应于电
流控制信号30a产生触发电流32。电流源104的其它细节可以如上文
结合图6C所描述的那样。
锁存器106电连接至第一和第二节点18、19，并且被配置为接收
触发电流32以及第二电流控制信号30b。示出的保护电路105包括锁
存器106。如图7所示，锁存器106包括双极晶体管113、第一电阻器
115、第二电阻器116、MOS晶体管117、第一二极管114、第二二极
管118和电容器119。
第一和第二二极管114、118均包括阳极和阴极。双极晶体管113
包括发射极、基极和集电极，而MOS晶体管117包括栅极、漏极、
源极和本体。在示出的实施例中，双极晶体管113是PNP晶体管，而
MOS晶体管117是PMOS晶体管。双极晶体管113可以是在MOS
晶体管117之下横向形成的寄生装置，并且可以被配置为以类似于参
考图5所述的方式与MOS晶体管117并联操作。本领域技术人员应
该理解，晶体管113、117的类型可以根据电路设计而改变。
第一电阻器115包括第一端和第二端，所述第一电阻器的第一端
电连接至第一节点18、第一双极晶体管113的发射极、和MOS晶体
管117的源极和本体，所述第一电阻器的第二端电连接至双极晶体管
113的基极、第一二极管114的阴极、和电流源104的提供触发电流
32的部分。第二电阻器116包括第一端和第二端，所述第二电阻器的
第一端电连接至双极晶体管113的集电极、第一二极管114的阳极和
第二二极管118的阳极，所述第二电阻器的第二端电连接至第二二极
管118的阴极、第二节点19和电容器119的第一端。电容器119也具
有第二端，该第二端连接至MOS晶体管117的栅极和第二电流控制
信号30b。
示出的锁存器106可以被配置为具有对应于激活双极晶体管113
的发射极和基极之间的p-n结的低阻抗状态。尽管示出的锁存器106
在反馈配置中缺少交叉耦合的双极晶体管，但是锁存器106可以被配
置为箝位在预选激活电压下。此外，锁存器106可以维持较高的通态
保持电压，这对于某些箝位电路应用会是令人满意的。保持电压可以
由反馈回路、由第一和第二二极管114、118提供的注入和双极晶体管
113的公共发射极增益“β”限定。电流源104可以被配置为将触发电流
32注入到锁存器106中，从而降低锁存器106的激活电压。触发电流
32可以包括第一部分，其被引导通过第一电阻器115并且可以正向偏
置双极晶体管113的发射极和基极之间的p-n结，从而激励出来自双
极晶体管113的集电极的放大的电流流动。触发电流32还可以包括提
供给晶体管113的基极的第二部分，该第二部分可以被配置为激励双
极晶体管113的基极电流，其可以导致双极晶体管113的集电极电流
的放大。双极晶体管113的集电极电流可以流过第二二极管118和第
二电阻器116，所述双极晶体管113的集电极电流可以增大第一和第
二二极管18、19之间的电流流动，从而增大锁存器的电导率。可以通
过MOS晶体管117进一步增加电流，所述MOS晶体管可以被配置为
传导沟道电流。MOS晶体管117的沟道电流可以通过包括电容器119
而进一步增大，所述电容器可以以类似于上文参考图5所述的方式降
低晶体管117的栅极电压。
图8是示出根据一些实施例的主动控制保护电路的示意框图。示
出的保护电路125包括检测器120、定时器122、电流源24和锁存器
26。示出的检测器120电连接至第一节点18和第二节点19，并且被
配置为向定时器122提供检测信号28。示出的定时器122电连接至第
一和第二节点18、19，并且被配置为产生电流控制信号30，该电流控
制信号被提供给电流源24。示出的锁存器26电连接至第一和第二节
点18、19，并且被配置为接收触发电流32。电流源24和锁存器26
的各种实施例已在上文参考图4－7说明。
示出的检测器120包括第一电阻器135、第一晶体管136、电容
器137、第二电阻器138、第二晶体管139、第三晶体管140、第一反
相器143和第二反相器144。示出的第一和第二晶体管136、139是
NMOS晶体管，而第三晶体管140是PMOS晶体管，它们均具有漏极、
栅极、源极和本体。NMOS晶体管136、139的本体可以通过深n阱
或n型埋层与基板分离。本领域技术人员应该理解，晶体管136、139、
140的类型可以根据电路设计而改变。
第一电阻器135包括第一端和第二端，所述第一电阻器的第一端
电连接至第一节点18、第三晶体管140的源极和本体、和电容器137
的第一端，所述第一电阻器的第二端电连接至第一和第三晶体管136、
140的栅极。电容器137也具有第二端，该第二端连接至标记为
NTRIGGER的节点，该节点将电容器137的第二端电连接至第一反相器
143的输入端和第一、第二和第三晶体管136、139和140的漏极。如
图8所示，第二电阻器138包括第一端和第二端，所述第二电阻器的
第一端电连接至第二晶体管139的栅极，所述第二电阻器的第二端电
连接至第二节点19以及第一和第二晶体管136、139的源极和本体。
第二反相器144具有连接至第一反相器143的反相输出端的输入端，
和配置为提供检测信号128的输出端。
检测器120可以被配置为当检测到满足一个或多个信号发送条件
的瞬态信号事件时提供检测信号28。在示出的实施例中，检测器120
被配置为检测第一节点18上改变的电压。但是，本领域技术人员应该
理解，检测器可以被配置为基于大量指示瞬态信号损坏敏感电子器件
的可能性的检测条件(包括但不限于功率、电压和/或电荷的测量值)
来监测瞬态信号。
示出的检测器120可以被配置为接收第一节点18上的电压，该
第一节点所具有的电压高于第二节点19上接收的电压。例如，示出的
检测器120可以被用于在图2A中示出的配置，并且可以被用于检测
第一节点18上的电压速率超过阈值的瞬态信号事件。
当不存在瞬态信号事件时，第二和第三晶体管139、140可以具
有大约0V的栅极电压，并且可以处于切断操作模式，第二和第三晶
体管139、140在该切断操作模式中传导最小量的电流。当第一和第二
节点18、19之间的电压差大于第一晶体管136的阈值电压Vth时，第
一晶体管136将节点NTRIGGER的电压拉升到大体等于第二节点19的
电压。第一反相器143的跳变点可以被配置为高于第二节点19的电压，
以便检测器120以如下状态开始，即在该状态中第二反相器144提供
指示瞬态信号事件不存在的检测信号28。
继续参考图8，电容器137可以响应于第一节点18上的电压变化
耦合节点NTRIGGER。示出的检测器120可以被配置为检测第一节点18
上具有超过阈值的变化速率的正电压变化。例如，当第一节点18经历
电压的突然增大，由电容器137提供的耦合升高节点NTRIGGER上的电
压。当第一节点18的变化速率(dV/dt)增大时，由电容器137注入
的电流可以是大约IC＝C＊dV/dt。如果第一节点18经历某个大小的电
压变化速率达到足够长的持续时间，电容器137可以将节点NTRIGGER
的电压升高至第一反相器143的跳变点之上的水平，从而改变检测信
号28的状态。如上所述，第一晶体管136可以被配置为将节点NTRIGGER
的电压拉升到大体等于第二节点19的电压。通过配置第一晶体管136
的驱动强度以具有期望的沟道电阻，节点NTRIGGER上的RC时间常数
可以由第一晶体管136和电容器137得到。因而，检测器120可以被
配置为响应于瞬态信号事件产生检测信号28，所述瞬态信号事件具有
满足所选的第一条件的电压变化，所选的第一条件对应于第一节点18
的电压变化速率。
在一个实施例中，第三晶体管140可以被配置为对反相器143的
栅极提供过电压保护。具体来说，如果第一节点18上的高速瞬态信号
事件导致节点NTRIGGER达到超过第一节点18的标称操作电压范围的
电压，第三晶体管140可以从节点NTRIGGER向第一节点18提供电流，
这可以将节点NTRIGGER的电压降低到不会使反相器143的栅极遭受过
电压损害危险的电压值。因而，如上所述，第三晶体管140可以被配
置为当瞬态信号事件不存在时处于对应于电流的最小传导的切断操作
模式，并且可以被配置为：如果第一节点18上的瞬态信号事件将节点
NTRIGGER耦合到大约超过第一节点18上的标称电压加上第三晶体管
140的阈值电压的电压，就降低节点NTRIGGER的电压。类似地，第二
晶体管139可以被配置为：假如节点NTRIGGER上的电压落到小于大约
第二节点19上的标称电压减去第二晶体管139的阈值电压的电压以
下，就将节点NTRIGGER的电压升高到不会使反相器143的栅极遭受过
电压损害危险的电压值。这会在例如负向瞬态信号事件发生在第二节
点19上时发生，并且导致第一晶体管136从节点NTRIGGER向第二节
点19传导电流，这可以使节点NTRIGGER上的电压下降。
示出的定时器122包括定时器电容器147、第一定时器晶体管148
和第二定时器晶体管149。如图8所示，定时器122可以从检测器120
接收检测信号28并且将电流控制信号130提供给电流源24。第一和
第二定时器晶体管148、149是NMOS晶体管并且均具有漏极、栅极、
源极和本体。第一和第二定时器晶体管148、149的本体可以通过深n
阱或n型埋层与基板分离，并且因而第一和第二定时器晶体管148、
149的本体可以独立于基板加偏压。定时器电容器147包括电连接至
第一节点18的第一端，和电连接至标记为NTIMER的节点的第二端，
节点NTIMER将定时器电容器147的第二端电连接至检测信号28、电流
控制信号30和第一定时器晶体管148的栅极和漏极。第一定时器晶体
管148的本体和源极电连接至第二定时器晶体管149的栅极和漏极，
而第二定时器晶体管149的本体和源极电连接至第二节点19。
在一个实施例中，定时器122可以被配置为接收第一节点18上
的电压，第一节点处的电压高于在第二节点19上接收的电压。例如，
示出的定时器122可以被用在图2A示出的配置中，并且可以响应于
具有超过阈值的电压速率的第一节点18上的瞬态信号事件提供电流
控制信号30。当瞬态信号事件不存在时，检测器120可以将节点NTIMER
驱动到大约等于第二节点19处的电压。因而，第一和第二定时器晶体
管148、149可以具有大约0V的栅源电压，并且可以处于切断操作模
式，在该切断操作模式中第一和第二定时器晶体管148、149传导最小
量的电流。
响应于增大第一节点18上的电压的瞬态信号事件，定时器电容
器147可以向上耦合节点NTIMER上的电压，从而向电流源24提供电
流控制信号30。电流控制信号30可以引导电流源24以提供触发电流
32，如上文参考图3－7所述。如上所述，检测器120可以被配置为响
应于满足一个或多个信号发送条件的瞬态信号事件而断言检测信号
28。因而，响应于满足条件的瞬态信号事件，检测器120可以辅助定
时器122提供电流控制信号30。在由检测器120的设计确定的持续时
间之后，检测器120可以改变检测信号28的状态。在示出的实施例中，
电流控制信号30对应于由定时器电容器147和检测器120的驱动强度
确定的RC时间常数而减小振幅。
第一和第二定时器晶体管148、149对包含在电流源24和/或锁
存器26中的电路系统提供过电压保护。例如，当节点NTIMER上的电
压超过第二节点19的标称电压一选定量时，第一和第二定时器晶体管
148、149可以从节点NTIMER向第二节点19传导电流。在示出的实施
例中，由于节点NTIMER上的电压开始时超过大于第一和第二定时器晶
体管148、149的阈值电压的总和的电压，所以第一和第二定时器晶体
管148、149可以被配置为脱离切断模式操作并且可以传导能降低节点
NTIMER上的电压的电流。因而，定时器晶体管148、149可以提供过电
压保护。本领域技术人员将认识到，可以使用众多的保护电路，而本
实例仅仅是例示性的。
本领域技术人员将认识到，本领域中存在多种检测器和定时器电
路，而且检测器120和定时器122仅仅是例示性的。本领域中存在大
量检测器电路，范围从涉及电容耦合的较简单电路到使用放大器的较
复杂电路。此外，存在众多模拟和数字电路，它们均可以被配置为接
收输入(例如，检测信号28)和提供与输入具有定时关系的输出(例
如，电流控制信号30)。例如，本领域技术人员应该理解，定时器电
路可以设计为利用晶体管门延时、电容耦合、复用器结构或多种其它
已知技术。
图9是示出触发电流条件的三个实例的锁存器电流－瞬态电压
图。图200显示了当针对三个触发电流条件瞬态信号电压的电压振幅
增大时的锁存电流，例如，通过锁存器26的电流，示出为第一I-V曲
线170、第二I-V曲线180和第三I-V曲线190。
第一I-V曲线170可以表示针对不提供触发电流控制的第一种情
况瞬态电压增大时通过锁存器26的电流。例如，第一I-V曲线170
可以对应于使用锁存器26而无检测器20、定时器22和电流源24的
情况。如图9所示，由锁存器抽出的电流可以是较小的值直到瞬态信
号的电压达到第一电压水平171。因而，瞬态电压在显著的锁存电流
被传导之前可以到达潜在危险的振幅。由于瞬态信号的电压增大超过
第一电压水平171，由锁存器抽取的电流可以增大，直至达到第一I-V
点172。在达到第一I-V点172后，可以获得再生反馈并且锁存器可
以进入低阻抗状态，如上文参考图4所述。在该点，锁存器的激活电
压已经达到，并且锁存器可以在大范围的瞬态电压水平上抽取相当数
量的电流，如在第一I-V点172和第二I-V点174之间的第一I-V图
表部分所示。
继续参考图9，第二I-V曲线180可以表示当针对施加第一幅值
的触发电流的第二种情况瞬态电压增大时通过锁存器26的电流。例
如，第二I-V曲线180可以对应于图3的实施例，其中选择了第一幅
值的触发电流。如图9所示，通过第一和第二I-V曲线170、180之间
的比较，提供第一幅值的触发电流可以向下移动锁存器进入低阻抗状
态的点。重新参考图3，保护电路15可以开始于不向锁存器26提供
触发电流32的条件。该条件可以对应于低泄漏/高阻抗状态。在检测
到满足一个或多个信号条件的瞬态信号事件时，可以向锁存器26提供
触发电流，从而在预期有潜在可能损害IC的瞬态信号事件时增大锁
存器26的电导率调制并且选择性地降低锁存器26的激活电压和相应
的激活电流。因而，锁存器26可以响应于触发电流有效地从一个I-V
曲线(例如，170)切换到另一个I-V曲线(例如，180)。在瞬态信
号事件过去之后，保护电路15的锁存器26可以返回低泄漏/高阻抗状
态。该动态过程使整个过程的功耗和泄漏减少，在所述过程中，静态
触发电流被提供给锁存器26以增大电导率调制并且选择性地控制激
活电压。
第三I-V曲线可以表示针对施加第二幅值的触发电流的第三种情
况通过锁存器26的电流，其中第二幅值选择为大于第一幅值。因而如
图9所示，提供具有增加值的触发电流可以进一步降低激活电压和锁
存器进入低阻抗状态的相应的激活电流。此外，锁存器的激活电压甚
至可以通过向锁存器内的一个或多个MOS晶体管提供门控制而被选
择性地进一步降低，如图5－6C所示。因此，图200示出了向锁存器
提供触发电流，以及可选地，向锁存器内的一个或多个MOS晶体管
提供门控制可以如何被用来选择性地降低激活电压和锁存器电流，从
而针对超过选定电压的预定瞬态信号事件提供瞬态信号电压保护。通
过选择触发电流的幅值，例如在设计中，保护电路可以被配置为具有
高阻抗状态中的泄漏电流、低阻抗状态中的电流以及激活电压的期望
组合。
上述说明和权利要求可能指出元件或特征被“连接”或“耦合”在
一起。如用在本文中，除非另外明确陈述，“连接”的意思是一个元件/
特征被直接或间接地连接到另一个元件/特征，且不必是机械地。同样，
除非另外明确说明，“耦合”的意思是一个元件/特征被直接或间接地耦
合到另一个元件/特征，且不必是机械地。因而，尽管示出在附图中的
各种示意图描绘出了元件和部件的示例布置，但是在实际实施例中可
能存在附加的介入元件、装置、特征或部件(假设所描绘的电路的功
能不受负面影响)。
应用
运用上述方案的设备可以在各种电子设备内实现。电子设备的实
例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试
装备等。电子设备的实例还可以包括存储芯片、存储器模数、光网络
电路或其它通讯网络，以及盘驱动器电路。消费电子产品可以包括但
不限于移动电话、电话、电视、计算机监视器、计算机、手持计算机、
个人数码助理(PDA)、微波炉、电冰箱、汽车、音响系统、磁带录
音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音
机、摄像放像机、照相机、数码照相机、便携式存储芯片、洗涤器、
烘干机、洗涤器/烘干机、复印机、传真机、扫描仪、多功能外周设备、
腕表、钟表等。另外，电子装置可以包括未完工的产品。
尽管本发明已经关于某些实施例进行了说明，但是对本领域技术
人员显而易见的其它实施例、包括不提供本文中所描述的所有特征和
优点的实施例也包含在本发明的范围内。而且，上述各种实施例可以
组合以提供进一步的实施例。另外，某些出现在一个实施例环境中的
特征也可以被结合到其它实施例中。因此，本发明的范围仅参照所附
权利要求书限定。