《一种嵌入区的形成方法以及嵌入源漏的形成方法.pdf》由会员分享，可在线阅读，更多相关《一种嵌入区的形成方法以及嵌入源漏的形成方法.pdf（14页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102789984 A (43)申请公布日 2012.11.21 C N 1 0 2 7 8 9 9 8 4 A *CN102789984A* (21)申请号 201110129620.1 (22)申请日 2011.05.18 H01L 21/336(2006.01) H01L 21/28(2006.01) H01L 21/20(2006.01) (71)申请人中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路3号 (72)发明人王鹤飞 骆志炯 刘佳 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人逯长明 王宝筠 (54) 发明名。
2、称 一种嵌入区的形成方法以及嵌入源漏的形成 方法 (57) 摘要 本发明实施例公开了一种嵌入区的形成方 法，所述方法包括：提供衬底以及衬底上的第一 结构；在位于第一结构至少一侧的衬底上形成沟 槽；进行淀积，在沟槽、衬底、第一结构及第一结 构侧壁上形成至少一层填充层；在位于所述沟槽 上方的填充层上形成保护层；去除位于所述衬底 表面以上的填充层，以使得所述填充层仅保留在 所述沟槽中；去除所述保护层。由于是通过淀积 的方法，衬底和填充层的材料都不受限制，可以根 据器件性能需求任意配置，具有通用性。此外，在 保护层的掩盖下，沟槽内的填充层不会受到中间 刻蚀工艺的损伤，保证了填充层的质量。 (51)In。
3、t.Cl. 权利要求书2页 说明书5页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 5 页 附图 6 页 1/2页 2 1.一种嵌入区的形成方法，所述方法包括： 提供衬底以及衬底上的第一结构； 在位于所述第一结构至少一侧的衬底上形成沟槽； 进行淀积，在沟槽、衬底、第一结构及第一结构侧壁上形成至少一层填充层； 在位于所述沟槽上方的填充层上形成保护层； 去除位于所述衬底表面以上的填充层，以使得所述填充层仅保留在所述沟槽中； 去除所述保护层。 2.根据权利要求1所述的方法，其特征在于，形成所述保护层的步骤包括： 在所述填充层的表面上形成保护层； 。
4、进行平坦化处理至所述第一结构上的填充层露出； 对所述保护层进行刻蚀，以使得所述保护层仅保留在所述沟槽上方的填充层上。 3.根据权利要求1所述的方法，其特征在于，所述保护层部分或全部覆盖沟槽的填充 层。 4.根据权利要求1所述的方法，其特征在于， 所述第一结构包括栅极区， 所述在位于第一结构至少一侧的衬底上形成沟槽的步骤包括：在所述栅极区侧壁下方 的衬底内形成沟槽。 5.根据权利要求1所述的方法，其特征在于，所述在位于第一结构至少一侧的衬底上 形成沟槽的步骤包括： 进行湿法腐蚀，使得所述沟槽嵌入至所述第一结构的至少一侧的下方。 6.根据权利要求1至5之一所述的方法，其特征在于，所述填充层的材料包。
5、括以下任一 种或多种的组合：单晶或非晶的Si、Ge、SiGe、GaAs、InP或SiC。 7.根据权利要求1至5之一所述的方法，其特征在于，所述填充层的材料包括：Al、Ni 或其组合。 8.一种嵌入源漏的形成方法，所述方法包括： 提供衬底以及衬底上的栅极区； 在位于所述栅极区至少一侧的衬底内形成沟槽； 通过淀积，在所述衬底、沟槽、栅极区及栅极区侧壁上形成至少一层填充层； 在位于所述沟槽上方的填充层上形成保护层； 去除位于所述衬底表面以上的填充层，以使得所述填充层仅保留在所述沟槽中； 去除所述保护层。 9.根据权利要求8所述的方法，其特征在于，所述保护层部分或全部覆盖沟槽的填充 层。 10.根据。
6、权利要求8所述的方法，其特征在于，在沟槽的填充层上形成保护层的步骤包 括： 在所述填充层的表面上形成保护层； 进行平坦化处理至位于所述栅极区上的填充层露出； 对所述保护层进行刻蚀，以使得所述保护层仅保留在所述沟槽上方的填充层上。 11.根据权利要求8所述的方法，其特征在于， 权 利 要 求 书CN 102789984 A 2/2页 3 所述栅极区包括栅堆叠以及环绕所述栅堆叠的侧墙， 则形成沟槽的步骤包括：进行湿法腐蚀，使得所述沟槽嵌入至所述侧墙的下方。 12.根据权利要求8至11之一所述的方法，其特征在于，所述填充层的材料包括以下任 一种或多种的组合：单晶或非晶的Si、Ge、SiGe、GaAs。
7、、InP或SiC。 13.根据权利要求8至11之一所述的方法，其特征在于，所述填充层的材料包括：Al、 Ni或其组合。 权 利 要 求 书CN 102789984 A 1/5页 4 一种嵌入区的形成方法以及嵌入源漏的形成方法 技术领域 0001 本发明涉及半导体制造技术，更具体地说，涉及一种嵌入区的形成方法以及嵌入 源漏的形成方法。 背景技术 0002 随着集成电路技术的飞速发展，工业界对集成电路器件的性能提出更高的要求， 在集成电路器件制造过程中，会需要在衬底内，形成嵌入区，尤其是嵌入源漏，以满足器件 性能的要求。 0003 在进入90nm工艺时代以后，一种做法是，通过外延技术来形成嵌入源漏。
8、，例如 e-SiGe和e-SiC，通过该嵌入源漏引入对沟道的应力，来提高载流子的迁移率，进而提高器 件的速度。通常地，嵌入源漏的形成步骤包括：如图1所示，在形成栅极110后，先在栅极 110两侧的衬底内形成凹槽120，而后，如图2所示，通过外延生长的方法在凹槽120内形成 嵌入源漏130。 0004 外延生长的技术为：在衬底上生长一层跟衬底具有相同晶格排列的外延材料，其 局限性在于，只能在衬底材料上形成相同或具有相同组分的材料，例如，当衬底为单晶硅 时，只能在单晶硅上外延生长形成硅或SiGe/SiC等材料。 0005 由于外延技术的局限性，上述利用外延技术形成嵌入源漏的问题在于，只能是与 该材。
9、料相同或者具有该材料组分的材料，不能任意填充其他材料。 发明内容 0006 本发明实施例提供一种嵌入区的形成方法，可以应用在单晶、非晶或多晶材料的 衬底上，在衬底上形成任意材料的填充区，提高制造工艺的通用性。 0007 为实现上述目的，本发明实施例提供了如下技术方案： 0008 一种嵌入区的形成方法，包括： 0009 提供衬底以及衬底上的第一结构； 0010 在位于所述第一结构至少一侧的衬底上形成沟槽； 0011 进行淀积，在沟槽、衬底、第一结构及第一结构侧壁上形成至少一层填充层； 0012 在位于所述沟槽上方的填充层上形成保护层； 0013 去除位于所述衬底表面以上的填充层，以使得所述填充层。
10、仅保留在所述沟槽中； 0014 去除所述保护层。 0015 可选地，形成所述保护层的步骤包括： 0016 在所述填充层的表面上形成保护层；进行平坦化处理至所述第一结构上的填充层 露出；对所述保护层进行刻蚀，以使得所述保护层仅保留在所述沟槽上方的填充层上。 0017 可选地，所述保护层部分或全部覆盖沟槽的填充层。 0018 可选地，所述第一结构包括栅极区，则所述在位于第一结构至少一侧的衬底上形 成沟槽的步骤包括：在所述栅极区侧壁下方的衬底内形成沟槽。 说 明 书CN 102789984 A 2/5页 5 0019 可选地，所述在位于第一结构至少一侧的衬底上形成沟槽的步骤包括：进行湿法 腐蚀，使得。
11、所述沟槽嵌入至所述第一结构的至少一侧的下方。 0020 所述填充层的材料可以包括以下任一种或多种的组合：单晶或非晶的Si、Ge、 SiGe、GaAs、InP或SiC。所述填充层的材料还可以包括Al、Ni或其组合。 0021 此外，本发明还提出了根据上述方法的嵌入源漏的形成方法，所述方法包括： 0022 提供衬底以及衬底上的栅极区； 0023 在位于所述栅极区至少一侧的衬底内形成沟槽； 0024 通过淀积，在所述衬底、沟槽、栅极区及栅极区侧壁上形成至少一层填充层； 0025 在所述沟槽的填充层上形成保护层； 0026 去除位于所述衬底表面以上的填充层，以使得所述填充层仅保留在所述沟槽中； 002。
12、7 去除保护层。 0028 可选地，所述保护层部分或全部覆盖沟槽的填充层。 0029 可选地，在沟槽的填充层上形成保护层的步骤包括：在所述填充层的表面上形成 保护层；进行平坦化处理至位于所述栅极区上的填充层露出；对所述保护层进行刻蚀，以 使得所述保护层仅保留在所述沟槽上方的填充层上。 0030 在本发明的实施例中，所述栅极区包括栅堆叠以及环绕所述栅堆叠的侧墙，则形 成沟槽的步骤包括：进行湿法腐蚀，使得所述沟槽嵌入至所述侧墙的下方。 0031 与现有技术相比，上述技术方案具有以下优点： 0032 本发明实施例的嵌入区的形成方法，在衬底内形成沟槽后，通过淀积的方法形成 填充层，而后，在沟槽的填充层。
13、上形成保护层，通过该保护层的掩盖，去除沟槽之外的填充 层，从而在沟槽内形成嵌入区，由于是通过淀积的方法，衬底和填充层的材料都不受限制， 可以根据器件性能需求任意配置，具有通用性。此外，在保护层的掩盖下，沟槽内的填充层 不会受到中间刻蚀工艺的损伤，保证了填充层的质量。而对于形成嵌入源漏区来说，本发明 的实施例通过在源漏区引入各种不同填充材料，因为能够通过不同的源漏区材料和工艺来 向沟道区引入应力，改善载流子的迁移率。 附图说明 0033 通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中 相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示 出本发。
14、明的主旨。 0034 图1-2为外延生长形成嵌入源漏的示意图； 0035 图3为根据本发明实施例的嵌入区形成方法的流程图； 0036 图4-图11为根据本发明实施例的嵌入区形成方法的剖面图。 具体实施方式 0037 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的具体实施方式做详细的说明。 0038 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以 采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的 说 明 书CN 102789984 A 3/5页 6 情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。 00。
15、39 其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。 0040 正如背景技术部分所述，通过外延生长技术形成嵌入源漏，在衬底上填充的嵌入 源漏，只能是与该材料相同或者具有该材料组分的材料，不能任意填充其他材料，为此，本 发明提出了嵌入区的形成方法，通过淀积的方法形成填充层后，在沟槽的填充层上形成保 护层，通过该保护层的掩盖，去除沟槽之外的填充层，从而在沟槽内形成嵌入区，实现在任 意衬底上形成任意所需填充层的嵌入区。
16、。 0041 基于上述思想，本发明提供了一种嵌入区的形成方法，所述方法包括： 0042 提供衬底以及衬底上的第一结构； 0043 在位于第一结构至少一侧的衬底上形成沟槽； 0044 进行淀积，在沟槽、衬底、第一结构及第一结构侧壁上形成至少一层填充层； 0045 在所述沟槽上方的填充层上形成保护层； 0046 去除位于所述衬底表面以上的填充层，以使得所述填充层仅保留在所述沟槽中； 0047 去除保护层。 0048 其中，所述第一结构可以为栅极区。 0049 其中，所述保护层可以部分或全部覆盖沟槽的填充层。 0050 此外，在本发明中，在形成填充层时，采用淀积的方法，所述淀积的方法是相对于 外延生。
17、长的方法，该淀积的方法可以在任意衬底上形成任意材料的嵌入区，是除外延生长 的方法之外的填充沟槽的方法。 0051 为了更好的理解本发明，具体地，下面以形成嵌入源漏的形成为例，结合图3以及 图4-11，对本发明所述的嵌入区的形成方法进行详细的描述，其中，图3为根据本发明实施 例的嵌入区形成方法的流程图，图4-图11为根据本发明实施例的嵌入区形成方法的剖面 图。 0052 在步骤S1，提供衬底200以及衬底200上的第一结构210。 0053 参考图4，在本实施例中，所述衬底200为硅衬底，所述硅衬底可以是单晶或非晶 硅，所述第一结构210为栅极区，所述栅极区210可以包括：栅介质层202、栅电极。
18、204、帽层 206以及侧墙208，具体地，可以通过在衬底200上依次淀积栅介质层202、栅电极204、帽层 206后，进行图案化来形成栅介质层202、栅电极204和帽层206，而后，在他们的侧壁上形成 侧墙208，栅极区210的结构及形成方法仅为示例，其具体形成步骤可以通过现有技术中的 工艺、材料、设备等来完成，本发明对此不做限定。 0054 在其他实施例中，所述衬底200还可以包括其他半导体和化合物半导体，如锗、碳 化硅、砷化镓、砷化铟或磷化铟。根据现有技术公知的设计要求(例如p型衬底或者n型衬 底)，衬底200可以包括各种掺杂配置。此外，优选地，所述衬底200还包括外延层，所述衬 底20。
19、0也可以包括绝缘体上硅(SOI)结构。此外，所述衬底200可以已做好前期处理操作， 所述处理操作可以包括预清洗及形成隔离区等。 0055 在步骤S2，参考图5，在位于所述第一结构210至少一侧的衬底200上形成沟槽 212。 说 明 书CN 102789984 A 4/5页 7 0056 在本发明中，根据具体要求确定嵌入源漏的沟槽是一步工艺形成还是分别形成 的。具体来说，在有些情况下，源区和漏区都需要刻蚀形成而且是对称的，那么就可以同时 在栅极区两侧衬底上刻蚀出沟槽；而有的情况下，源区和漏区虽然都需要刻蚀形成但是刻 蚀的条件不同，则源区和漏区的沟槽需要分别在衬底上形成；还有的情况下，只需要将源。
20、区 或者漏区中的一个通过刻蚀形成，而另一个不需要刻蚀形成。 0057 在如图5所示的实施例中，只将源区或者漏区中的一个通过刻蚀形成，也就是说， 通过刻蚀在栅极区210其中一侧的衬底200内形成沟槽212，如图5所示。 0058 具体地，首先，在栅极区210一侧的衬底和栅极区210上形成掩膜，而后，利用刻蚀 技术对衬底进行刻蚀，在栅极区210另一侧的衬底200内形成沟槽212，而后去除掩膜，可 以优选湿法腐蚀对衬底进行刻蚀，这样栅极区210的侧墙208下的部分衬底也可以被刻蚀 掉，从而在侧墙下及侧墙侧面衬底上形成的沟槽210，通过该沟槽形成的嵌入源漏对沟道具 有更优的应力作用。 0059 在步骤。
21、S3，参考图6，进行淀积，在沟槽212、衬底200、第一结构210及第一结构 210侧壁上形成至少一层填充层214。 0060 在本发明中，所述淀积的方法是相对于外延生长的方法，该淀积的方法无需要求 衬底的晶向为单晶材料，是除外延生长的方法之外的形成膜的方法，而外延生长的方法是 在单晶衬底上形成单晶膜的方法。 0061 在本实施例中，通过淀积形成的填充层可以是半导体、半导体化合物或金属材料， 例如，可以是单晶或非晶的Si、Ge、SiGe、GaAs、InP或SiC，或者金属材料例如Al和Ni，所 述淀积的方法可以是CVD(化学气相淀积)和PVD(物理气相淀积)。可以进行多次淀积，可 以形成一层以。
22、上的填充层。 0062 在步骤S4，参考图9，在所述沟槽212上方的填充层214上形成保护层216。 0063 在本实施例中，具体地，首先，如图7所示，在沟槽212、衬底200、栅极区210及栅 极区210侧壁的填充层214上形成保护层216，所述保护层216可以为介质材料，例如SiO 2 或SiN，所述保护层的厚度可以大于栅极区210加填充层214的厚度。 0064 而后，可以利用CMP(化学机械抛光)对保护层216进行平坦化，直到露出栅极区 210的填充层214的上表面，如图8所示。 0065 而后，可以利用各向异性刻蚀的方法，例如RIE(反应离子刻蚀)，刻蚀去除衬底 200的填充层214。
23、上的的保护层，如图9所示，从而在所述沟槽212的填充层214上形成保 护层216，在此实施例中，保护层216部分覆盖沟槽212的填充层214。 0066 在步骤S5，参考图10，去除衬底200、第一结构210及第一结构210侧壁上的填充 层214。 0067 可以利用各向异性刻蚀的方法，例如RIE(反应离子刻蚀)，刻蚀去除衬底200、栅 极区210及栅极区210侧壁上的填充层214，从而仅在沟槽212内保留填充层214。 0068 在步骤S6，参考图11，去除保护层216。 0069 可以利用干法或湿法刻蚀技术，去除保护层216，从而形成嵌入源漏。 0070 所述保护层覆盖了沟槽内的填充层，在。
24、该保护层的掩盖下，沟槽内的填充层不会 受到上述多次刻蚀工艺的损伤，保证了填充层的质量。 0071 以上为仅在栅极区一侧形成嵌入源漏的方法，该嵌入源漏可以作为嵌入源区或嵌 说 明 书CN 102789984 A 5/5页 8 入漏区，可以根据需要，进一步地，在栅极区的另一侧形成相应的漏区或源区，可以采用上 述方法进一步形成嵌入的漏区或源区，也可以采用其他工艺形成所需漏区或源区。 0072 以上对本发明的嵌入区的形成方法进行了详细的描述，在衬底内形成沟槽后，通 过淀积的方法形成填充层，而后，在沟槽的填充层上形成保护层，通过该保护层的掩盖，去 除沟槽之外的填充层，从而在沟槽内形成嵌入区，由于是通过淀。
25、积的方法，衬底和填充层的 材料都不受限制，可以根据器件性能需求任意配置，具有通用性。此外，在保护层的掩盖下， 沟槽内的填充层不会受到中间刻蚀工艺的损伤，保证了填充层的质量。 0073 此外，通过本发明的方法，根据需要，还可以在栅极区的两侧同时形成嵌入源漏。 0074 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。 0075 虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和 所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对 于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺 步骤的次序可以变。
26、化。 0076 此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制 造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容 易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法 或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结 果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制 造、物质组成、手段、方法或步骤包含在其保护范围内。 说 明 书CN 102789984 A 1/6页 9 图1 图2 说 明 书 附 图CN 102789984 A 2/6页 10 图3 说 明 书 附 图CN 102789984 A 10 3/6页 11 图4 图5 说 明 书 附 图CN 102789984 A 11 4/6页 12 图6 图7 说 明 书 附 图CN 102789984 A 12 5/6页 13 图8 图9 说 明 书 附 图CN 102789984 A 13 6/6页 14 图10 图11 说 明 书 附 图CN 102789984 A 14 。