《高压LDMOS结构.pdf》由会员分享，可在线阅读，更多相关《高压LDMOS结构.pdf（6页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102522428 A (43)申请公布日 2012.06.27 C N 1 0 2 5 2 2 4 2 8 A *CN102522428A* (21)申请号 201110432154.4 (22)申请日 2011.12.21 H01L 29/78(2006.01) H01L 29/06(2006.01) (71)申请人成都成电硅海科技股份有限公司 地址 610041 四川省成都市高新区天府大道 中段801号天府软件园B区6号楼5层 (72)发明人罗杰 李文昌 黄云川 马力 高继 艾磊 向可强 (74)专利代理机构成都惠迪专利事务所 51215 代理人刘勋 (54) 。
2、发明名称 高压LDMOS结构 (57) 摘要 高压LDMOS结构，涉及集成电路技术。本发明 包括N漂移区和P型衬底，其特征在于，在N漂移 区下方的P型衬底区域，设置有复合埋层区，所述 复合埋层区包括P型埋层区和N型埋层区。本发 明不采用P型降场层，可以让出N型漂移区的表面 高掺杂电子通道，有利于降低比导通电阻。 (51)Int.Cl. 权利要求书1页 说明书2页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 2 页 附图 2 页 1/1页 2 1.高压LDMOS结构，包括N漂移区和P型衬底，其特征在于，在N漂移区下方的P型衬 底区域，设置有复。
3、合埋层区，所述复合埋层区包括P型埋层区和N型埋层区。 2.如权利要求1所述的高压LDMOS结构，其特征在于，所述复合埋层区由N型埋层区以 及嵌入N型埋层区中的P型埋层区构成。 3.如权利要求1所述的高压LDMOS结构，其特征在于，所述复合埋层区由交错垂直排列 的N型埋层区和P型埋层区构成。 权 利 要 求 书CN 102522428 A 1/2页 3 高压 LDMOS 结构 技术领域 0001 本发明涉及集成电路技术。 背景技术 0002 高压LDMOS结构因其为横向结构，可与中低压器件集成，对于提高芯片的集成度 及提高芯片的稳定性有显著的优势。同时可以降低芯片的封装成本。现今高压LDMOS结。
4、构 在电源管理芯片中得到广泛应用，大有取代VDMOS器件的趋势，尤其在大于700v的应用场 合。 0003 判断LDMOS结构性能的指标主要为比导通电阻及击穿电压两项。现今LDMOS的发 展趋势是在达到耐压指标的情况下，尽可能降低器件的比导通电阻。 0004 LDMOS的比导通电阻与漂移区长度成正比，与漂移区掺杂浓度成反比。降低比导通 电阻的方法就是减小器件的漂移区长度及增大漂移区的掺杂浓度。 0005 图1为现有技术中的无P型降场层LDMOS结构，该结构与有P型降场层LDMOS相 比，工艺简单可以省一张P型降场层版，但是该结构很难将漂移区体内纵向电场调平，对于 电场的优化能力不强，难于提高漂。
5、移区(N型漂移区和N型埋层)的掺杂浓度，难于得到很 低的比导通电阻。 0006 图2为现有技术中的有P型降场层LDMOS结构，该结构与无P型降场层LDMOS相 比，需增加一张P型降场层版，该结构有利于优化漂移区体内纵向电场。有利于提高漂移区 (N型漂移区和N型埋层)的掺杂浓度。该结构由于引入p型降场层，将会复合掉漂移区表 面N型杂质，而该N型区域的电阻率最低，是电子流的主要通道，所以不利于降低比导通电 阻。 发明内容 0007 本发明所要解决的技术问题是，提供一种能够降低比导通电阻的高压LDMOS结 构。 0008 本发明解决所述技术问题采用的技术方案是，高压LDMOS结构，包括N漂移区和P 。
6、型衬底，其特征在于，在N漂移区下方的P型衬底区域，设置有复合埋层区，所述复合埋层区 包括P型埋层区和N型埋层区。 0009 所述复合埋层区由N型埋层区以及嵌入N型埋层区中的P型埋层区构成。 0010 或者，所述复合埋层区由交错垂直排列的N型埋层区和P型埋层区构成。 0011 本发明的有益效果是， 0012 1、不采用P型降场层，可以让出N型漂移区的表面高掺杂电子通道，有利于降低比 导通电阻。 0013 2、采用合理的N、P埋层注入剂量可以有效调节漂移区体内电场，使得在漂移区高 掺杂情况下将体内纵向电场尽量调平，接近击穿电场。 0014 本发明可以显著提高漂移区的掺杂浓度，从而降低器件的比导通电。
7、阻。 说 明 书CN 102522428 A 2/2页 4 附图说明 0015 图1是现有技术中的无P型降场层LDMOS结构示意图。 0016 图2是现有技术中的有P型降场层LDMOS结构示意图。 0017 图3是本发明的结构示意图。 0018 图4是本发明的实施例1的结构示意图(图3的A-A向)。 0019 图5是本发明的实施例2的结构示意图(图3的A-A向)。 具体实施方式 0020 本发明的高压LDMOS结构包括N漂移区和P型衬底，在N漂移区下方的P型衬底 区域，设置有复合埋层区，所述复合埋层区包括P型埋层区和N型埋层区。本发明的P型埋 层区和N型埋层区皆为纵向贯穿复合埋层区。 0021 实施例1，参见图3、图4。 0022 本实施例的复合埋层区由交错垂直排列的N型埋层区和P型埋层区构成。N型埋 层区和P型埋层区皆为垂直于N漂移区设置。 0023 实施例2，参见图3、图5。 0024 本实施例的复合埋层区由N型埋层区以及嵌入N型埋层区中的多个P型埋层区构 成。P型埋层区垂直于N漂移区。 说 明 书CN 102522428 A 1/2页 5 图1 图2 说 明 书 附 图CN 102522428 A 2/2页 6 图3 图4 图5 说 明 书 附 图CN 102522428 A 。