《铜大马士革工艺金属绝缘层金属电容结构及制造工艺.pdf》由会员分享，可在线阅读，更多相关《铜大马士革工艺金属绝缘层金属电容结构及制造工艺.pdf（15页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102420103 A (43)申请公布日 2012.04.18 C N 1 0 2 4 2 0 1 0 3 A *CN102420103A* (21)申请号 201110138154.3 (22)申请日 2011.05.26 H01L 21/02(2006.01) H01L 21/768(2006.01) H01L 29/92(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人李磊 胡友存 陈玉文 姬峰 张亮 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 。
2、(54) 发明名称 铜大马士革工艺金属-绝缘层-金属电容结 构及制造工艺 (57) 摘要 本发明铜大马士革工艺金属-绝缘层-金属 电容的结构及其制造工艺，通过添加两张掩模板， 使用单大马士革工艺同时制作金属-绝缘层-金 属电容和电感，使得通过本发明的技术方案生产 出的金属-绝缘层-金属双层电容结构能够完全 兼容CMOS逻辑电路及电感的的铜大马士革工艺， 并增大金属-绝缘层-金属电容密度。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 5 页 CN 102420115 A 1/2页 2 1.一种铜大马士革工艺金属-绝。
3、缘层-金属电容制造方法，其特征在于， 淀积一基体介电层，通过大马士革工艺在基体上形成第一电极沟槽和金属互连线沟 槽，并制作第一电极和金属互连线； 在基体介电层上依次淀积第一介电阻挡层和第一介电层； 刻蚀第一介电层、第一介电阻挡层形成第二电极沟槽，使所述第二电极沟槽的底部接 触所述第一电极； 淀积形成第一绝缘层，使所述第一绝缘层覆盖所述第一介电层及所述第二电极沟槽； 通过光刻和刻蚀形成通孔，使所述通孔穿过所述第一绝缘层、所述第一介电层以及所 述第一介电阻挡层，连接所述金属互连线； 在通孔及覆盖有第一绝缘层的第二电极沟槽中淀积形成金属阻挡层和铜籽晶层，并填 充金属铜，之后进行化学机械研磨平坦化，以。
4、去除多余金属，形成第二电极和通孔连线； 依次在所述第一介电层上淀积第二介电阻挡层和第二介电层； 刻蚀第二介电层、第二介电阻挡层形成第三电极沟槽，使所述第三电极沟槽的底部接 触所述第二电极； 淀积形成第二绝缘层，使所述第二绝缘层覆盖所述第二介电层及所述第三电极沟槽； 刻蚀第二绝缘层、第二介电层、第二介电阻挡层形成第一连线沟槽和第二连线沟槽，使 所述第一连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层，接触 所述通孔连线；使所述第二连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二 介电阻挡层，接触所述第二电极； 在第一连线沟槽、第二连线沟槽以及覆盖有第二绝缘层的第三电极沟槽中。
5、淀积形成金 属阻挡层和铜籽晶层，填充金属铜，并进行化学机械研磨平坦化，以去除多余金属，形成第 三电极、第一沟槽连线和第二沟槽连线。 2.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，所述大马士革工艺具体为：通过光刻和刻蚀在基体介电层上形成第一电极沟槽以及 金属互连线沟槽，淀积金属阻挡层和铜籽晶层；在第一电极沟槽以及金属互连线沟槽中填 充金属铜；化学机械研磨平坦化，以去除多余金属，形成第一电极和金属互连线。 3.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，通过化学气相淀积形成所述基体介电层、所述第一介电层、所述第二介电层、所述。
6、第 一介电阻挡层以及所述第二介电阻挡层。 4.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，淀积所述基体介电层、所述第一介电层及所述第二介电层的材料从SiO2、SiOCH、FSG 等中选取。 5.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，淀积所述第一介电阻挡层及所述第二介电阻挡层材料从SiN、SiCN等中选取。 6.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，通过物理气相淀积形成所述金属阻挡层和铜籽晶层。 7.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于。
7、，淀积所述金属阻挡层材料为TaN或Ta。 8.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其特 权 利 要 求 书CN 102420103 A CN 102420115 A 2/2页 3 征在于，通过化学气相淀积或原子层淀积保型的可防铜扩散介电层，以形成所述第一绝缘 层以及所述第二绝缘层。 9.根据权利要求8所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其特征 在于，所述可防铜扩散介电层常采用氮化硅。 10.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其特 征在于，所述第一绝缘层与所述第二绝缘层上均淀积有一层刻蚀选择比高的牺牲保护层， 以避。
8、免后续制程对绝缘层的损伤。 11.根据权利要求10所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其 特征在于，在进行物理气相淀积金属阻挡层之前分别将淀积在所述第一绝缘层与所述第二 绝缘层上的牺牲保护层去除。 12.根据权利要求1所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其特 征在于，通过化学气相淀积或原子层淀积双层介电层以形成所述第一绝缘层和所述第二绝 缘层。 13.根据权利要求12所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其 特征在于，使用SiN层和SiO2层所作为双层介电层，或使用SiN层和高介电常数材料层作 为双层介电层。 14.根据权利要求13所述的铜大。
9、马士革工艺金属-绝缘层-金属电容的制造方法，其 特征在于，所述高介电常数材料采用HfO、ZrO、AlO、LaO等。 15.一种铜大马士革工艺金属-绝缘层-金属电容的结构，其特征在于， 一基底上覆盖有一基体介电层，所述基体介电层的上表面上设有第一电极沟槽以及金 属互连线沟槽，所述第一电极沟槽以及所述金属互连线沟槽内表面均覆盖有金属阻挡层， 且所述第一电极沟槽及所述金属互连线沟槽内填充金属铜，分别作为第一电极和金属互连 线； 所述基体介电层上依次设有一第一介电阻挡层和一第一介电层，所述第一介电层上开 设有第二电极沟槽及通孔，所述第二电极沟槽穿过所述第一介电层以及所述第一介电阻挡 层止于所述第一电极。
10、，所述通孔穿过所述第一介电层及所述第一介电阻挡层止于所述金属 互连线，所述第二电极沟槽内表面依次覆盖有一第一绝缘层和金属阻挡层，且所述第二电 极沟槽内填充有金属铜为第二电极；所述通孔内壁及底部设有金属阻挡层，且所述通孔内 均填充有金属铜为通孔连线； 所述第一介电层上依次设有一第二介电阻挡层以及一第二介电层，所述第二介电层上 设有第三电极沟槽、第一连线沟槽以及第二连线沟槽，所述第三电极沟槽穿过所述第二介 电层以及所述第二介电阻挡层止于所述第二电极，所述第一连线沟槽穿过所述第二介电层 以及所述第二介电阻挡层止于所述通孔连线，所述第二连线沟槽穿过所述第二介电层以及 所述第二介电阻挡层止于所述第二电极。
11、；所述第三电极沟槽内表面依次覆盖有一第二绝缘 层和金属阻挡层，且所述第三电极沟槽内填充有金属铜为第三电极；所述第一连线沟槽内 表面覆盖有金属阻挡层，且所述第一连线沟槽内填充有金属铜为第一沟槽连线；所述第二 连线沟槽内壁覆盖有金属阻挡层，且所述第二连线沟槽内填充有金属铜为第二沟槽连线。 权 利 要 求 书CN 102420103 A CN 102420115 A 1/7页 4 铜大马士革工艺金属 - 绝缘层 - 金属电容结构及制造工艺 技术领域 0001 本发明涉及一种铜大马士革工艺，尤其涉及一种铜大马士革工艺金属-绝缘 层-金属（Metal-Insulator-Metal，简称MIM）电容结构。
12、及制造方法。 背景技术 0002 随着半导体器件特征尺寸的减小，半导体后段铜制程取代铝制程成为主流工艺。 在混合信号和射频电路中，开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的 MIM电容结构及制造流程成为必要。这不仅改善了工艺的复杂性；而且使用低电阻铜作为 电极板可改善MIM电容性能。 0003 专利US6329234，铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程，其 所采用的技术方案是在双大马士革结构中制作单层大马士革MIM电容。 0004 专利US6670237，铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程，其 所采用的技术方案是在单大马士革通孔结构中制作单。
13、层大马士革MIM电容。 0005 而且随着半导体尺寸的减小，必须减小MIM电容面积。这就要求必须增加电容密 度。 0006 本发明提出的双层MIM电容结构及铜大马士革制造工艺，能够完全兼容CMOS逻辑 电路及电感的铜大马士革工艺，并增大MIM电容密度。 发明内容 0007 本发明公开了一种铜大马士革工艺金属-绝缘层-金属电容结构及制造方法，能 够完全兼容CMOS逻辑电路及电感的的铜大马士革工艺，并增大MIM电容密度。 0008 本发明的上述目的是通过以下技术方案实现的： 一种铜大马士革工艺金属-绝缘层-金属电容制造方法，其中， 淀积一基体介电层，通过大马士革工艺在基体上形成第一电极沟槽和金属互。
14、连线沟 槽，并制作第一电极和金属互连线； 在基体介电层上依次淀积第一介电阻挡层和第一介电层； 刻蚀第一介电层、第一介电阻挡层形成第二电极沟槽，使所述第二电极沟槽的底部接 触所述第一电极； 淀积形成第一绝缘层，使所述第一绝缘层覆盖所述第一介电层及所述第二电极沟槽； 通过光刻和刻蚀形成通孔，使所述通孔穿过所述第一绝缘层、所述第一介电层以及所 述第一介电阻挡层，接触所述金属互连线； 在通孔及覆盖有第一绝缘层的第二电极沟槽中淀积形成金属阻挡层和铜籽晶层，并填 充金属铜，之后进行化学机械研磨平坦化，以去除多余金属，形成第二电极和通孔连线； 依次在所述第一介电层上淀积第二介电阻挡层和第二介电层； 刻蚀第二。
15、介电层、第二介电阻挡层形成第三电极沟槽，使所述第三电极沟槽的底部接 触所述第二电极； 说 明 书CN 102420103 A CN 102420115 A 2/7页 5 淀积形成第二绝缘层，使所述第二绝缘层覆盖所述第二介电层及所述第三电极沟槽； 刻蚀第二绝缘层、第二介电层、第二介电阻挡层形成第一连线沟槽和第二连线沟槽，使 所述第一连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层，接触 所述通孔连线；使所述第二连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二 介电阻挡层，接触所述第二电极； 在第一连线沟槽、第二连线沟槽以及覆盖有第二绝缘层的第三电极沟槽中淀积形成金 属阻挡层。
16、和铜籽晶层，填充金属铜，并进行化学机械研磨平坦化，以去除多余金属，形成第 三电极、第一沟槽连线和第二沟槽连线。 0009 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，所述大马士 革工艺具体为：通过光刻和刻蚀在基体介电层上形成第一电极沟槽以及金属互连线沟槽， 淀积金属阻挡层和铜籽晶层；在第一电极沟槽以及金属互连线沟槽中填充金属铜；化学机 械研磨平坦化，以去除多余金属，形成第一电极和金属互连线。 0010 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，通过化学气 相淀积形成所述基体介电层、所述第一介电层、所述第二介电层、所述第一介电阻挡层以及 所述第二介电阻挡层。。
17、 0011 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述基 体介电层、所述第一介电层和所述第二介电层的材料从SiO2、SiOCH、FSG等中选取。 0012 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述第 一介电阻挡层和所述第二介电阻挡层材料从SiN、SiCN等中选取。 0013 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，通过物理气 相淀积形成所述金属阻挡层和铜籽晶层。 0014 如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述金 属阻挡层的材料为TaN或Ta。 0015 如上所述的铜大马士革工艺金属。
18、-绝缘层-金属电容的制造方法，其中，通过化学 气相淀积或原子层淀积保型的可防铜扩散介电层，以形成所述第一绝缘层以及所述第二绝 缘层。 0016 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，可防铜扩 散介电层常采用氮化硅。 0017 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，所述第一 绝缘层与所述第二绝缘层上均淀积有一层刻蚀选择比高的牺牲保护层，以避免后续制程对 绝缘层的损伤。 0018 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，在进行物 理气相淀积金属阻挡层之前分别将淀积在所述第一绝缘层与所述第二绝缘层上的牺牲保 护层去除。 00。
19、19 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，通过化学 气相淀积或原子层淀积双层介电层以形成所述第一绝缘层和所述第二绝缘层。 0020 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，使用SiN 层和SiO2层所作为双层介电层，或使用SiN层和高介电常数材料层作为双层介电层。 0021 如上所述的铜大马士革工艺金属-绝缘层-金属电容的制造方法，其中，所述高介 说 明 书CN 102420103 A CN 102420115 A 3/7页 6 电常数材料采用HfO、ZrO、AlO、LaO等。 0022 一种铜大马士革工艺金属-绝缘层-金属电容的结构，其中，。
20、 一基底上覆盖有一基体介电层，所述基体介电层的上表面上设有第一电极沟槽以及金 属互连线沟槽，所述第一电极沟槽以及所述金属互连线沟槽内表面均覆盖有金属阻挡层， 且所述第一电极沟槽及所述金属互连线沟槽内填充金属铜，分别作为第一电极和金属互连 线； 所述基体介电层上依次设有一第一介电阻挡层和一第一介电层，所述第一介电层上开 设有第二电极沟槽及通孔，所述第二电极沟槽穿过所述第一介电层以及所述第一介电阻挡 层止于所述第一电极，所述通孔穿过所述第一介电层及所述第一介电阻挡层止于所述金属 互连线，所述第二电极沟槽内表面依次覆盖有一第一绝缘层和金属阻挡层，且所述第二电 极沟槽内填充有金属铜为第二电极；所述通孔。
21、内壁及底部设有金属阻挡层，且所述通孔内 均填充有金属铜为通孔连线； 所述第一介电层上依次设有一第二介电阻挡层以及一第二介电层，所述第二介电层上 设有第三电极沟槽、第一连线沟槽以及第二连线沟槽，所述第三电极沟槽穿过所述第二介 电层以及所述第二介电阻挡层止于所述第二电极，所述第一连线沟槽穿过所述第二介电层 以及所述第二介电阻挡层止于所述通孔连线，所述第二连线沟槽穿过所述第二介电层以及 所述第二介电阻挡层止于所述第二电极；所述第三电极沟槽内表面依次覆盖有一第二绝缘 层和金属阻挡层，且所述第三电极沟槽内填充有金属铜为第三电极；所述第一连线沟槽内 表面覆盖有金属阻挡层，且所述第一连线沟槽内填充有金属铜为。
22、第一沟槽连线；所述第二 连线沟槽内壁覆盖有金属阻挡层，且所述第二连线沟槽内填充有金属铜为第二沟槽连线。 0023 综上所述，由于采用了上述技术方案，本发明铜大马士革工艺金属-绝缘层-金属 电容的结构及其制造工艺，通过添加两张掩模板，使用单大马士革工艺同时制作金属-绝 缘层-金属电容和电感，使得通过本发明的技术方案生产出的金属-绝缘层-金属双层电 容结构能够完全兼容CMOS逻辑电路及电感的的铜大马士革工艺，并增大金属-绝缘层-金 属电容密度。 附图说明 0024 图1是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形 成第一电极和金属互连线后的结构示意图； 图2是本发明铜大马士革。
23、工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积第 一介电阻挡层和第一介电层后的结构示意图； 图3是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻和 刻蚀形成第二电极沟槽后的结构示意图； 图4是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的完成第 一绝缘层的淀积后的结构示意图； 图5是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻和 刻蚀形成通孔后的结构示意图； 图6是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形成第 二电极和通孔连线后的结构示意图； 说 明 书CN 102420103 A CN 102420115 。
24、A 4/7页 7 图7是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积形 成第二介电阻挡层和第二介电层后的结构示意图； 图8是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻和 刻蚀形成第三电极沟槽后的结构示意图； 图9是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积形 成第二绝缘层后的结构示意图； 图10是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻 和刻蚀形成第一连线沟槽和第二连线沟槽后的结构示意图； 图11是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形成 第三电极、第一沟槽连线、第二沟槽连。
25、线后的结构示意图； 图12是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的电路 示意图。 具体实施方式 0025 下面结合附图对本发明的具体实施方式作进一步的说明： 一种铜大马士革工艺金属-绝缘层-金属电容制造方法，其中， 图1是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形成第 一电极和金属互连线后的结构示意图，请参见图1，通过大马士革工艺在基体介电层101上 光刻刻蚀形成第一电极沟槽3011和金属互连线沟槽4011，淀积金属阻挡层801和铜籽晶 层，电镀填充金属铜，化学机械研磨平坦化去除多余金属，制作第一电极301和金属互连线 401； 图2是本发明铜大马。
26、士革工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积第 一介电阻挡层和第一介电层后的结构示意图，请参见图2，在基体介电层101上依次淀积第 一介电阻挡层201和第一介电层102，由于第一电极301和金属互连线401均形成于基体介 电层101内，故第一介电阻挡层将第一电极301和金属互连线401完全覆盖； 图3是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻 和刻蚀形成第二电极沟槽后的结构示意图，请参见图3，旋涂光刻胶，通过光刻形成所述第 二电极302的图形，之后刻蚀第一介电层102、第一介电阻挡层201，以形成第二电极沟槽 3021，打开第一介电阻挡层201，使所述第二电。
27、极沟槽3021的底部接触所述第一电极301， 所述第二电极沟槽3021部分位于第一电极301上方； 图4是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的完成第 一绝缘层的淀积后的结构示意图，请参见图4，淀积形成第一绝缘层3022，使所述第一绝缘 层3022覆盖所述第一介电层102及所述第二电极沟槽3021，也就是说第一绝缘层3022覆 盖第一介电层102的上表面以及第二电极沟槽3021的内壁； 图5是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻 和刻蚀形成通孔后的结构示意图，请参见图5，通过光刻和刻蚀形成通孔4021，使所述通孔 4021穿过所述第一绝缘层。
28、3022、所述第一介电层102以及所述第一介电阻挡层201，接触所 述金属互连线401，也就是说在刻蚀过程中打开第一绝缘层3022、第一介电层102以及所述 第一介电阻挡层201； 说 明 书CN 102420103 A CN 102420115 A 5/7页 8 图6是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形成第 二电极和通孔连线后的结构示意图，请参见图6，在通孔及覆盖有第一绝缘层3022的第二 电极沟槽3021中淀积金属阻挡层801和铜籽晶层，填充金属铜（ECP），化学机械研磨（CMP） 平坦化去除多余金属，以形成第二电极302和通孔连线402，在淀积金属阻挡层80。
29、1和铜籽 晶层及电镀金属铜的过程中，金属阻挡层801和金属铜会覆盖在第一介电层102的上面，通 过进行化学研磨平坦化可直接将覆盖在第一介电层102上面的金属铜和金属阻挡层801去 除，同样第一介电层102上表面的第一绝缘层3022也会在研磨过程中被去除； 图7是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积形 成第二介电阻挡层和第二介电层后的结构示意图，请参见图7，依次在所述第一介电层102 上淀积第二介电阻挡层202和第二介电层103，其中，由于第二电极302以及通孔连线402 均形成在第一介电层102上，第二介电阻挡层202及第二介电层103同时覆盖在第二电极 302以。
30、及通孔连线402上； 图8是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻和 刻蚀形成第三电极沟槽后的结构示意图，请参见图8，在第二介电层103上旋涂光刻胶，通 过光刻形成第三电极303的图形，之后刻蚀第二介电层103、第二介电阻挡层202，以形成第 三电极沟槽3031，打开第二介电阻挡层202，使所述第三电极沟槽3031的底部接触所述第 二电极302，第三电极沟槽3031位于第二电极302的上方，与第二电极302相连通； 图9是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的淀积形 成第二绝缘层后的结构示意图，请参见图9，淀积形成第二绝缘层3032，使所述第。
31、二绝缘层 3032覆盖所述第二介电层103及所述第三电极沟槽3031，也就是说淀积的第二绝缘层3032 覆盖了第二介电层103的上表面以及第三电极沟槽3031的内壁； 图10是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的光刻 和刻蚀形成第一连线沟槽和第二连线沟槽后的结构示意图，请参见图10，通过光刻和刻蚀 形成第一连线沟槽4031和第二连线沟槽5011，即刻蚀第二绝缘层3032、第二介电层103、 第二介电阻挡层202，形成第一连线沟槽4031和第二连线沟槽5011，使所述第一连线沟槽 4031穿过所述第二绝缘层3032、所述第二介电层103以及所述第二介电阻挡层202，接触。
32、 所述通孔连线402，使所述第二连线沟槽5011穿过所述第二绝缘层3032、所述第二介电层 103以及所述第二介电阻挡层202，接触所述第二电极302，也就是说，在本发明的一个实施 例中，刻蚀过程中打开第二绝缘层3032、第二介电层103和第二介电阻挡层202，第一电极 沟槽4031底部与通孔连线402连通，第二连线沟槽5011底部与第二电极302相连通； 图11是本发明铜大马士革工艺金属-绝缘层-金属电容的结构及其制造工艺的形 成第三电极、第一沟槽连线、第二沟槽连线后的结构示意图，请参见图11，在第一连线沟槽 4031、第二连线沟槽5011以及覆盖有第二绝缘层3032的第三电极沟槽3031中。
33、淀积金属阻 挡层801和铜籽晶层，之后电镀填充金属铜，化学机械研磨平坦化去除多余金属，以形成第 三电极303、第一沟槽连线403和第二沟槽连线501，在淀积金属阻挡层801和铜籽晶层及 电镀金属铜的过程中，金属阻挡层801和金属铜会覆盖在第二介电层103的上面，通过进 行化学机械研磨平坦化可直接将覆盖在第二介电层103上面的金属铜和金属阻挡层801去 除，同样，第二介电层103上表面的第二绝缘层3032也会被同时去除。 0026 本发明中通过化学气相淀积（CVD）形成所述基体介电层101、所述第一介电层 说 明 书CN 102420103 A CN 102420115 A 6/7页 9 102。
34、、所述第二介电层103、所述第一介电阻挡层201以及所述第二介电阻挡层202。 0027 本发明中淀积所述基体介电层101、第一介电层102及所述第二介电层103的材料 从SiO2、SiOCH、FSG等中选取。 0028 本发明中淀积所述第一介电阻挡层201及所述第二介电阻挡层202材料从SiN、 SiCN等中选取。 0029 本发明中通过物理气相淀积（PVD）形成所述金属阻挡层801和铜籽晶层。 0030 本发明中淀积所述金属阻挡层的材料为TaN或Ta。 0031 本发明中通过化学气相淀积或原子层淀积保型的可防铜扩散介电层，以形成所述 第一绝缘层3022以及所述第二绝缘层3032。 0032。
35、 本发明中所述可防铜扩散介电层常采用保型的氮化硅。 0033 本发明中刻蚀过程中使所述第一电极沟槽3011与所述金属互连线沟槽4011的深 度相同，以使得所述第一电极301的厚度与所述金属互连线401的厚度相当。 0034 本发明中刻蚀过程中使所述第二电极沟槽3021与所述通孔4021深度相同，以使 得所述第二电极302的厚度与所述通孔连线402的高度相当。 0035 本发明中刻蚀过程中是所述第三电极沟槽3031与所述第一连线沟槽4031和第二 连线沟槽5011的深度相同，以使得所述第三电极303的厚度与所述第一沟槽连线403和第 二沟槽连线501的厚度相当。 0036 本发明中所述第一绝缘层。
36、3022与所述第二绝缘层3032上均淀积有一层刻蚀选择 比高的牺牲保护层，以避免后续制程对绝缘层的损伤。 0037 本发明中在进行物理气相淀积金属阻挡层801之前分别将淀积在所述第一绝缘 层3022与所述第二绝缘层3032上的牺牲保护层去除。 0038 本发明中通过化学气相淀积或原子层淀积双层介电层以形成所述第一绝缘层 3022和所述第二绝缘层3032。 0039 本发明中使用SiN层和SiO2层所作为双层介电层，或使用SiN层和高介电常数材 料层作为双层介电层。 0040 本发明中所述高介电常数材料采用HfO、ZrO、AlO、LaO等。 0041 图11是本发明铜大马士革工艺金属-绝缘层-金。
37、属电容的结构及其制造工艺的 形成第三电极、第一沟槽连线、第二沟槽连线后的结构示意图，请参见图11，一种铜大马士 革工艺金属-绝缘层-金属电容的结构，其中， 一基底上覆盖有一基体介电层101，所述基体介电层101的上表面上设有第一电极沟 槽3011以及金属互连线沟槽4011，第一电极沟槽3011的深度与金属互连线沟槽4011的深 度相同，所述第一电极沟槽3011以及所述金属互连线沟槽4011内表面均覆盖有金属阻挡 层801，且所述第一电极沟槽3011及所述金属互连线沟槽4011内填充有金属铜，分别作为 第一电极301和金属互连线401，其中，第一电极301的厚度与所述金属互连线401的厚度 相当。
38、； 所述基体介电层101上依次设有一第一介电阻挡层201和一第一介电层102，所述第 一介电层102上开设有第二电极沟槽3021及通孔4021，所述第二电极沟槽3021穿过所述 第一介电层102以及所述第一介电阻挡层201止于所述第一电极301，所述通孔4021穿过 所述第一介电层102及所述第一介电阻挡层201止于所述金属互连线401，第二电极沟槽 说 明 书CN 102420103 A CN 102420115 A 7/7页 10 3021的深度与通孔4021的深度相同，所述第二电极沟槽3021内表面依次覆盖有一第一绝 缘层3022和金属阻挡层801，且所述第二电极沟槽3021内填充有金属。
39、铜为第二电极302； 所述通孔4021内壁及底部设有金属阻挡层801，且所述通孔4021内填充有金属铜为通孔连 线402，其中，第二电极302的厚度与通孔连线402的高度相当； 所述第一介电层102上依次设有一第二介电阻挡层202以及一第二介电层103，所述 第二介电层103上设有第三电极沟槽3031以及第一连线沟槽4031和第二连线沟槽5011， 所述第三电极沟槽3031穿过所述第二介电层103以及所述第二介电阻挡层202止于所述 第二电极302，所述第一连线沟槽4031穿过所述第二介电层103以及所述第二介电阻挡层 202止于所述通孔连线402，所述第二连线沟槽5011穿过所述第二介电层1。
40、03以及所述第 二介电阻挡层202止于所述第二电极302，第一连线沟槽4031和第二连线沟槽5011的深度 与第三电极沟槽3031的深度相同，所述第三电极沟槽3031内表面依次覆盖有一第二绝缘 层3032、金属阻挡层801，且所述第三电极沟槽3031内填充有金属铜为第三电极303；所述 第一连线沟槽4031和第二连线沟槽5011内表面覆盖有金属阻挡层801，且所述第一连线 沟槽4031和第二连线沟槽5011内填充有金属铜分别为第一沟槽连线403和第二沟槽连线 501，其中，第三电极303的厚度与第一沟槽连线403和第二沟槽连线501厚度相当。 0042 图12是本发明铜大马士革工艺金属-绝缘层。
41、-金属电容的结构及其制造工艺的 电路示意图，请参见图12，通过本发明提供的工艺和结构制造出金属-绝缘层-金属电容， 形成的电容有两个，第一电极和第二电极之间设有一电容，第三电极与第二电极之间同样 设有一电容。 0043 本发明所公开的结构和工艺步骤是在单层金属层内制作多层金属-绝缘层-金属 电容，当然本发明并不仅仅局限于单层金属，本发明所公开的方法和结构也同样适用于多 层金属内制作更多层的金属-绝缘层-金属电容。 0044 综上所述，由于采用了上述技术方案，本发明铜大马士革工艺金属-绝缘层-金属 电容的结构及其制造工艺，通过添加两张掩模板，使用单大马士革工艺同时制作金属-绝 缘层-金属电容和电。
42、感，使得通过本发明的技术方案生产出的金属-绝缘层-金属双层电 容结构能够完全兼容CMOS逻辑电路及电感的的铜大马士革工艺，并增大金属-绝缘层-金 属电容密度。 0045 以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限 制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和 替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和 修改，都应涵盖在本发明的范围内。 说 明 书CN 102420103 A CN 102420115 A 1/5页 11 图1 图2 图3 图4 说 明 书 附 图CN 102420103 A CN 102420115 A 2/5页 12 图5 图6 图7 说 明 书 附 图CN 102420103 A CN 102420115 A 3/5页 13 图8 图9 说 明 书 附 图CN 102420103 A CN 102420115 A 4/5页 14 图10 图11 说 明 书 附 图CN 102420103 A CN 102420115 A 5/5页 15 图12 说 明 书 附 图CN 102420103 A 。